CN105336615A - 鳍式场效应晶体管的形成方法 - Google Patents

鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN105336615A
CN105336615A CN201410322716.3A CN201410322716A CN105336615A CN 105336615 A CN105336615 A CN 105336615A CN 201410322716 A CN201410322716 A CN 201410322716A CN 105336615 A CN105336615 A CN 105336615A
Authority
CN
China
Prior art keywords
metal silicide
field effect
described metal
formation method
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410322716.3A
Other languages
English (en)
Other versions
CN105336615B (zh
Inventor
刘英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410322716.3A priority Critical patent/CN105336615B/zh
Publication of CN105336615A publication Critical patent/CN105336615A/zh
Application granted granted Critical
Publication of CN105336615B publication Critical patent/CN105336615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种鳍式场效应晶体管的形成方法,包括:提供衬底;在所述衬底上形成鳍部;在所述衬底上形成伪栅结构,所述伪栅结构横跨至少一个所述鳍部,并覆盖所述鳍部的侧壁与顶部;在所述伪栅结构两侧的鳍部中形成源区和漏区;利用金属卤化物和硅烷发生反应,在所述源区/漏区表面形成金属硅化物;在形成所述金属硅化物之后,进行退火工艺。所述形成方法形成的鳍式场效应晶体管性能提高。

Description

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种鳍式场效应晶体管的形成方法。
背景技术
在大规模集成电路中,为降低源极、漏极和栅极的接触电阻和RC延迟,采用了自对准硅化物(Selfalignedsilicide)工艺。自对准技术中,形成金属与半导体(例如硅)的反应生成物,即金属硅化物。金属硅化物在VLS/ULSI器件技术中起着非常重要的作用,它具有良好的低电阻接触,并且可以用来提供位于金属线和衬底接触区域之间的接触面。
现有晶体管中金属硅化物的形成方法如图1至图4所示。
请参考图1,提供半导体衬底100,半导体衬底100上形成有晶体管的源极101、漏极102和栅极103,源极101和漏极102通常由掺杂的硅材料形成,而栅极103通常由掺杂多晶硅材料形成,栅极103与半导体衬底100(的有源区)之间具有栅介质层104,栅极103两侧具有侧墙105。
请参考图2,通过物理气相沉积法形成金属镍层106覆盖源极101、漏极102和栅极103,金属镍层106层同时还覆盖侧墙105表面和栅介质层104侧面,再形成帽盖层107覆盖金属镍层106。
请参考图3,进行第一次退火工艺,使源极101中的硅与金属镍层106中的镍形成第一镍化物111,漏极102中的硅与金属镍层106中的镍形成第二镍化物112,栅极103中的硅与金属镍层106中的镍形成第三镍化物113。
请参考图4,进行第二次退火工艺,使第一镍化物111、第二镍化物112和第三镍化物113的晶相发生改变,形成低电阻形态的晶相,同时金属镍层106被完全转换(帽盖层107在图4中省略显示)。
随着半导体技术的进步,MOSFET场效应管沟道的长度缩短,这样做有可以增加芯片的管芯密度,增加MOSFET的开关速度等等好处。随着器件沟道长度的缩短,漏极与源极的距离也随之缩短,这样一来栅极对沟道的控制能力变差,栅极电压夹断(pinchoff)沟道的难度也越来越大,如此便使亚阀值漏电(sub-thresholdleakage)现象,即所谓的短沟道效应(short-channeleffects,SCE)更容易发生。为此,业界提出鳍式场效应晶体管(FinFET)器件结构。鳍式场效应晶体管具有比平面MOSFET器件强得多的沟道控制能力,能够很好的抑制短沟道效应,而且相对其它器件具有更好的现有的集成电路生产技术的兼容性。
然而,正如图1至图4所示,现有金属硅化物形成方法需要消耗大量原来半导体衬底(有源区)中的大量的硅,而鳍式场效应晶体管中,呈三维(3D)结构的鳍部通常尺寸较小,无法提供足够的硅以形成金属硅化物,因此,在鳍式场效应晶体管中形成金属硅化物十分困难,并且如果采用现有方法制作鳍式场效应晶体管中的金属硅化物,会导致漏电流增加等问题。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法,以简化工艺,形成质量良好的金属硅化物,减小漏电流,减小寄生电阻,从而提高鳍式场效应晶体管的性能。
为解决上述问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:
提供衬底;
在所述衬底上形成鳍部;
在所述衬底上形成伪栅结构,所述伪栅结构横跨至少一个所述鳍部,并覆盖所述鳍部的侧壁与顶部;
在所述伪栅结构两侧的鳍部中形成源区和漏区;
利用金属卤化物和硅烷发生反应,在所述源区/漏区表面形成金属硅化物;
在形成所述金属硅化物之后,进行退火工艺。
可选的,所述金属硅化物的厚度范围为
可选的,采用化学气相沉积法或者原子层沉积法形成所述金属硅化物。
可选的,形成所述金属硅化物的过程中,所述金属卤化物的流量范围为200sccm~400sccm,所述硅烷的流量范围400sccm~800sccm。
可选的,形成所述金属硅化物的过程中,采用的反应压强为4Torr~6Torr,采用的功率为600w~700w。
可选的,采用在400℃~500℃的温度范围形成所述金属硅化物。
可选的,所述退火工艺采用的退火温度在800℃~1000℃。
可选的,所述金属卤化物为金属氯化物。
可选的,所述金属氯化物为氯化钛、氯化钽、氯化钯和氯化锶的至少其中之一。
可选的,在形成所述金属硅化物之前,还包括:
形成介质层覆盖所述伪栅结构、源区和漏区,所述介质层上表面与所述伪栅结构上表面齐平;
去除所述伪栅结构,并在所述伪栅结构所在位置形成金属栅结构;
在形成所述金属栅结构之后,在所述介质层中形成凹槽以重新暴露所述源区和漏区;
在形成所述金属硅化物时,所述金属硅化物同时覆盖所述凹槽的内壁。
可选的,在形成所述金属硅化物之后,且在对所述金属硅化物进行所述退火工艺之前,还包括:在所述金属硅化物上形成金属插塞的步骤。
可选的,在形成所述金属硅化物之后,且在形成所述金属插塞之前,还包括:在所述金属硅化物表面形成帽盖层的步骤,所述金属插塞形成在所述帽盖层表面。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,通过先形成金属硅化物,再对金属硅化物进行退火的办法,形成了电阻率低的金属硅化物,由于金属硅化物通过金属卤化物与硅烷反应形成,不需要消耗源区(和漏区)本身的硅,从而可以减小金属插塞与源区(和漏区)之间的寄生电阻,并且只需要一步退火工艺处理金属硅化物,节省了工艺步骤,节约了成本。
进一步,采用化学气相沉积法形成金属硅化物,因此金属硅化物的厚度易于精确控制,并且金属硅化物各部分的均一性好,寄生电阻进一步减小。
进一步,采用化学气相沉积法在形成金属硅化物的过程中,硅烷的流量范围400sccm~800sccm。硅烷的流量控制在400sccm以上,以保证反应腔内有足够的反应物,并同时使反应腔内的压强控制在稳定的范围,从而保证反应平稳进行。硅烷的流量控制在800sccm以下,一方面防止反应腔内压强太高,另一方面保证反应产物不发生变化。
附图说明
图1至图4是现有晶体管的形成方法各步骤对应的结构示意图;
图5至图8是本发明实施例所提供的鳍式场效应晶体管的形成方法各步骤对应的结构示意图。
具体实施方式
随着半导体器件(例如晶体管)尺寸越来越小,沟道长度越来越短,需要很严格的控制有源区掺杂的深度(称为超浅节),此时如果在掺杂区域生成金属硅化物时,掺杂区域的硅消耗的过多,就会造成金属硅化物向纵深方向生长,造成漏电流增大。
正如背景技术所述,在鳍式场效应晶体管中,源极和漏极形成在呈3D结构的鳍部两端,当在源极和漏极上形成金属硅化物时,大量的硅将被消耗用以形成金属硅化物,一旦源极或漏极中的硅被大量消耗,就会导致严重的漏电流现象产生。此外,为了减小寄生电阻,鳍式场效应晶体管中金属硅化物的厚度必须精确控制。但是现有方法无法对金属硅化物的厚度进行很好的控制。
为此,本发明提供一种鳍式场效应晶体管的形成方法,所述形成方法先通过金属卤化物与硅烷反应形成金属硅化物,再对金属硅化物进行退火工艺,形成了电阻率低的金属硅化物,在整个过程中,不需要消耗源区(和漏区)本身的硅,从而可以减小金属插塞与源区(和漏区)之间的寄生电阻,并且只需要一步退火工艺处理金属硅化物,节省了工艺步骤,节约了成本。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种鳍式场效应晶体管的形成方法,请结合参考图5至图8。
请参考图5,提供衬底200,并在衬底200上形成鳍部210。
本实施例中,衬底200为硅衬底。在本发明的其他实施例中,衬底200还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底,本发明对此不作限制。
可以通过对衬底200进行光刻和刻蚀等工艺形成鳍部210,或者通过外延工艺形成鳍部210,本发明对鳍部210的形成方式不作限制。鳍部210用于形成鳍式场效应晶体管的源区、漏区以及沟道区。
图中虽未显示,但是在形成鳍部210之后,本实施例继续在衬底200上形成伪栅结构(未示出),所述伪栅结构可以包括伪栅介质层和伪栅极。伪栅结构横跨至少一个鳍部210,并覆盖鳍部210的侧壁与顶部。并且伪栅结构两侧分别露出部分鳍部210,用于形成源区或漏区。
图中虽未显示,但是在形成所述伪栅结构之后,还可以在所述伪栅结构两侧形成栅极侧墙(未示出),形成所述栅极侧墙的工艺均为本领域惯用技术,本发明在此不再赘述。
请参考图6,对图5所示伪栅结构两侧的鳍部210进行离子注入,并进行源漏退火工艺,形成源区210a(图6中显示的为其中的源区210a,漏区未示出,应当理解,漏区与源区210a在结构上可以具有对称性)。
请继续参考图6,形成介质层220覆盖所述伪栅结构、源区210a和所述漏区,并且介质层220的上表面可以与所述伪栅结构的上表面齐平。
本实施例中,介质层220的材料可以为氧化硅,可以采用化学气相沉积法形成介质层220。并且可以采用化学机械研磨法使介质层220上表面与所述伪栅极上表面齐平。
图中虽未显示,但在形成介质层220之后,可以蚀刻去除所述伪栅结构,并在所述伪栅结构所在位置形成金属栅结构(未示出)。去除所述伪栅结构可以依次采用干法刻蚀和湿法刻蚀进行刻蚀,去除所述伪栅结构之后会在介质层220中形成开口(未示出)。本发明对去除所述伪栅的具体方法不做限制。形成所述金属栅结构的过程可以包括:在上述开口的内壁形成高K栅介质层220,然后采用金属材料填充满所述开口。
请继续参考图6,在形成所述金属栅结构之后,在介质层220中形成凹槽201以重新暴露源区210a和所述漏区。
需要说明的是,本实施例中,凹槽201底部仍然保留有位于衬底200上的部分介质层220(即凹槽201的底部未延伸至衬底200表面),这是因为,如果将凹槽201刻蚀至暴露衬底200表面,则后续形成的金属硅化物会同时覆盖在衬底200表面,从而造成增大漏电流的风险,因此,通常凹槽201底部保留有一定厚度的介质层220。
本实施例中,可以采用一步或者多步干法刻蚀对介质层220进行刻蚀,以形成凹槽201,具体工艺为本领域技术人员所熟知,在此不再赘述。
请继续参考图6,利用金属卤化物和硅烷(SiH4)发生反应,在源区210a/漏区(未示出)表面形成金属硅化物230。需要说明的是,金属硅化物230除了覆盖源区210a/漏区表面之外,还同时覆盖凹槽201的内壁,并且还有部分金属硅化物230覆盖介质层220的上表面。
现有方法通常在源区/漏区表面形成金属层,再通过两次退火使金属层与源区/漏区中的硅发生反应,最终形成金属硅化物。
与现有方法不同的,本实施例采用化学气相沉积法形成金属硅化物230。并且进一步的,本实施例利用的所述金属卤化物为金属氯化物。所述金属氯化物可以为氯化钛(TiCl4)、氯化钽、氯化钯和氯化锶的至少其中之一。
本实施例以氯化钛为例进行说明,具体利用氯化钛与硅烷进行化学气相沉积法,从而反应生成钛硅合金(TiSi2)的金属硅化物230。
所述化学气相沉积法在形成金属硅化物230的过程中,采用的反应压强为4Torr~6Torr,从而使反应腔维持在能够使氯化钛和硅烷均产生等离子体的条件。所述化学气相沉积法在形成金属硅化物230的过程中,采用的功率为600w~700w,一方面,如果功率低于600w时,反应气体(即气态的氯化钛和气态的硅烷)解离不完全;另一方面,如果功率高于700w,易使生成的TiSi2薄膜(即金属硅化物230)产生缺陷。
所述化学气相沉积法在形成金属硅化物230的过程中,硅烷的流量范围可以为400sccm~800sccm。硅烷的流量控制在400sccm以上,以保证反应腔内有足够的反应物,并同时使反应腔内的压强控制在稳定的范围,从而保证反应平稳进行。硅烷的流量控制在800sccm以下,一方面防止反应腔内压强太高,另一方面保证反应产物不发生变化。
所述化学气相沉积法在形成金属硅化物230的过程中,氯化钛的流量范围可为200sccm~400sccm。如果氯化钛的流量低于200sccm,不仅整个反应比较慢,而且反应腔内的压强较难维持在一个稳定的范围,而如果氯化钛的流量低于400sccm,则氯化钛与硅烷反应不够充分,未反应的氯化钛会对形成的TiSi2造成损害,导致TiSi2的薄膜质量不好。
在所述化学气相沉积法过程中,发生的反应式如下:
TiCl4+2SiH4→TiSi2+4HCl+2H2
为了保证氯化钛充分反应,本实施例控制氯化钛的流量和硅烷的流量比例维持在1:2左右。
所述化学气相沉积法在形成金属硅化物230的过程中,采用的温度范围为400℃~500℃。TiSi2有两相,分别是电阻较高的亚稳C49相(电阻率为60μΩ·cm~70μΩ·cm)和电阻较低的正交晶系C54相(电阻率为15μΩ·cm~20μΩ·cm)。为了降低电阻,需要采用C54相的TiSi2。C54相的TiSi2的形成温度比C49相的TiSi2形成温度高。但是,一步形成C54相的TiSi2会有以下问题:硅在硅化反应中是主要的扩散物质,如果初始退火温度过高的话,会形成过多的横向硅化物和桥连短路;另外一个重要原因是C54相TiSi2的形成受成核限制。
本实施例采用两步形成C54相的TiSi2,第一步即形成金属硅化物230的过程,此过程具体在400℃~500℃的温度范围内进行,此过程形成的是C49相的TiSi2(即金属硅化物230),并且还能防止出现金属富余的情况。第二步为后续的退火工艺,其作用是使TiSi2从高电阻的C49相转化成低电阻的C54相(请参考图8中的金属硅化物230a)。通过两步形成最终的金属硅化物,可以减少横向硅化物的形成,并且最终形成低电阻的金属硅化物。
本实施例在400℃~500℃的温度范围形成C49相的TiSi2,一方面,温度需要高于400℃,以保证C49相的TiSi2的形成。另一方面,温度如果高于500℃,会造成C49和C54的晶相同时存在,造成横向硅化物和桥连短路等不利影响。
本实施例中,所述化学气相沉积法形成的金属硅化物230的厚度范围可以为从而保证金属硅化物能够起到相应的电学性能,并减小寄生电阻。
本实施例采用化学气相沉积法形成金属硅化物230,因此金属硅化物230的厚度易于精确控制,并且金属硅化物230各部分的均一性好,减小了寄生电阻。
需要说明的是,在本发明的其它实施例中,也可以采用原子层沉积法形成金属硅化物,采用原子层沉积法时,采用的各工艺条件可参考采用化学气相沉积法时的内容。
请参考图7,在金属硅化物230表面形成帽盖层240。
本实施例中,帽盖层240的材料可以为氮化钛。帽盖层240可以防止后续形成的金属插塞中,金属材料扩散到金属硅化物230或者介质层220中。
请参考图8,在帽盖层240表面上形成金属插塞250,金属插塞250同时填充满图7所示凹槽201。
本实施例中,金属插塞250的材料可以为钨。在形成金属插塞250之后,还可以进行化学机械研磨,以去除多余的金属,使金属插塞250的上表面与介质层220的上表面齐平。在此化学机械研磨步骤中,图7所示位于介质层220上表面的金属硅化物230和帽盖层240也被一同研磨去除。
请继续参考图8,在形成金属插塞250之后,进行退火工艺,使图7所示C49相的金属硅化物230(TiSi2)转变为C54相的金属硅化物230a。
本实施例中,所述退火工艺采用的退火温度在800℃~1000℃。正如前面所述,所述退火工艺作用是使TiSi2的相从C49相向C54相转变,因此,退火温度需要高于800℃才能够使转变完全进行,另外,为了保护晶体管的其它结构不受影响,退火温度控制在1000℃以下。
本实施例所提供的鳍式场效应晶体管的形成方法中,先通过金属卤化物(氯化钛)与硅烷反应形成金属硅化物230,再对金属硅化物230进行退火工艺,形成了电阻率低的金属硅化物203a,在整个过程中,不需要消耗源区210a(和漏区)本身的硅,从而可以减小金属插塞250与源区210a(和漏区)之间的寄生电阻,并且只需要一步退火工艺处理金属硅化物230a,节省了工艺步骤,节约了成本。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成鳍部;
在所述衬底上形成伪栅结构,所述伪栅结构横跨至少一个所述鳍部,并覆盖所述鳍部的侧壁与顶部;
在所述伪栅结构两侧的鳍部中形成源区和漏区;
利用金属卤化物和硅烷发生反应,在所述源区/漏区表面形成金属硅化物;
在形成所述金属硅化物之后,进行退火工艺。
2.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述金属硅化物的厚度范围为
3.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,采用化学气相沉积法或者原子层沉积法形成所述金属硅化物。
4.如权利要求3所述的鳍式场效应晶体管的形成方法,其特征在于,形成所述金属硅化物的过程中,所述金属卤化物的流量范围为200sccm~400sccm,所述硅烷的流量范围400sccm~800sccm。
5.如权利要求3所述的鳍式场效应晶体管的形成方法,其特征在于,形成所述金属硅化物的过程中,采用的反应压强为4Torr~6Torr,采用的功率为600w~700w。
6.如权利要求3所述的鳍式场效应晶体管的形成方法,其特征在于,采用在400℃~500℃的温度范围形成所述金属硅化物。
7.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述退火工艺采用的退火温度在800℃~1000℃。
8.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述金属卤化物为金属氯化物。
9.如权利要求8所述的鳍式场效应晶体管的形成方法,其特征在于,所述金属氯化物为氯化钛、氯化钽、氯化钯和氯化锶的至少其中之一。
10.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,在形成所述金属硅化物之前,还包括:
形成介质层覆盖所述伪栅结构、源区和漏区,所述介质层上表面与所述伪栅结构上表面齐平;
去除所述伪栅结构,并在所述伪栅结构所在位置形成金属栅结构;
在形成所述金属栅结构之后,在所述介质层中形成凹槽以重新暴露所述源区和漏区;
在形成所述金属硅化物时,所述金属硅化物同时覆盖所述凹槽的内壁。
11.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,在形成所述金属硅化物之后,且在对所述金属硅化物进行所述退火工艺之前,还包括:在所述金属硅化物上形成金属插塞的步骤。
12.如权利要求10所述的鳍式场效应晶体管的形成方法,其特征在于,在形成所述金属硅化物之后,且在形成所述金属插塞之前,还包括:在所述金属硅化物表面形成帽盖层的步骤,所述金属插塞形成在所述帽盖层表面。
CN201410322716.3A 2014-07-08 2014-07-08 鳍式场效应晶体管的形成方法 Active CN105336615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410322716.3A CN105336615B (zh) 2014-07-08 2014-07-08 鳍式场效应晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410322716.3A CN105336615B (zh) 2014-07-08 2014-07-08 鳍式场效应晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN105336615A true CN105336615A (zh) 2016-02-17
CN105336615B CN105336615B (zh) 2018-06-01

Family

ID=55287058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410322716.3A Active CN105336615B (zh) 2014-07-08 2014-07-08 鳍式场效应晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN105336615B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269328B1 (ko) * 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
CN102132377A (zh) * 2008-08-25 2011-07-20 波士顿学院董事会 制备络合二维导电硅化物的方法
TWI536451B (zh) * 2010-04-26 2016-06-01 應用材料股份有限公司 使用具金屬系前驅物之化學氣相沉積與原子層沉積製程之n型金氧半導體金屬閘極材料、製造方法及設備
US8785310B2 (en) * 2012-01-27 2014-07-22 Tokyo Electron Limited Method of forming conformal metal silicide films

Also Published As

Publication number Publication date
CN105336615B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US10037924B2 (en) Fin-FET device and fabrication method thereof
CN105470132B (zh) 鳍式场效应管的形成方法
US8551846B2 (en) Methods for fabricating semiconductor devices
US9673324B1 (en) MOS device with epitaxial structure associated with source/drain region and method of forming the same
CN106486375B (zh) 半导体结构的形成方法
US8557648B2 (en) Recessed source and drain regions for FinFETs
CN104124174A (zh) 半导体结构及其形成方法
CN104658897A (zh) 半导体器件的形成方法
CN105723515A (zh) 通过增大有效栅极长度来改进栅极对晶体管沟道的控制的技术
CN107180784B (zh) 半导体结构及其形成方法
CN106373924A (zh) 半导体结构的形成方法
CN106558614A (zh) 半导体结构及其形成方法
CN106486350A (zh) 半导体结构的形成方法
CN105719969A (zh) 鳍式场效应管的形成方法
US8440511B1 (en) Method for manufacturing multi-gate transistor device
CN104465376B (zh) 晶体管及其形成方法
JP4834304B2 (ja) 半導体素子の製造方法
CN106486362A (zh) 测试结构及其形成方法、测试方法
CN103515283A (zh) 半导体器件制造方法
CN104347508B (zh) 半导体结构及其形成方法
CN107591327B (zh) 鳍式场效应管的形成方法
CN106486370B (zh) 半导体器件的形成方法
US11063052B2 (en) Semiconductor devices and fabrication methods thereof
CN104183488A (zh) 一种FinFET半导体器件及其制备方法
CN103915344B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant