CN105324846A - 形成具有势垒层中的金属接触的晶体管的方法 - Google Patents

形成具有势垒层中的金属接触的晶体管的方法 Download PDF

Info

Publication number
CN105324846A
CN105324846A CN201480031743.3A CN201480031743A CN105324846A CN 105324846 A CN105324846 A CN 105324846A CN 201480031743 A CN201480031743 A CN 201480031743A CN 105324846 A CN105324846 A CN 105324846A
Authority
CN
China
Prior art keywords
layer
barrier layer
metal contact
gases
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480031743.3A
Other languages
English (en)
Other versions
CN105324846B (zh
Inventor
Y·近藤
S·和田
H·山崎
M·岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN105324846A publication Critical patent/CN105324846A/zh
Application granted granted Critical
Publication of CN105324846B publication Critical patent/CN105324846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

使用第一气体组合和第二气体组合在III-N族HEMT的势垒层(118)中蚀刻金属接触开口(132)，第一气体组合向下蚀刻到势垒层(118)中，第二气体组合进一步向下蚀刻到势垒层(118)中达位于沟道层(116)的顶表面上方的深度，沟道层(116)的顶表面接触势垒层(118)并位于势垒层(118)下方。

Description

形成具有势垒层中的金属接触的晶体管的方法
技术领域
本发明涉及形成具有III-N族高电子迁移率晶体管(HEMT)的集成电路的方法，该III-N族高电子迁移率晶体管(HEMT)具有在势垒层中的金属接触。
背景技术
III-N族高电子迁移率晶体管(HEMT)由于其更宽的带隙和高电子饱和速度而针对功率电子学展示出潜在优越性。这些材料特性转化为高击穿电压、低导通电阻以及快速切换。III-N族HEMT也可以操作在比硅基晶体管更高的温度。这些特性使III-N族HEMT良好地适用于高效率功率调节应用例如照明和车辆控制。
传统III-N族HEMT包括衬底和在衬底的顶表面上形成的层状结构。层状结构进而包括位于衬底上的缓冲层、位于缓冲层上的沟道层以及位于沟道层上的势垒层。进一步，层状结构可以可选地包括位于势垒层上的覆盖层(caplayer)。
缓冲层提供衬底和沟道层之间的过渡层，以便解决晶格常数差并提供位错最小化生长表面。沟道层和势垒层具有不同的极化特性和位于沟道层的顶部的诱导两维电子气(2DEG)的形成的带隙。具有高浓度电子的2DEG类似于传统场效应晶体管(FET)中的沟道。覆盖层增强III-N族HEMT的可靠性。
传统III-N族HEMT也包括被形成层状结构的顶表面上的金属栅极。金属栅极进行对势垒层(或覆盖层，如果存在的话)的肖特基(Schottky)接触。可替换地，金属栅极可由绝缘层与势垒层(或覆盖层，如果存在的话)绝缘。
此外，传统III-N族HEMT包括源极金属接触和与源极金属接触间隔(spacedapart)开的漏极接触。位于延伸到层状结构中的金属接触开口的源极金属接触和漏极金属接触进行与势垒层的欧姆接触。
天然III-N族衬底不易于得到。结果，III-N族HEMT通常使用单晶硅衬底。(碳化硅是另一种用于III-NHEMT的常见衬底材料。)层状结构传统上使用外延沉积技术例如金属有机化学气相沉积(MOCVD)和分子束外延(MBE)生长在衬底上。
层状结构中每个层通常被实施为具有一个或更多III序列族氮化物层，其中III族包括In、Ga和Al中的一种或更多种。例如，缓冲层可被实施为具有顺序的AlN(热稳定材料)、AlGaN以及GaN层。此外，沟道层通常由GaN形成，同时势垒层通常由AlGaN形成。进一步，盖层可由GaN形成。
源极金属接触和漏极金属接触通常通过在层状结构的顶表面上(如果存在的话，在覆盖层的顶表面上，或当不存在覆盖层时在势垒层的顶表面上)形成钝化层例如氮化硅层。然后，图案化光刻胶层被形成在钝化层上。
在图案化光刻胶层已经被形成之后，钝化层的暴露区域、覆盖层的底层(underlying)部分(如果存在的话)以及势垒层的底层部分使用包括CHF3、CF4、Ar和O2的气体组合被干蚀刻达预定时间段。
干蚀刻形成延伸通过钝化层、通过覆盖层(如果存在的话)并且进入势垒层的源极金属接触开口和漏极金属接触开口。控制金属接触开口的深度非常困难，这是因为蚀刻非常短，通常几秒钟。结果，金属接触开口的底表面常延伸通过势垒层并且进入沟道层。
然后，金属层被沉积以位于钝化层上方，并且填充金属接触开口。金属层然后被平面化以暴露钝化层的顶表面，并且分别在源极金属接触开口和漏极金属接触开口中形成源极金属接触和漏极金属接触。
发明内容
本发明提供了形成具有高电子迁移率晶体管(HEMT)的集成电路的方法，该高电子迁移率晶体管在暴露势垒层而不暴露沟道层的金属接触开口中具有金属接触。该方法包括使用第一气体组合蚀刻层状结构，从而形成数个金属接触开口。层状结构包括接触衬底并位于衬底上方的缓冲层、接触缓冲层并位于缓冲层上方的沟道层以及接触沟道层并位于沟道层上方的势垒层。每个金属接触开口都具有位于沟道层的顶表面上方并与沟道层的顶表面间隔开的第一底表面。该方法还包括使用第二气体组合蚀刻层状结构，从而加深每个金属接触开口的第一底表面距位于第一底表面下方的第二底表面一距离。第二底表面位于沟道层的顶表面上方并与沟道层的顶表面间隔开。
本发明还提供了形成具有金属接触开口中的HEMT金属接触的集成电路的替换性方法，该金属接触开口暴露势垒层而不暴露沟道层。该方法包括使用包含三氯化硼(BCl3)和六氟化硫(SF6)的气体组合蚀刻势垒层，从而形成数个金属接触开口。势垒层被形成在沟道层上，并且包括氮化镓(GaN)。每个金属接触开口都具有位于沟道层的顶表面上方并与沟道层的顶表面间隔开的底表面。该方法还包括使用包含三氯化硼(BCl3)和氯气(Cl2)的气体组合蚀刻由金属接触开口暴露的势垒层，从而加深金属接触开口到第二底表面。第二底表面位于沟道层的顶表面上方并与沟道层的顶表面间隔开。
附图说明
图1-5是示出形成包括III-N族高电子迁移率晶体管(HEMT)的集成电路的方法的示例的横截面图。
具体实施方式
图1-5示出形成包括III-N族高电子迁移率晶体管(HEMT)的集成电路的示例方法100。该方法使用两步蚀刻工艺形成在III-N族HEMT中的金属接触开口，该金属接触开口的深度易于控制且不延伸到沟道层中。
如图1所示，方法100使用传统形成的III-N族HEMT108。HEMT108进而包括单晶、轻掺杂的、p型硅半导体衬底110(如，<111>)以及被形成在衬底110顶表面上的层状结构112。
层状结构112进而包括接触衬底110的缓冲层114、接触缓冲层114的沟道层116以及接触沟道层116的势垒层。进一步，层状结构112可以可选地包括位于势垒层118上方的覆盖层120。
缓冲层114由于晶格失配提供衬底100和沟道层116之间的过渡层。沟道层116和势垒层118具有不同的极化特性和诱导位于沟道层116顶部的两维电子气(2DEG)的形成的带隙。覆盖层120提供增强的可靠性。
层状结构112中每个层都可被实施为具有一个或更多顺序的(sequential)III族氮化物层，其中III族包括In、Ga、和Al中的一种或多种。例如，缓冲层114可被实施为具有顺序的AlN(热稳定材料)层、AlGaN层和GaN层。此外，沟道层116可由GaN形成，同时势垒层118可由AlGaN形成。进一步，覆盖层120可由GaN形成。
进一步，HEMT108包括接触层状结构112的顶表面(如果存在覆盖层120，在覆盖层120的顶表面上，或当不存在覆盖层120时在势垒层118的顶表面上)的钝化层122。钝化层122可以被实施为具有例如氮化硅层。
如图1进一步所示，方法100通过在钝化层122上形成图案化光刻胶层124开始。图案化光刻胶层124是以传统方式形成的，传统方式包括沉积光刻胶层；将光投射通过称为掩膜的图案化黑色/透明玻璃板从而在光刻胶层上形成图案化图像，以软化曝光的光刻胶区域；并且除去软化的光刻胶区域。
如图2所示，在图案化光刻胶层124已经被形成之后，钝化层122的曝光区域、覆盖层120的底层部分(当存在时)以及势垒层118的底层部分使用包含三氯化硼(BCl3)和六氟化硫(SF6)的气体组合被干蚀刻，从而形成源极金属接触开口132和漏极金属接触开口132。
每个金属接触开口132具有位于沟道层116的顶表面上方并与沟道层116的顶表面相隔开的底表面136。在本示例中，使用以下蚀刻条件：
压力：19mT-21mT(优选20mT)；
TCPRF：200W-400W(优选300W)；
偏置RF：47.5W-52.5W(优选50W)；
BCl3：20ccm-30ccm(优选25ccm)；
SF6：45ccm-65ccm(优选55ccm)；
He箝位(clamp)：5T-10T(优选6T)；以及
温度：45℃(degC)-65℃(优选55℃)。
BCl3和SF6气体组合在上述条件下向下蚀刻进入势垒层118达一定时间段，但是然后在该时间段之后蚀刻基本不再深入到势垒层118中。例如，BCl3和SF6气体组合在上述优选条件下在65秒的蚀刻时间期间向下蚀刻进入AlGaN势垒层118约(埃)的距离。
然而，从65秒到200秒，BCl3和SF6气体组合基本不再深入到AlGaN势垒层118中蚀刻。因此利用BCl3和SF6气体组合蚀刻势垒层118达预定时间，预定时间等于或大于时间段。
如图3所示，在BCl3和SF6蚀刻之后，气体被改变，并且由金属接触开口132暴露的势垒层118的区域使用包含BCl3和CL2的气体组合被干蚀刻达预定时间段，从而将每个底表面136加深至下部底表面(lowerbottomsurface)140。在本示例中，BCl3和CL2气体组合比BCl3和SF6气体组合蚀刻更多势垒层118。
每个下部底表面140位于沟道层116的顶表面上方并与其隔开间隔距离D。在蚀刻以后，图案化光刻胶层124以传统方式(如以灰化工艺(ashprocess))被除去。在本示例中，使用以下蚀刻条件：
压力：14mT-16mT(优选15mT)；
TCPRF：200W-400W(优选300W)；
偏置RF：8W-12W(优选10W)；
BCl3：70ccm-90ccm(优选80ccm)；
Cl2：10ccm-30ccm(优选20ccm)；
He箝位：5T-10T(优选6T)；以及
温度：45℃-65℃(优选55℃)。
BCl3和CL2气体组合在上述条件下以大约的(慢)速率进一步向下蚀刻进入势垒层118。因为势垒层118中金属接触开口132的初始深度被蚀刻大约并且由于BCl3和CL2气体以大约的速率向下蚀刻进入势垒层118，金属接触开口132的最终深度可易于被控制。
例如，如果势垒层118是厚且的势垒层118已经通过BCl3和SF6蚀刻被除去，那么BCl3和CL2蚀刻要求在约的速率下大约101.9秒，以便将每个金属接触开口132向下延伸另一进入势垒层118中，从而在势垒层118中深处形成下部底表面140，并留下间隔距离D。
约101.9秒的蚀刻时间比现有技术可用的几秒蚀刻显著更长，从而允许易于控制金属接触开口132的深度。因此，本发明的一个优点是源极金属接触开口和漏极金属接触开口132的深度可易于被控制，并防止暴露或延伸到沟道层116。
如图4所示，在源极金属接触开口和漏极金属接触开口132已经被加深到下部底表面140后，沉积金属层144被沉积以接触钝化层122的顶表面，并填充在势垒层118、覆盖层120以及钝化层122中的金属接触开口132。金属层144没有金，并可包括例如钛层、接触并位于钛层上方的铝铜层(0.5％Cu)以及接触并位于铝铜层上方的氮化钛覆盖。
如图5所示，在金属层144被形成之后，金属层144以传统方式(例如以化学-机械抛光)被平面化，从而暴露钝化层122的顶表面。平面化分别在源极金属接触开口和漏极金属接触开口132中形成源极金属接触和漏极金属接触150。平面化也形成III-N族HEMT结构152。金属接触150没有金，金属接触150进行到势垒层118的欧姆连接。方法100然后继续传统步骤，从而完成封装的III-N族HEMT的形成。
III-N族HEMT通常被形成为耗尽型模式器件，但也可被形成为增强型器件。
本领域技术人员应该理解，可对上述方法做出修改，并且在本发明保护范围内，许多其它实施例也是可能的。

Claims (20)

1.一种形成包括高电子迁移率晶体管即HEMT的集成电路的方法，其包括：
利用第一气体组合蚀刻层状结构从而形成数个金属接触开口，所述层状结构包括接触衬底并位于该衬底上方的缓冲层、接触所述缓冲层并位于所述缓冲层上方的沟道层、以及接触所述沟道层并位于所述沟道层上方的势垒层，每个所述金属接触开口都具有位于所述沟道层的顶表面上方并与所述沟道层的顶表面间隔开的第一底表面；以及
利用第二气体组合蚀刻所述层状结构，从而加深每个金属接触开口的第一底表面距第二底表面一距离，所述第二底表面位于所述第一底表面下方，所述第二底表面位于所述沟道层的顶表面上方并与所述沟道层的顶表面间隔开。
2.根据权利要求1所述的方法，其中所述第一气体组合蚀刻所述阻挡层到一深度达一时间段，并且在该时间段后基本不再加深。
3.根据权利要求2所述的方法，其中利用所述第一气体组合蚀刻所述势垒层达等于或大于所述时间段的预定时间。
4.根据权利要求3所述的方法，其中利用所述第二气体组合蚀刻所述势垒层达预定时间段。
5.根据权利要求4所述的方法，其中所述第一气体组合包括三氯化硼即BCl3和六氟化硫即SF6。
6.根据权利要求5所述的方法，其中所述第二气体组合包含三氯化硼即BCl3和氯即Cl2。
7.根据权利要求1所述的方法，其中所述第二气体组合比所述第一气体组合蚀刻更多的所述势垒层。
8.根据权利要求1所述的方法，其中所述第一气体组合也蚀刻通过接触所述势垒层并位于所述势垒层上方的覆盖层，并且蚀刻通过接触所述覆盖层并位于所述覆盖层上方的钝化层，所述覆盖层包含GaN，所述钝化层包含氮化硅。
9.根据权利要求1所述的方法，其进一步包括沉积接触每个第二底表面并填充所述金属接触开口的金属接触层。
10.根据权利要求9所述的方法，其进一步包括平面化所述金属接触层以形成数个位于所述数个金属接触开口并接触所述势垒层的间隔的金属接触。
11.一种形成包括高电子迁移率晶体管的集成电路的方法，其包括：
使用包含三氯化硼即BCl3和六氟化硫即SF6的气体组合蚀刻势垒层从而形成数个金属接触开口，所述势垒层被形成在沟道层上，并且所述势垒层包含氮化镓即GaN，每个所述金属接触开口具有位于所述沟道层的顶表面上方并与所述沟道层的顶表面间隔开的底表面；以及
使用包含三氯化硼即BCl3和氯即Cl2的气体组合蚀刻由所述金属接触开口暴露的所述势垒层，从而加深每个金属接触开口到第二底表面，所述第二底表面位于所述沟道层的顶表面上方并与所述沟道层的顶表面间隔开。
12.根据权利要求11所述的方法，其进一步包括沉积接触每个第二底表面并填充所述金属接触开口的金属接触层。
13.根据权利要求12所述的方法，其进一步包括平面化所述金属接触层以形成数个位于所述金属接触开口并接触所述势垒层的间隔的金属接触。
14.根据权利要求11所述的方法，其中包含BCl3和Cl2的气体组合比包含BCl3和SF6的气体组合蚀刻更多的所述势垒层。
15.根据权利要求11所述的方法，其中包含BCl3和Cl2的气体组合蚀刻通过接触所述势垒层并位于所述势垒层上方的覆盖层，并且蚀刻通过接触所述覆盖层并位于所述覆盖层上方的钝化层。
16.根据权利要求15所述的方法，其中所述覆盖层包括GaN，并且所述钝化层包括氮化硅。
17.根据权利要求11所述的方法，其中包含BCl3和SF6的所述气体组合也蚀刻通过接触所述势垒层并位于所述势垒层上方的钝化层。
18.根据权利要求17所述的方法，其中所述钝化层包含氮化硅。
19.根据权利要求18所述的方法，其中所述势垒层进一步包含铝。
20.根据权利要求19所述的方法，其中所述沟道层进一步包含GaN。
CN201480031743.3A 2013-04-03 2014-04-03 形成具有势垒层中的金属接触的晶体管的方法 Active CN105324846B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/856,016 US9443737B2 (en) 2013-04-03 2013-04-03 Method of forming metal contacts in the barrier layer of a group III-N HEMT
US13/856,016 2013-04-03
PCT/US2014/032750 WO2014165638A1 (en) 2013-04-03 2014-04-03 Method of forming transistor with metal contacts in barrier layer

Publications (2)

Publication Number Publication Date
CN105324846A true CN105324846A (zh) 2016-02-10
CN105324846B CN105324846B (zh) 2018-10-16

Family

ID=51654735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480031743.3A Active CN105324846B (zh) 2013-04-03 2014-04-03 形成具有势垒层中的金属接触的晶体管的方法

Country Status (3)

Country Link
US (4) US9443737B2 (zh)
CN (1) CN105324846B (zh)
WO (1) WO2014165638A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316806A (zh) * 2017-07-07 2017-11-03 西安电子科技大学 基于ICP‑F离子刻蚀注入一体化高频高阈值GaN基增强型器件的制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443737B2 (en) * 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
CN105355550B (zh) * 2015-12-02 2018-05-01 中国科学院微电子研究所 Iii族氮化物低损伤刻蚀方法
CN105789296B (zh) * 2015-12-29 2019-01-25 中国电子科技集团公司第五十五研究所 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
US10170580B2 (en) 2017-05-23 2019-01-01 Industrial Technology Research Institute Structure of GaN-based transistor and method of fabricating the same
TWI661554B (zh) 2017-12-28 2019-06-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件及其形成方法
US11195945B2 (en) * 2019-09-03 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cap structure coupled to source to reduce saturation current in HEMT device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654214A (en) * 1994-06-29 1997-08-05 U.S. Philips Corporation Method of manufacturing a semiconductor device having at least two field effect transistors with different pinch-off voltages
US20050236365A1 (en) * 2004-04-27 2005-10-27 Eudyna Devices, Inc. Dry etching method and semiconductor device
CN102789982A (zh) * 2011-05-16 2012-11-21 中国科学院微电子研究所 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2031483C1 (ru) 1992-03-04 1995-03-20 Научно-исследовательский институт полупроводниковых приборов Способ изготовления полупроводникового прибора
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP3790500B2 (ja) * 2002-07-16 2006-06-28 ユーディナデバイス株式会社 電界効果トランジスタ及びその製造方法
US7026665B1 (en) * 2003-09-19 2006-04-11 Rf Micro Devices, Inc. High voltage GaN-based transistor structure
US7052942B1 (en) * 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber
US7700973B2 (en) * 2003-10-10 2010-04-20 The Regents Of The University Of California GaN/AlGaN/GaN dispersion-free high electron mobility transistors
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
JP4333652B2 (ja) * 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
JP5501618B2 (ja) * 2005-09-07 2014-05-28 クリー インコーポレイテッド 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法
JP5231719B2 (ja) * 2006-03-30 2013-07-10 富士通株式会社 電界効果トランジスタの製造方法
EP2023382A4 (en) * 2006-05-01 2010-03-31 Mitsubishi Chem Corp CHEMICAL ATTACK METHOD, ETCH MASK, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE USING THE SAME
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
TW200933727A (en) * 2007-10-31 2009-08-01 Mitsubishi Chem Corp Etching method and method for manufacturing optical/electronic device using the same
JP2009206163A (ja) * 2008-02-26 2009-09-10 Oki Electric Ind Co Ltd ヘテロ接合型電界効果トランジスタ
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US8304271B2 (en) * 2009-05-20 2012-11-06 Jenn Hwa Huang Integrated circuit having a bulk acoustic wave device and a transistor
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
US8124505B1 (en) * 2010-10-21 2012-02-28 Hrl Laboratories, Llc Two stage plasma etching method for enhancement mode GaN HFET
JP5810518B2 (ja) * 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
JP5728922B2 (ja) * 2010-12-10 2015-06-03 富士通株式会社 半導体装置及び半導体装置の製造方法
KR101423171B1 (ko) * 2010-12-30 2014-07-25 제일모직 주식회사 하드마스크 조성물, 이를 사용한 패턴 형성 방법 및 상기 패턴을 포함하는 반도체 집적회로 디바이스
GB201112330D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
CN102916043B (zh) 2011-08-03 2015-07-22 中国科学院微电子研究所 Mos-hemt器件及其制作方法
JP2013077635A (ja) * 2011-09-29 2013-04-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US20130099277A1 (en) * 2011-10-25 2013-04-25 The Regents Of The University Of California SELECTIVE DRY ETCHING OF N-FACE (Al,In,Ga)N HETEROSTRUCTURES
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8669591B2 (en) * 2011-12-27 2014-03-11 Eta Semiconductor Inc. E-mode HFET device
US8941148B2 (en) * 2012-03-06 2015-01-27 Infineon Technologies Austria Ag Semiconductor device and method
JP6161246B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP2014072377A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR101923972B1 (ko) * 2012-12-18 2018-11-30 한국전자통신연구원 트랜지스터 및 그 제조 방법
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US20140302673A1 (en) * 2013-04-03 2014-10-09 Texas Instruments Incorporated Method of Forming Metal Contacts With Low Contact Resistances in a Group III-N HEMT
US9443737B2 (en) * 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9281204B2 (en) * 2014-04-23 2016-03-08 Freescale Semiconductor, Inc. Method for improving E-beam lithography gate metal profile for enhanced field control
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654214A (en) * 1994-06-29 1997-08-05 U.S. Philips Corporation Method of manufacturing a semiconductor device having at least two field effect transistors with different pinch-off voltages
US20050236365A1 (en) * 2004-04-27 2005-10-27 Eudyna Devices, Inc. Dry etching method and semiconductor device
CN102789982A (zh) * 2011-05-16 2012-11-21 中国科学院微电子研究所 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316806A (zh) * 2017-07-07 2017-11-03 西安电子科技大学 基于ICP‑F离子刻蚀注入一体化高频高阈值GaN基增强型器件的制备方法

Also Published As

Publication number Publication date
US9443737B2 (en) 2016-09-13
US9818839B2 (en) 2017-11-14
US20140302672A1 (en) 2014-10-09
US20180033865A1 (en) 2018-02-01
US20190288090A1 (en) 2019-09-19
US10374057B2 (en) 2019-08-06
WO2014165638A1 (en) 2014-10-09
CN105324846B (zh) 2018-10-16
US10707323B2 (en) 2020-07-07
US20160351685A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
CN105324846A (zh) 形成具有势垒层中的金属接触的晶体管的方法
JP6134730B2 (ja) 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ
CN104779140B (zh) 化合物半导体器件及其制造方法以及电源
CN107112218B (zh) Iii-n器件中的凹陷欧姆接触
EP2385544B1 (en) Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
US20150340514A1 (en) Method and system for a gallium nitride vertical jfet with self-aligned source and gate
JP2006279032A (ja) 半導体装置及びその製造方法
JP2015523733A (ja) 低オーム性コンタクト抵抗を有する窒化ガリウムデバイス
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
US8723222B2 (en) Nitride electronic device and method for manufacturing the same
US10797153B2 (en) Process of forming an electronic device including an access region
KR101729653B1 (ko) 질화물 반도체 소자
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
US8592298B2 (en) Fabrication of floating guard rings using selective regrowth
US20130143392A1 (en) In-situ sin growth to enable schottky contact for gan devices
CN110970488B (zh) 电子器件
US20150179772A1 (en) Method and system for a gallium nitride self-aligned vertical mesfet
JP5270997B2 (ja) Ｉｉｉ族窒化物系化合物半導体基板とその製造方法
US20140302673A1 (en) Method of Forming Metal Contacts With Low Contact Resistances in a Group III-N HEMT
KR102248808B1 (ko) 반도체 소자 및 그의 제조 방법
EP3764401A1 (en) Insulating structure of high electron mobility transistor and manufacturing method thereof
CN116134590A (zh) 增强型半导体结构及其制作方法
JP2019212836A (ja) 窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant