CN105320472A - 一种大容量NOR Flash存储芯片及其扩展方法 - Google Patents

Abstract

本发明提供一种大容量NOR？Flash存储芯片及其扩展方法，所述存储芯片包括：若干个NOR？Flash芯片，用以存储数据；复杂可编程逻辑器件，所述复杂可编程逻辑器件的IO口与所述NOR？Flash芯片的地址引脚和控制引脚相连，用以根据地址信息向相应的NORFlash芯片输送使能信号；CPU，与所述复杂可编程逻辑器件的IO口相连以及通过数据线与NOR？Flash芯片相连，用以向所述复杂可编程逻辑器件发送所述地址信息。本发明可以较为方便的使用多个容量较小的NOR？Flash应用于需要大容量NOR？Flash容量的场合，并且可以根据实际需要决定扩展NOR？Flash的数量，有效的降低成本。

Description

一种大容量NOR Flash存储芯片及其扩展方法

技术领域

本发明涉及电子技术领域，尤其涉及一种大容量NORFlash存储芯片及其扩展方法。

背景技术

NORFlash是现在市场上主要的非易失闪存技术之一。NORFlash芯片具有可靠性高、体积小、密度大、可擦除、可重写等优点，并且NOR地址线和数据线分开，所以NOR芯片可以像SRAM一样连在数据线上。NOR芯片的使用也类似于通常的内存芯片，它的传输效率很高，可执行程序可以在芯片内执行，这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。由于NOR的这个特点，嵌入式系统中经常将NOR芯片做启动芯片使用。因此NORFlash作为一种存储器在信息技术设备上得到越来越广泛的应用。

在以太网交换机的硬件电路中，NORFlash既可用作存储启动代码和嵌入式操作系统的启动Flash，也可以用作存储关键配置参数和重要用户数据的应用Flash。但是对于大容量，如16Mbit以上的场合，单片的NORFlash芯片还很难做到，或者即使能做到的话，对于普通用户而言要么不方便购买，要么是供货不稳定。但是对于小容量的NORFlash芯片，其购买比较容易，供货也比较稳定。因此，提供一种由小容量的NORFlash芯片构成的大容量存储芯片，成为目前亟待解决的问题。

发明内容

鉴于上述问题，本申请记载了一种大容量NORFlash存储芯片，所述存储芯片包括：

若干个NORFlash芯片，用以存储数据；

复杂可编程逻辑器件，所述复杂可编程逻辑器件的IO口与所述NORFlash芯片的地址引脚和控制引脚相连，用以根据地址信息向相应的NORFlash芯片输送使能信号；

CPU，与所述复杂可编程逻辑器件的IO口相连以及通过数据线与NORFlash芯片相连，用以向所述复杂可编程逻辑器件发送所述地址信息。

较佳的，所述存储芯片还包括：

测试单元，与所述复杂可编程逻辑器件相连，用以对所述复杂可编程逻辑器件进行测试；

时钟单元，与所述复杂可编程逻辑器件相连，用以向所述复杂可编程逻辑器件输送时钟信号。

较佳的，所述测试单元包括与所述复杂可编程逻辑器件相连的JTAG接口，所述JTAG接口的第四脚接入固定电压。

较佳的，所述测试单元还包括第一电阻、第二电阻以及第三电阻，所述第一电阻和所述第二电阻一端均接入固定电压，另一端均与所述JTAG接口以及所述复杂可编程逻辑器件相连；所述第三电阻的一端接地，另一端与所述JTAG接口以及所述复杂可编程逻辑器件相连。

较佳的，所述时钟单元为晶体振荡器，所述晶体振荡器的一端接入固定电压，另一端与所述复杂可编程逻辑器件相连。

较佳的，所述固定电压为3.3V。

较佳的，所述复杂可编程逻辑器件的型号为EPM240T100；所述NORFlash芯片的型号为SST39VF040。

本发明还提供了一种大容量NORFlash存储芯片的扩展方法，所述方法包括步骤：

当需要读取或写入数据时，CPU向复杂可编程逻辑器件发送读取或写入数据所需地址的地址信息；

所述复杂可编程逻辑器件判断所述地址信息所对应的NORFlash芯片；

所述复杂可编程逻辑器件向所述NORFlash芯片的控制管脚输入使能信号；

从所述NORFlash芯片中读取数据或在所述NORFlash芯片中写入数据。

较佳的，当从所述NORFlash芯片中读取数据后，所述NORFlash芯片通过数据线将所述数据传递至所述CPU。

上述技术方案具有如下优点或有益效果：一种大容量NORFlash存储芯片及其扩展方法中，CPU通过CPLD扩展NORFlash，CPU原有的程序无需变更。在实际应用中，可根据实际需要，决定扩展NORFlash的数量。与现有技术相比本发明可以较为方便的使用多个容量较小的NORFlash应用于需要大容量NORFlash容量的场合，并且可以根据实际需要决定扩展NORFlash的数量。容量较小的NORFlash货源较多，价格较为便宜，本发明可以有效的降低成本。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1为本发明一种大容量NORFlash存储芯片的结构示意图一；

图2为本发明一种大容量NORFlash存储芯片的结构示意图二；

图3为本发明一种大容量NORFlash存储芯片的电路图；

图4为本发明一种大容量NORFlash存储芯片的扩展方法的流程示意图。

具体实施方式

下面结合附图和具体实施例对本发明一种大容量NORFlash存储芯片及其扩展方法进行详细说明。

实施例一

如图1所示，一种大容量NORFlash存储芯片，包括：

CPU，用以将地址信息发送至CPLD中；

CPLD(ComplexProgrammableLogicDevice，复杂可编程逻辑器件)，与所述CPU相连，用以根据所述地址信息控制相应的NORFlash芯片；

若干个NORFlash芯片，均分别与所述CPLD以及CPU相连，用以存储数据。

具体来说，存储芯片中包括多个小容量的NORFlash芯片，所有的小容量NORFlash芯片的均与CPLD相连。具体来说，CPU的NORFlash接口与CPLD的IO引脚相连，同时NORFlash芯片的地址引脚和控制引脚也与CPLD的IO引脚相连，NORFlash芯片通过数据线与CPU相连。当CPU需要从存储芯片中读取数据时，CPU通过与CPLD相连的地址线发送地址信息至CPLD，CPLD接收到该地址信息后，判断该地址信息对应的地址范围属于哪个NORFlash芯片，然后向该NORFlash芯片的控制引脚输送使能电压。最后，该NORFlash芯片将相应的数据通过与CPU相连的数据线传递至CPU。

如图2所示，所述大容量NORFlash存储芯片还包括：

测试单元，与所述CPLD相连，用以对所述CPLD进行测试；

时钟单元，与所述CPLD相连，用以向所述CPLD输送时钟信号。

具体在实际应用中，型号为EPM240T100的CPLD以及型号为SST39VF040的NORFlash都是在以太网交换机中常用的芯片。如图3所示，其为大容量NORFlash存储芯片的一种优选的电路图。其中，测试电路为由R1、R2、R3以及JTAG接口J1构成的JTAG电路，JTAG电路与CPLD相连，用以对CPLD进行测试。3.3V电压经电容C1(第一电容)滤波后进入J1的第四脚，R1(第一电阻)、R2(第二电阻)、R3(第三电阻)和J1组成JTAG电路，用以芯片的测试。所述第一电阻和所述第二电阻一端均接入3.3V固定电压，另一端均与所述JTAG接口以及所述复杂可编程逻辑器件相连；所述第三电阻的一端接地，另一端与所述JTAG接口以及所述复杂可编程逻辑器件相连。此外，所述时钟单元为晶体振荡器，3.3V电压电容C2滤波后进入晶体振荡器OSC的第一和第四脚，分别给晶振供电和使能晶振，CPLD芯片U2的时钟信号由OSC提供。CPLD芯片U2的电源和地引脚分别接3.3V电源和地。CPLD芯片的IO1-IO23分别接到CPU对应的NORFlashU3和U4的地址和控制引脚上。两片NORFlash的地址和控制引脚分别接到CPLD的IO引脚上，数据线D0-D7接到CPU对应的NORFlash数据线上。

距离来说，若NORFlash的存储容量是512KB，相应的地址范围是0X00000-0xEFFFF。当CPU需要从NORFlash中读取数据时，需要把地址发送到CPLD，如果CPLD的接收到的地址落在0X00000-0x7FFFF之间，CPLD使能CS0，选中NORFlash芯片U3，CPU从NORFlash芯片U3中读写数据。如果CPLD接收到的地址落在0x80000-0xFFFFF之间，CPLD使能CS1，选中NORFlash芯片U4，CPU从NORFlash芯片U4中读写数据。

本实施例中提出的一种大容量NORFlash存储芯片，CPU通过CPLD扩展NORFlash，CPU原有的程序无需变更。在实际应用中，可根据实际需要，决定扩展NORFlash的数量。与现有技术相比本发明可以较为方便的使用多个容量较小的NORFlash应用于需要大容量NORFlash容量的场合，并且可以根据实际需要决定扩展NORFlash的数量。容量较小的NORFlash货源较多，价格较为便宜，本发明可以有效的降低成本。

实施例二

根据上述实施例提出的一种大容量NORFlash存储芯片，本实施例对该存储芯片的扩展方法进行说明。

如图4所示，一种大容量NORFlash存储芯片的扩展方法，包括步骤：

当需要读取或写入数据时，CPU向CPLD发送读取或写入数据所需地址的地址信息；

CPLD判断该地址信息所对应的NORFlash芯片；

CPLD向该NORFlash芯片的控制管脚输入使能信号；

从该NORFlash芯片中读取数据或在该NORFlash芯片中写入数据。

具体来说，当用户需要读取或写入数据时，CPU向CPLD发送读取或写入数据所需地址的地址信息。CPLD接收该地址信息后，判断该地址信息所对应的NORFlash芯片，然后向该NORFlash芯片的控制管脚输入使能信号，最后，从该NORFlash芯片中读取数据或在该NORFlash芯片中写入数据。值得指出的是，由于NORFlash芯片通过数据线与CPU相连，所以当读取了NORFlash芯片的数据后，该数据通过数据线传递至CPU中。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (6)

1.一种快速检测NANDFlash内存的方法，其特征在于，所述方法包括步骤：

擦除NANDFlash内存的一个存储单元块；

在所述存储单元块的一存储单元页中写入测试数据；

读取写入的所述测试数据；

根据所述存储单元页中原始写入的测试数据和读取的测试数据判断数据线是否正常；

若不正常，判定NANDFlash内存异常；否则，判定NANDFlash内存正常。

2.根据权利要求1所述的快速检测NANDFlash内存的方法，其特征在于，在所述存储单元页的基地址0偏移处写入所述测试数据。

3.根据权利要求2所述的快速检测NANDFlash内存的方法，其特征在于，读取写入的所述测试数据时，依次读取从所述基地址处开始的地址空间。

4.根据权利要求2或3所述的快速检测NANDFlash内存的方法，其特征在于，根据所述存储单元块中原始写入的测试数据和读取的测试数据判断所述数据线是否正常的过程包括步骤：

将原始写入的测试数据和读取的测试数据进行异或，判断结果是否为0；

若结果为0，判定所述数据线正常；否则，判定所述数据线异常。

5.根据权利要求1所述的快速检测NANDFlash内存的方法，其特征在于，当所述数据线正常时，判定地址线及相应的控制信号线正常。

6.根据权利要求5所述的快速检测NANDFlash内存的方法，其特征在于，写入的所述测试数据为交替的0xaa和0x55。