CN105306844A - 在影像传感器中进行数字相关双倍取样的系统和方法 - Google Patents
在影像传感器中进行数字相关双倍取样的系统和方法 Download PDFInfo
- Publication number
- CN105306844A CN105306844A CN201510368818.3A CN201510368818A CN105306844A CN 105306844 A CN105306844 A CN 105306844A CN 201510368818 A CN201510368818 A CN 201510368818A CN 105306844 A CN105306844 A CN 105306844A
- Authority
- CN
- China
- Prior art keywords
- data
- image data
- lsb
- reset
- internal memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 37
- 230000002596 correlated effect Effects 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 34
- 230000015654 memory Effects 0.000 claims abstract description 83
- 230000000875 corresponding effect Effects 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 7
- 238000013500 data storage Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 claims 2
- 239000011159 matrix material Substances 0.000 claims 2
- 230000001276 controlling effect Effects 0.000 claims 1
- 230000001052 transient effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 241001269238 Data Species 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000004513 sizing Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Image Input (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种在一影像传感器中执行数字相关双倍取样的系统，该系统包括用于储存经一模拟对数字转换器所产生的数字影像数据和重设数据的最高有效位的一内存。该系统更包括用于该数字影像数据和重设数据的每一者的最低有效位锁存器。该最高有效位和该最低有效位再结合至个别再结合锁存器中，以用于该数字影像数据和重设数据的每一者。一相关双倍取样级接着执行相关双倍取样以及储存该相关双倍取样数据至内存。
Description
背景技术
影像感测组件一般使用电荷耦合器(CCD)或互补金氧半导体(CMOS)影像传感器以捕捉一影像场景的影像数据。CCD和CMOS组件包括一感光组件或像素的阵列，该阵列于一特定时间内曝露在该场景所辐射出的光。此曝光时间使该个别像素得以「充电」或「积累」直到该像素具有一特定讯号电压值(也就是像素反射值)。这些讯号电压值接着便与代表该影像场景的数字影像数据相关。
影像质量很重要并且能依据复数个变量来改变。譬如，在该阵列内增加像素数目能提供更多影像数据以促进更高质量。此外，尽量移除该影像数据中杂讯是符合需要的。特别在CMOS影像传感器中，一已知降低杂讯(譬如定型杂讯)的方法为相关双倍取样(CDS)。相关双倍取样能在模拟或数字范围中执行。
对于该指定像素，透过计算该讯号电压值(反射值)和一重设讯号的差，CDS减少该讯号中杂讯。实施CDS能减少该影像数据的该定型杂讯和其他时间类杂讯。
发明内容
在一第一方面，一种用于对具有复数个像素的影像传感器进行数字相关双倍取样的系统，该系统包括：一模拟对数字转换器(ADC)级，其用于将模拟数据转换成数字影像数据且将重设数据输出；一内存，其用于储存(i)该数字影像数据中的最高有效位(MSB)的一或多者和(ii)该重设数据中的MSB的一或多者；一LSB影像数据储存锁存器，其用于储存该数字影像数据的最低有效位(LSB)的一或多者；一LSB重设数据储存锁存器，其用于储存该重设数据的LSB的一或多者；一结合影像数据锁存器，其用于储存再结合数字影像数据，该结合影像数据锁存器是根据(i)从该至少一LSB影像数据储存锁存器而来的一部份LSB和(ii)从该内存而来的该数字影像数据的相对应MSB，以用于对该数字影像数据的一选定组进行相关双倍取样；一结合重设数据锁存器，其用于储存再结合重设数据，该结合重设数据锁存器是根据(i)从该至少一LSB重设数据储存锁存器而来的一部份LSB和(ii)从该内存而来的该重设数据的相对应MSB，以用于对该重设数据的一选定组进行相关双倍取样；以及，一数字相关双倍取样(DCDS)级，其用于根据该再结合数字影像数据和该再结合重设数据，产生数字相关双倍取样影像数据。
在一第二方面，一种用于对具有复数个像素的影像传感器进行数字相关双倍取样的方法，该方法包括：使用一模拟对数字转换器(ADC)级将模拟影像数据转换成数字影像数据；直接储存从该ADC级而来的(i)该数字影像数据和(ii)重设数据的至少一最高有效位(MSB)至内存；储存该数字影像数据的至少一最低有效位(LSB)至一LSB影像数据锁存器；储存该重设数据的至少一最低有效位(LSB)至一LSB重设数据锁存器；在一再结合影像数据锁存器内，利用结合(i)从该LSB数据锁存器而来的该LSB和(ii)从该内存而来的该数字影像数据的该相对应MSB，而产生再结合数字影像数据，以用于该数字影像数据的一选定组；在一再结合重设数据锁存器内，利用结合(i)从该LSB重设数据锁存器而来的该LSB和(ii)从该内存而来的该重设数据的该相对应MSB，而产生再结合重设数据，以用于该重设数据的一选定组；以及根据该再结合数字影像数据和再结合重设数据，而产生相关双倍取样影像数据。
附图说明
本公开内容的前述和其他特征与优点在透过实施例的更特定说明，如伴随的制图说明，以明确呈现。该制图如标号，参照于不同图示的相同部分。该制图未必符合比例大小，但其重点在于图解该公开内容的原理。
图1说明在内存写入后执行CDS的一系统示范性方块图。
图2说明在内存写入前执行CDS的一系统示范性方块图。
图3说明在内存读取和内存写入之间于一影像传感器内执行数字CDS的一系统实施例。
图4说明透过具有十位数据大小的图3该ADC级以产生示范性数字像素数据，该十位包括八个MSB和二个LSB。
图5说明一示范图500以显示MSB311和LSB313两者的值改变。
图6更详尽说明图3的该LSB数据锁存器和该全数据锁存器的关系。
图7以一实施例说明在一影像传感器中执行数字相关双倍取样的一示范性方法。
具体实施方式
CDS的先前技术范例通常发生于(i)该反射码值储存于内存内之后或(ii)储存于内存内之前。
图1说明在内存写入后执行CDS的一系统100示范性方块图。系统100包括一像素103阵列102、列向选择逻辑104、行向选择逻辑106、个别模拟对数字转换器(ADC)级108、内存110和处理器116。列向和行向选择逻辑104、106操控阵列102内每一像素103的曝光以产生每一像素的原始模拟影像数据107。原始影像数据107接着透过ADC级108将模拟转换成数字。转换后数字影像数据接着如同数字像素影像数据112，譬如像每一像素103的一数字强度值，储存于内存110内。内存110更储存像素重设数据114，该像素重设数据用于(i)重设每一像素103和(ii)执行CDS。处理器116从该重设数据114扣除该数字像素影像数据112后产生数字CDS(DCDS)影像数据118以执行CDS。
譬如ADC级108包括从阵列102读出数据行间特别一块的39个ADC。多个ADC级能读出该整个像素103的阵列102。此外，ADC级108具有一整体或局部计数器。整体计数器意指所有ADC分享单一计数器。另一方面，一局部计数器意指在ADC级108内每一个别ADC根据自行拥有的计数器来操作或是意指每一ADC级108根据一个别计数器来操作。由于耗损较多电力和使用过多空间，局部计数器并不可取。
如图1所示，在内存储存后使用DCDS具有许多缺点。譬如，尽管此法具有最少预先储存逻辑数量以及无需暂时锁存器储存和加法器逻辑以执行该CDS，系统100在内存110内需两倍该内存以在内存写入前执行DCDS。而且，非所有内存类型皆能如内存110一样使用。时常使用动态随机存取内存(DRAM)为内存110。然而，ADC级108通常以较DRAM内存读/写频率快更多的频率来操作。譬如，ADC级108以200MHz的频率输出，但是DRAM内存的读/写频率通常设上限在100MHz。一补偿此操作频率差异的方法是为使用SRAM。然而，SRAM较DRAM昂贵许多，因此通常不适合使用。而且，由上述讨论，直接写入SRAM需使用两倍内存，因其消耗过多面积以致于不适合密集式像机系统。
图2说明在内存写入前执行CDS的一系统200示范性方块图。系统200包括影像传感器203的阵列202、列向选择逻辑204、行向选择逻辑206、模拟对数字转换器(ADC)级208、内存210。阵列202、像素203、列向选择逻辑204、行向选择逻辑206、ADC208的每一者相似于图1的个别阵列102、像素103、列向选择逻辑104、行向选择逻辑105和ADC108。因内存210可以是DRAM而非SRAM，内存210异于内存110。透过DCDS级290此差异是为允许，该级在写入影像数据至内存210前执行相关双倍取样。DCDS级290包括用于储存像素重设数据的重设数据锁存器214和用于暂存影像数据的像素数据锁存器212。
在操作上，原始像素数据207透过ADC级208将模拟转换成数字。ADC级208为相关双倍取样产生一可写输出211以用于(i)控制锁存器212和214内的特定锁存器以储存该数字像素影像数据和重设数据，以及(ii)选择从像素数据锁存器212而来的影像数据和从重设锁存器214而来的重设数据。透过CDS逻辑222以执行相关双倍取样，该逻辑从储存于锁存器214内的选定重设数据扣除储存于锁存器212内的选定像素数据209。
所有数字取样像素数据209皆储存于像素数据锁存器212。譬如，当ADC级208包括39个个别ADC组件以及每一数字取样像素数据209为十位，像素数据锁存器212至少必须为39x10。而且，对于该特定像素，每一重设讯号为十位，因此该重设锁存器也至少必须为39x10。因此，基于该数字取样像素数据209和重设数据的大尺寸(即大量位数)以完成该相关双倍取样，像素数据和重设锁存器212，214不幸地必须具有大型面积。此外，继续ADC级208内39个个别ADC组件的范例，因整个十位内存写入至该像素数据重设锁存器212需39个周期时间，系统200需一长处理时间。
图3说明在内存读取和内存写入之间于一影像传感器内执行数字CDS的一系统300实施例。系统300至少说明在该先前技术(譬如上述的图1和图2)内两重大问题。第一，该DCDS组件所消耗「不动产」(譬如实体面积)的重要性。现代成像应用如智能型手机、汽车等具有严格尺寸限制。因此，基于SRAM内存较DRAM大上许多，SRAM通常不适合使用。第二，当使用DRAM内存时，该ADC级(即ADC级308)通常较该DRAM内存的读/写限制高出许多的频率来输出数据。因此，暂存锁存器(即锁存器212、214)在写入内存前是用于一等待级。然而，这些暂时锁存器再一次于该成像装置内使用珍贵的不动产。因此，存在一需求以平衡DCDS组件的实体存在以及该ADC级和内存的操作频率。系统300至少说明该需求。
系统300包括影像传感器303的一阵列302，列向选择逻辑304，行向选择逻辑306和模拟对数字转换器(ADC)级308。列向和行向选择逻辑304、306相似于图1和2的个别列向和行向选择逻辑104、204、106、206并且操控在阵列302内每一像素303的曝光以产生每一像素的原始模拟影像数据307。单一ADC级308于该图解实施例所示。在其他实施例中，多个ADC级在系统300中用以读取该整个像素303的阵列302。
系统300更包括内存310。在一首选实施例中，内存310为DRAM内存。由上述讨论，DRAM内存较其他类型内存如SRAM便宜许多。然而，DRAM内存具有读/写限制如数据写入或读取该内存的速度。系统300更包括LSB影像数据锁存器312、重设LSB数据锁存器314、全数据锁存器316和重设全数据锁存器318，每一数据锁存器于下方更细节讨论。根据从ADC级308而来的可写输出315，锁存器选取320在锁存器312、314、316、318的每一者和内存310内，透过可写讯号317来操控储存。此法可写入多个位锁存器。譬如，当ADC级308的所有39个ADC输出相同值时，所有39个ADC的输出同时锁存。
影像数据流程：
将每一像素的原始模拟影像数据307转换成数字像素数据309，该数字影像数据报括透过ADC级308的复数个最高有效位(MSB)311和最低有效位(LSB)313的一或多者。图4说明透过具有十位数据大小的图3的ADC级308以产生示范性数字像素数据309，该十位包括八个MSB311和二个LSB313。应当理解尽管数字像素数据400如图所示具有八个MSB和二个LSB，MSB对LSB的不同比例并不改变本专利的范围。
参照回图3，系统300采用该概念：在数字像素数据309内，MSB值311(譬如二位值0或1)以较LSB值313低出许多的频率改变。在一操作范例中，MSB值311以50MHz或低于50MHz频率改变，但是LSB值313以200MHz或低于200MHz频率改变。譬如，LSB值313可与从ADC级308而来的每一输出讯号一起改变。由于该像素所产生强度值通常无法从ADC到ADC快速改变，MSB以较慢速率改变。
MSB311可直接存入内存310。因MSB311以50MHz或低于50MHz频率改变，此改变是能直接存入DRAM内存310，该内存具有100MHz或低于100MHz的一读/写能力。于是，在LSB313和MSB311内的位数量是由内存310的读/写速度决定。在任何案件中，该MSB311应当以低于内存310读/写速度的速率改变。图5说明一示范图500以显示MSB311和LSB313两者的值改变。MSB值311以(i)低于该LSB313的速率和(ii)低于内存310读/写能力的速率改变。然而，LSB值通常以高于内存310读/写能力的速率改变。因此，MSB311可直接存入内存310，但是LSB313必须存入暂存锁存器内以补偿其快速改变。MSB311对LSB313的比例可预定并且静止在系统300内。另一方面，MSB311对LSB313的比例可构型以使其能根据影像场景动态改变。
LSB313储存于LSB数据锁存器312内。由于一般暂时数据锁存器必须储存所有该影像数据的位；但是LSB数据锁存器312仅需储存该LSB313，LSB数据锁存器312使用较一般暂时数据锁存器少许多的实体面积。譬如，当ADC级308由39个个别ADC所组成，在LSB数据313内一共有两LSB，LSB数据锁存器仅需是39x2。
储存于LSB数据锁存器312内的一部分LSB数据313接着与该MSB数据311结合成全数据锁存器316。譬如，MSB数字像素数据311从内存310取出并结合于全数据锁存器316内。图6更详尽说明LSB数据锁存器312和全数据锁存器316的关系600。在关系600内，LSB数据锁存器312具有一AxB大小以及全数据锁存器316具有一CxD大小。A、B、C和D具有以下限制：
·A加C等于在ADC级308内的ADC总数量。譬如，当在ADC级308内具有39个ADC，A可能是35以及C可能是4。
·B等于LSB数据313内的LSB位数。譬如，LSB数据可能是数字像素数据309反射码值的两位。
·D等于数字像素数据309内的位总数量(即MSB数据311数量加LSB数据313数量)。
由上述讨论，LSB数据313储存于暂时LSB数据锁存器312，LSB数据613对应于为DCDS而进行处理的该数字像素影像数据307的一选定组，该LSB数据接着转移至全数据锁存器316并且与从内存310而来的MSB数据结合以成为再结合数字像素影像数据。于是，再结合数字像素影像数据由MSB和LSB组成，该MSB和LSB在该影像阵列内对一特定像素彼此相关。关系600相似于重设LSB锁存器314和重设全数据锁存器318，将由下更细节讨论。
在一替代实施例中，一部份数字像素数据309直接存入整个数据锁存器316。譬如，当全数据锁存器316由锁存器的一4x10阵列所组成，在ADC级308内最先(或最后)四个ADC的输出直接存入全数据锁存器。换言之，一部份该像素数据309的MSB311和LSB313两者直接存入全数据锁存器316。该像素数据309的剩余部分根据上述(即MSB直接存入内存310、LSB储存于LSB数据锁存器312、该MSB和LSB再结合于全数据锁存器314)予以储存。类似操作发生于重设数据339。
重设数据流程：
参照回图3，ADC级308更输出重设数据339。重设数据339包括在阵列302内每一ADC对一特定像素或行输出该重设值。重设数据339是以类似方式处理成影像数据309。
重设数据339分为重设MSB341和重设LSB343。重设MSB341以低于该内存310读/写能力的频率改变。譬如，重设MSB341以低于50MHz的速率改变。因此，重设MSB341直接存入内存310。重设LSB343以高于内存310读/写能力的频率改变。譬如，重设LSB343以0-200MHz的速率改变。因此，重设LSB343必须储存于暂时重设LSB数据锁存器314内。重设MSB341对重设LSB343的比例与重设MSB311对重设LSB313的比例是相同的。
一部份重设LSB343接着从重设数据锁存器314转移至重设结合数据锁存器318并且与从内存310而来的相对应重设MSB343结合。重设LSB锁存器314和重设结合数据锁存器318个别具有相对于LSB数据锁存器312和结合数据锁存器316的上述相同关系600。
DCDS级：
系统300更包括CDS级322，譬如一减法器，该级计算从全数据锁存器316而来的该重设值和全数据差异以制造储存于内存310的相关双倍取样影像数据319。相关双倍取样必须在整个数据执行，此乃说明该影像数据309和重设数据339两者的MSB和LSB必须个别再结合于结合影像锁存器316和结合重设数据锁存器318。而且，参照于关系600，「D」变量定义出现的再结合数据组数。譬如，当D等于4，那么在ADC级308内会有从4ADC而来的4组再结合数据。
图7以一实施例说明在一影像传感器中执行数字相关双倍取样的一示范性方法700。譬如利用图3的系统300以实施方法700。
在步骤702中，方法700将原始模拟数字影像数据转换成具有复数个MSB和至少一LSB的数字影像像素数据。在步骤702的一实例中，ADC级308将原始模拟影像数据307转换成包括MSB311和LSB313的数字影像像素资料309。
在步骤704中，方法700直接储存从步骤702而来的该数字影像像素数据的最高有效位至内存。在步骤704的一实例中，MSB311和重设MSB341直接存入DRAM310。
在步骤706中，方法700储存从步骤702而来的该数字影像像素数据的最低有效位至一第一暂时储存锁存器内。在步骤706的一实例中，LSB313是储存于LSB数据锁存器312内以及重设LSB343是储存于重设LSB数据锁存器314内。
在步骤708中，方法700转移经相关双倍取样的目前LSB数据至一第二暂时储存锁存器并且与从步骤704而来的MSB结合。在步骤708的一实例中，目前LSB数据613转移至结合数据锁存器316并且与从内存310而来的相对应MSB311结合成再结合数字影像数据。此外，目前重设LSB数据343转移至结合重设数据锁存器318并且与从内存310而来的相对应MSB341结合成再结合重设数据。
在步骤710中，方法700从步骤708中经扣除该再结合数字影像数据值后储存再结合重设数据值以执行数字相关双倍取样。在步骤710的一实例中，减法器322决定在重设全数据锁存器318和全数据锁存器316内的重设值差。
在步骤712中，方法700储存从步骤710而来的该相关双倍取样值在内存内。在步骤712的一实例中，相关双倍取样影像数据319储存于内存310内。
由上述讨论，系统300和方法700提供胜过该先前技术的重大优点。图1的系统100和图2的系统200的实体需求较目前实施例要多出许多。因此，系统300在大小上显著有效使用胜过系统200和100。事实上，系统300几乎使用一半系统100的大小以及三分之一系统200的大小(若使用一局部计数器则少于三分之一系统200)。而且，该减少面积胜过转移该MSB911往返于内存310所需的任何额外处理时间。
在上面方法和系统中所做的改变并未脱离本权利要求。因此值得注意的是包含于上方叙述或显示于伴随绘图的事物是诠释为说明性而非限制性。以下权利要求在语言上意图包括叙及于此的所有一般和特定的特征，以及本方法和系统范围的所有声明。
Claims (20)
1.一种用于对具有复数个像素的影像传感器进行数字相关双倍取样的系统，该系统包括：
一模拟对数字转换器(ADC)级，其用于将模拟数据转换成数字影像数据且将重设数据输出；
一内存，其用于储存(i)该数字影像数据中的最高有效位(MSB)的一或多者和(ii)该重设数据中的MSB的一或多者；
一LSB影像数据储存锁存器，其用于储存该数字影像数据的最低有效位(LSB)的一或多者；
一LSB重设数据储存锁存器，其用于储存该重设数据的LSB的一或多者；
一结合影像数据锁存器，其用于储存再结合数字影像数据，该结合影像数据锁存器是根据(i)从该至少一LSB影像数据储存锁存器而来的一部份LSB和(ii)从该内存而来的该数字影像数据的相对应MSB，以用于对该数字影像数据的一选定组进行相关双倍取样；
一结合重设数据锁存器，其用于储存再结合重设数据，该结合重设数据锁存器是根据(i)从该至少一LSB重设数据储存锁存器而来的一部份LSB和(ii)从该内存而来的该重设数据的相对应MSB，以用于对该重设数据的一选定组进行相关双倍取样；以及，
一数字相关双倍取样(DCDS)级，其用于根据该再结合数字影像数据和该再结合重设数据，产生数字相关双倍取样影像数据。
2.如权利要求1所述的系统，该内存包括动态随机存取内存(DRAM)。
3.如权利要求1所述的系统，其更包括从该ADC级而来的一输出，该输出用于控制该第一与第二暂存锁存器和该内存的可读/写功能。
4.如权利要求1所述的系统，该相关双倍取样级包括一减法器。
5.如权利要求4所述的系统，该数字相关双倍取样的影像数据代表经扣除该再结合数字影像数据后的该再结合重设值。
6.如权利要求1所述的系统，LSB影像数据和LSB重设数据锁存器的每一者分别包括在一AxB矩阵中的复数个锁存器，且该结合影像数据和结合重设数据锁存器的每一者分别包括在一CxD矩阵中的复数个锁存器；
其中：
A加C至少等于在ADC级中ADC组件的数量，
B至少等于该LSB的数量，以及
D至少等于该LSB的数量加该MSB的数量。
7.如权利要求1所述的系统，其中该ADC级输出频率约为200MHz。
8.如权利要求7所述的系统，其中该影像数据和重设数据的LSB值以200MHz或少于200MHz的速率改变。
9.如权利要求7所述的系统，其中该影像数据和重设数据的MSB值以50MHz或少于50MHz的速率改变。
10.如权利要求1所述的系统，其中该MSB值以低于该内存读/写速度的速率改变。
11.一种用于对具有复数个像素的影像传感器进行数字相关双倍取样的方法，该方法包括：
使用一模拟对数字转换器(ADC)级将模拟影像数据转换成数字影像数据；
直接储存从该ADC级而来的(i)该数字影像数据和(ii)重设数据的至少一最高有效位(MSB)至内存；
储存该数字影像数据的至少一最低有效位(LSB)至一LSB影像数据锁存器；
储存该重设数据的至少一最低有效位(LSB)至一LSB重设数据锁存器；在一再结合影像数据锁存器内，利用结合(i)从该LSB数据锁存器而来的该LSB和(ii)从该内存而来的该数字影像数据的该相对应MSB，而产生再结合数字影像数据，以用于该数字影像数据的一选定组；在一再结合重设数据锁存器内，利用结合(i)从该LSB重设数据锁存器而来的该LSB和(ii)从该内存而来的该重设数据的该相对应MSB，而产生再结合重设数据，以用于该重设数据的一选定组；
根据该再结合数字影像数据和再结合重设数据，而产生相关双倍取样影像数据。
12.如权利要求11所述的方法，储存至少一MSB的该步骤包括直接储存至少一MSB至动态随机存取内存(DRAM)。
13.如权利要求11所述的方法，其更包括根据该ADC级的一输出而控制该锁存器和该内存的可读/写功能。
14.如权利要求11所述的方法，产生相关双倍取样影像数据的步骤包括经扣除该再结合影像数据后的再结合重设数据。
15.如权利要求11所述的方法，转换模拟影像数据的该步骤包括以200MHz或少于200MHz的速率输出该数字影像数据。
16.如权利要求15所述的方法，储存该至少一MSB的该步骤包括以50MHz或少于50MHz的速率储存该MSB值的变动。
17.如权利要求15所述的方法，储存该影像数据和该重设数据的该至少一LSB的该步骤包括以200MHz或少于200MHz的速率储存该LSB值的变动。
18.如权利要求11所述的方法，其中转换的该步骤以高于该内存读/写速度的速率产生该数字影像数据。
19.如权利要求11所述的方法，其更包括重复(i)转换该模拟影像数据、(ii)储存该数字影像数据和重设数据的该MSB、(iii)储存该数字影像数据的该LSB、(iv)储存该重设数据的该LSB、(v)产生再结合数字影像数据、(vi)产生再结合重设数据以及(vii)产生用于该数字影像数据的额外选定组的相关双倍取样影像数据的步骤。
20.如权利要求19所述的方法，其中该MSB值以低于该内存读/写速度的速率改变。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/317,059 US9247162B2 (en) | 2014-06-27 | 2014-06-27 | System and method for digital correlated double sampling in an image sensor |
| US14/317,059 | 2014-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105306844A true CN105306844A (zh) | 2016-02-03 |
| CN105306844B CN105306844B (zh) | 2018-09-25 |
Family
ID=54931961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510368818.3A Active CN105306844B (zh) | 2014-06-27 | 2015-06-29 | 在影像传感器中进行数字相关双倍取样的系统和方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9247162B2 (zh) |
| CN (1) | CN105306844B (zh) |
| HK (1) | HK1217251A1 (zh) |
| TW (1) | TWI549512B (zh) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016139936A (ja) * | 2015-01-27 | 2016-08-04 | 株式会社東芝 | 固体撮像装置 |
| KR102302674B1 (ko) * | 2015-05-13 | 2021-09-16 | 삼성전자주식회사 | 영상신호 제공장치 및 영상신호 제공방법 |
| US10686996B2 (en) | 2017-06-26 | 2020-06-16 | Facebook Technologies, Llc | Digital pixel with extended dynamic range |
| US11568609B1 (en) | 2017-07-25 | 2023-01-31 | Meta Platforms Technologies, Llc | Image sensor having on-chip compute circuit |
| US10726627B2 (en) | 2017-07-25 | 2020-07-28 | Facebook Technologies, Llc | Sensor system based on stacked sensor layers |
| US10598546B2 (en) | 2017-08-17 | 2020-03-24 | Facebook Technologies, Llc | Detecting high intensity light in photo sensor |
| KR102359298B1 (ko) * | 2017-09-25 | 2022-02-07 | 삼성전자주식회사 | 디지털 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서 |
| US10326955B1 (en) * | 2018-01-16 | 2019-06-18 | Omnivision Technologies, Inc. | Image sensor readout circuitry including analog-to-digital conversion with hybrid counter structure |
| US11057581B2 (en) | 2018-01-24 | 2021-07-06 | Facebook Technologies, Llc | Digital pixel array with multi-stage readouts |
| US11906353B2 (en) | 2018-06-11 | 2024-02-20 | Meta Platforms Technologies, Llc | Digital pixel with extended dynamic range |
| US11463636B2 (en) | 2018-06-27 | 2022-10-04 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
| US10897586B2 (en) | 2018-06-28 | 2021-01-19 | Facebook Technologies, Llc | Global shutter image sensor |
| US10931884B2 (en) | 2018-08-20 | 2021-02-23 | Facebook Technologies, Llc | Pixel sensor having adaptive exposure time |
| US11956413B2 (en) | 2018-08-27 | 2024-04-09 | Meta Platforms Technologies, Llc | Pixel sensor having multiple photodiodes and shared comparator |
| US11595602B2 (en) | 2018-11-05 | 2023-02-28 | Meta Platforms Technologies, Llc | Image sensor post processing |
| US11888002B2 (en) | 2018-12-17 | 2024-01-30 | Meta Platforms Technologies, Llc | Dynamically programmable image sensor |
| US11962928B2 (en) | 2018-12-17 | 2024-04-16 | Meta Platforms Technologies, Llc | Programmable pixel array |
| US11218660B1 (en) | 2019-03-26 | 2022-01-04 | Facebook Technologies, Llc | Pixel sensor having shared readout structure |
| US11943561B2 (en) | 2019-06-13 | 2024-03-26 | Meta Platforms Technologies, Llc | Non-linear quantization at pixel sensor |
| US11936998B1 (en) | 2019-10-17 | 2024-03-19 | Meta Platforms Technologies, Llc | Digital pixel sensor having extended dynamic range |
| US11935291B2 (en) | 2019-10-30 | 2024-03-19 | Meta Platforms Technologies, Llc | Distributed sensor system |
| US11948089B2 (en) | 2019-11-07 | 2024-04-02 | Meta Platforms Technologies, Llc | Sparse image sensing and processing |
| KR20210059469A (ko) | 2019-11-15 | 2021-05-25 | 삼성전자주식회사 | 픽셀 어레이 및 이를 포함하는 이미지 센서 |
| US11539906B2 (en) * | 2019-12-03 | 2022-12-27 | Tetramem Inc. | CMOS image sensors with integrated RRAM-based crossbar array circuits |
| US11902685B1 (en) | 2020-04-28 | 2024-02-13 | Meta Platforms Technologies, Llc | Pixel sensor having hierarchical memory |
| US11825228B2 (en) | 2020-05-20 | 2023-11-21 | Meta Platforms Technologies, Llc | Programmable pixel array having multiple power domains |
| US11910114B2 (en) | 2020-07-17 | 2024-02-20 | Meta Platforms Technologies, Llc | Multi-mode image sensor |
| US11956560B2 (en) | 2020-10-09 | 2024-04-09 | Meta Platforms Technologies, Llc | Digital pixel sensor having reduced quantization operation |
| US11935575B1 (en) | 2020-12-23 | 2024-03-19 | Meta Platforms Technologies, Llc | Heterogeneous memory system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050046715A1 (en) * | 2003-08-29 | 2005-03-03 | Lim Yang Ping | Digital correlated double sampling using dual analog path |
| CN101098413A (zh) * | 2006-06-30 | 2008-01-02 | 富士通株式会社 | 图像处理电路、成像电路和电子装置 |
| CN101388668A (zh) * | 2007-09-11 | 2009-03-18 | 三星电子株式会社 | 用于模拟到数字转换的伪多采样方法、系统和装置 |
| CN101569179A (zh) * | 2007-09-28 | 2009-10-28 | 索尼株式会社 | 固态图像拾取装置和相机系统 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3509448B2 (ja) * | 1996-04-12 | 2004-03-22 | ソニー株式会社 | ビデオカメラ装置、映像信号処理装置、カラー映像信号のレベル圧縮方法および階調変換方法 |
| US6906302B2 (en) * | 2002-07-30 | 2005-06-14 | Freescale Semiconductor, Inc. | Photodetector circuit device and method thereof |
| JP4774064B2 (ja) * | 2008-02-07 | 2011-09-14 | シャープ株式会社 | Ａ／ｄ変換回路及び固体撮像装置 |
| US7876371B2 (en) * | 2008-03-31 | 2011-01-25 | Aptina Imaging Corporation | Systems and methods to perform digital correlated double sampling using successive approximation analog to digital conversion techniques |
| KR101365408B1 (ko) * | 2009-03-03 | 2014-02-19 | 삼성전자주식회사 | 카운터 회로, 이를 포함하는 물리량 측정 장치 및 카운팅 방법 |
| JP5245984B2 (ja) * | 2009-03-30 | 2013-07-24 | ソニー株式会社 | 撮像素子、読み出し信号の変換方法およびカメラ |
| JP5243352B2 (ja) * | 2009-06-17 | 2013-07-24 | シャープ株式会社 | Ａｄ変換装置、固体撮像装置および電子情報機器 |
| US8606051B2 (en) * | 2010-08-16 | 2013-12-10 | SK Hynix Inc. | Frame-wise calibration of column-parallel ADCs for image sensor array applications |
| US9450596B2 (en) * | 2011-05-09 | 2016-09-20 | Semiconductor Components Industries, Llc | Ramp and successive approximation register analog to digital conversion methods, systems and apparatus |
-
2014
- 2014-06-27 US US14/317,059 patent/US9247162B2/en active Active
-
2015
- 2015-06-26 TW TW104120903A patent/TWI549512B/zh active
- 2015-06-29 CN CN201510368818.3A patent/CN105306844B/zh active Active
-
2016
- 2016-05-06 HK HK16105174.9A patent/HK1217251A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050046715A1 (en) * | 2003-08-29 | 2005-03-03 | Lim Yang Ping | Digital correlated double sampling using dual analog path |
| CN101098413A (zh) * | 2006-06-30 | 2008-01-02 | 富士通株式会社 | 图像处理电路、成像电路和电子装置 |
| CN101388668A (zh) * | 2007-09-11 | 2009-03-18 | 三星电子株式会社 | 用于模拟到数字转换的伪多采样方法、系统和装置 |
| CN101569179A (zh) * | 2007-09-28 | 2009-10-28 | 索尼株式会社 | 固态图像拾取装置和相机系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI549512B (zh) | 2016-09-11 |
| US20150381911A1 (en) | 2015-12-31 |
| CN105306844B (zh) | 2018-09-25 |
| US9247162B2 (en) | 2016-01-26 |
| HK1217251A1 (zh) | 2016-12-30 |
| TW201613341A (en) | 2016-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105306844A (zh) | 在影像传感器中进行数字相关双倍取样的系统和方法 | |
| CN103532558B (zh) | 具有多种adc模式的混合模/数转换器 | |
| CN102035539B (zh) | 多倍数据率计数器、包括其的数据转换器和图像传感器 | |
| CN105635606B (zh) | 实施具有改良模数转换器线性的相关多采样的方法及系统 | |
| US8586903B2 (en) | Counter circuits, analog to digital converters, image sensors and digital imaging systems including the same | |
| CN103024309B (zh) | 用于快速获取单幅低阶累加图像的cmos图像传感器 | |
| US8072527B2 (en) | Solid state image sensing device | |
| CN102629993A (zh) | 半导体器件、物理信息获取装置和信号读出方法 | |
| CN108353139A (zh) | 模数转换和模数转换的方法 | |
| CN111556266B (zh) | 一种基于背照式图像传感器的高动态范围读出电路 | |
| CN104365084B (zh) | 像素处理电路 | |
| CN109587417B (zh) | 一种3d堆叠的图像传感器 | |
| CN106454164A (zh) | 电荷与数字混合累加型cmos‑tdi图像传感器 | |
| CN103427841B (zh) | 一种提高列并行单斜率adc转换速率的系统及方法 | |
| US10148899B2 (en) | Counting apparatus, analog-to-digital converter and image sensor including the same | |
| CN106534724A (zh) | 成像装置和成像系统 | |
| JP2004056283A (ja) | データ書込装置、及び、画像処理装置 | |
| TW522723B (en) | Circuit and method for pixel rearrangement in a digital pixel sensor readout | |
| CN104184966B (zh) | 影像传感器 | |
| US9160318B2 (en) | Data processing circuit and solid-state imaging device | |
| US8907835B2 (en) | A/D conversion circuit and solid-state image pickup device | |
| US9706143B2 (en) | Readout circuit and method of using the same | |
| Ito et al. | A computational digital pixel sensor featuring block-readout architecture for on-chip image processing | |
| CN213960195U (zh) | 基于复合介质栅双晶体管光敏探测器的像素合并电路 | |
| CN116567446A (zh) | 单斜坡模数转换器、读出电路、图像传感器及量化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information |
Address after: American California Applicant after: OmniVision Technologies, Inc. Address before: American California Applicant before: Full Vision Technology Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1217251 Country of ref document: HK |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |