CN105283961A - Cmos可兼容的多晶硅化物熔丝结构及其制造方法 - Google Patents

Cmos可兼容的多晶硅化物熔丝结构及其制造方法 Download PDF

Info

Publication number
CN105283961A
CN105283961A CN201380076882.3A CN201380076882A CN105283961A CN 105283961 A CN105283961 A CN 105283961A CN 201380076882 A CN201380076882 A CN 201380076882A CN 105283961 A CN105283961 A CN 105283961A
Authority
CN
China
Prior art keywords
semiconductor
polycrystalline silicon
metal
fuse
semiconductor fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380076882.3A
Other languages
English (en)
Other versions
CN105283961B (zh
Inventor
J-Y·D·叶
C-H·杨
W·M·哈佛滋
J·帕克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105283961A publication Critical patent/CN105283961A/zh
Application granted granted Critical
Publication of CN105283961B publication Critical patent/CN105283961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

描述了CMOS可兼容的多晶硅化物熔丝结构和制造CMOS可兼容的多晶硅化物熔丝结构的方法。在示例中，半导体结构包括衬底。多晶硅化物熔丝结构设置在衬底之上并且包括硅和金属。金属氧化物半导体(MOS)晶体管结构设置在衬底之上并且包括金属栅电极。

Description

CMOS可兼容的多晶硅化物熔丝结构及其制造方法
技术领域
本发明的实施例是半导体器件和加工的领域，并且更具体地，是CMOS可兼容的多晶硅化物熔丝结构和制造CMOS可兼容的多晶硅化物熔丝结构的方法的领域。
背景技术
对于过去的几十年，集成电路中的特征的缩放已成为在不断增长的半导体产业背后的一个推动力。对越来越小的特征的缩放允许在半导体芯片的有限的有效面积(realestate)上增加的功能单元密度。例如，缩小的晶体管尺寸允许将更多数量的存储器或逻辑器件纳入到芯片上，由此赋予产品的制造增加的容量。然而，对不断增加的容量的推动也不是一点问题也没有的。优化每个器件性能的必要性变得越来越显著。
在集成电路器件的制造中，高k和金属栅极加工已被引入到线的前端(FEOL)加工方案中以实现进一步缩放。此外，随着器件尺寸持续缩小，多栅极晶体管(诸如，三栅极晶体管)已变得更加普遍。在传统工艺中，通常在体硅衬底或绝缘体上硅衬底上制造三栅极晶体管。在一些情况下，由于其成本低并且由于它们实现较不复杂的三栅极制造工艺，因此体硅衬底是优选的。在其他实例中，由于三栅极晶体管的改善的短沟道行为，因此绝缘体上硅衬底是优选的。
然而，缩放多栅极晶体管并非没有后果。随着微电子电路的这些基本构建块的尺寸减小和随着在给定的区域制造的基本构建块的绝对数量增加，例如，对于基于片上系统(SoC)的架构,对有源器件中包括无源特征的限制也增加。
附图说明
图1A示出了根据本发明的实施例的具有金属栅极和高k材料堆叠的MOS-FET晶体管的截面图。
图1B示出了根据本发明的实施例的CMOS可兼容的多晶硅化物熔丝结构的截面图。
图2A-2I示出了根据本发明的实施例的表示在制造多晶硅化物熔丝结构的方法中的各个操作的截面图。
图3A示出了根据本发明的实施例的非平面半导体器件架构的多晶硅化物熔丝结构的俯视图和截面图。
图3B示出了根据本发明的另一实施例的非平面半导体器件架构的多晶硅化物熔丝结构的截面图。
图4A-4K示出了根据本发明的实施例的表示在制造非平面半导体器件架构的多晶硅化物熔丝结构的方法中的各个操作的截面图。
图5A-5K示出了根据本发明的实施例的表示在制造非平面半导体器件架构的多晶硅化物熔丝结构的另一方法中的各个操作的截面图。
图6A-6L示出了根据本发明的实施例的表示在制造非平面半导体器件架构的多晶硅化物熔丝结构的另一方法中的各个操作的截面图。
图7示出了根据本发明的一个实现的计算设备。
具体实施方式
描述了CMOS可兼容的多晶硅化物熔丝结构和制造CMOS可兼容的多晶硅化物熔丝结构的方法。在以下的描述中，阐述了很多具体细节，诸如具体集成和材料体系，以提供对本发明实施例的透彻理解。将对本领域技术人员明显的是，没有这些具体细节也可实践本发明的实施例。在其它实例中，公知的特征(例如集成电路设计布局)不被详细描述以免不必要地遮蔽本发明的实施例。此外，要理解，附图中示出的各实施例是说明性表示并且不一定按比例绘出。
本文中所描述的一个或多个实施例涉及用于高K金属栅极技术的多晶硅化物熔丝结构和制造方法。实施例可包括互补金属氧化物半导体(CMOS)器件、高K栅极电介质和/或金属栅加工方案、一次性可编程(OTP)熔丝、多晶硅化物(polycide)熔丝结构和工艺技术、和可编程熔丝中的一个或多个。
一般而言，本文所描述的方法包括工艺集成方案，该工艺集成方案实现多晶硅化物熔丝元件和高k/金属栅极CMOS技术集成。更具体地，在一实施例中，光刻和蚀刻图案化工艺用于在替代栅极处理之前使虚设多晶硅结构凹入，以将多晶硅栅极有效地掩埋在层间电介质氧化膜下方。所保留的多晶硅栅极然后被硅化并用作一次性可编程熔丝结构。本文所描述的实施例可为未来技术节点实现熔丝元件架构的替代方案。而且，本文所描述的实施例提供超出标准金属熔断的可直接与基于高k和金属栅极的CMOS晶体管集成的选项。
为了提供情境，栅电极最初由金属(例如，铝)形成。然而，对于许多技术节点，金属氧化物半导体场效应晶体管(MOSFET)已包含了由多晶硅制成的栅电极，以便允许离子注入(例如，自定义对相同电路中的N型或P型的掺杂)和硅化(以降低接触电阻)。因此，还采用硅化的多晶硅制造与电路中的MOSFET相关联的熔丝。可普遍实施所谓的“第一”工艺顺序以允许多晶硅的覆盖沉积、等离子蚀刻定义的栅极长度、轻掺杂尖端区域、电介质侧壁间隔、和自对准的源极/漏极(即，栅电极)。
随着在最新的技术节点中MOSFET的尺寸不断缩小，多晶硅耗尽成为日益严重的问题。作为结果，栅电极现在还由金属制成。然而，栅电极通常不再严格由铝形成。为了实现期望的功函数，栅电极现通常由过渡金属、过渡金属的合金、或过渡金属氮化物形成。然而，金属栅极的采用还为替代的所谓的“后栅极”工艺提供了优势。后栅极工艺的实现包括所谓的“替代栅”工艺，“替代栅”工艺允许将不同金属用于电路中的N-FET和P-FET。当栅电极中的材料由多晶硅变回金属时，线的后端(BEOL)金属熔丝变成标准熔丝结构。然而，由于技术缩放和后端电阻增加，金属熔丝被证明难以维持熔丝元件和寄生路由电阻之间的电阻差。另一方面，多晶硅化物熔丝是在编程晶体管的同一层次上，并且通常不受到低电阻差问题的影响，从而可能提供改进的熔丝技术。
而且，本文所描述的实施例可与平面型器件和架构兼容，但也与非平面架构兼容。因此，根据本发明的一个或多个实施例，还描述了基于非平面高k/金属栅极技术的多晶硅化物熔丝结构形成方法。
如以下关于附图更详细描述的，本文所描述的一个或多个实施例涉及工艺集成方案，该方案实现在高k和金属栅极CMOS技术制造期间某些区域中的多晶硅保留。多晶硅被保留用于稍后熔丝元件的制造，例如，在多晶图案化工艺期间图案化熔丝元件。可执行光刻加工以实现集成方案的多晶硅保留部分。在一个此类实施例中，暴露最终应用作为多晶硅化物熔丝元件的多晶线(polyline)，而其它多晶硅栅极区域由光致抗蚀剂覆盖。随后可执行干法蚀刻加工，在此期间蚀刻和凹入多晶熔丝元件。在一个此类实施例中，在蚀刻和凹入工艺中实现在熔丝元件和周围的标准多晶栅极结构之间的不同多晶厚度。在图案化工艺之后，可执行多晶硅硅化工艺以制造多晶硅化物熔丝元件。虚设栅极和栅极替代工艺可然后用于在标准栅极区域中制造基于高K和金属栅极的晶体管。接着，在金属栅极填充和抛光工艺之后，可执行接触形成以提供放置在多晶硅化物熔丝元件上的接触。以上描述的工艺可与CMOS技术集成，并且在衬底的熔丝区域中添加多晶栅极凹入。
作为CMOS可兼容的多晶硅化物熔丝结构示例，图1A示出了根据本发明的实施例的具有金属栅极和高k材料堆叠的MOS-FET晶体管的截面图。图1B示出了根据本发明的实施例的CMOS可兼容的多晶硅化物熔丝结构的截面图。将理解，可在共同的衬底上制造图1A和1B的结构，并由此图1B的多晶硅化物熔丝结构可与图1A的基于CMOS高k金属栅极的器件兼容。
参照图1A，在衬底102(诸如，块状单晶衬底)之中和之上形成MOS-FET晶体管100A。栅极堆叠包括设置在衬底102之上的金属栅(MG)电极104和高k栅极电介质层106。在栅极堆叠的侧壁上形成间隔108，并且在间隔108的任一侧上形成层间电介质层110。在栅极堆叠的任一侧上的衬底102中设置源极和漏极区域112。
参照图1B，在衬底102的隔离区域103之上形成多晶硅化物熔丝结构100B。多晶硅化物熔丝结构100B包括可设置在电介质层156之上的多晶硅“栅极”材料154。金属硅化物170设置在多晶硅材料154上。如图1B所描绘的，还可包括间隔158。
图2A-2I示出了根据本发明的实施例的表示在制造多晶硅化物熔丝结构的方法中的各个操作的截面图。
参照图2A，在衬底200(诸如，单晶硅衬底)之上图案化多晶硅线202。如图2A所描绘的，多晶硅线202可包括硬掩模(HM)204和/或间隔206。虽然未示出，但可在衬底202和多晶硅线202之间设置隔离层。可在隔离区域208上制造线中的一个或多个。这个区域可采用沉积的氧化膜形成，诸如通过化学气相沉积(CVD)、高密度等离子沉积(HDP)、或在电介质上旋涂。如图2B所描绘的，然后在图1A的结构上形成(可包括抗蚀剂冻结操作)抗反射涂覆层210和经图案化的光致抗蚀剂层212。通过经图案化的光致抗蚀剂层212暴露用于多晶硅化物熔丝形成的多晶硅线。参照图2C，例如，通过蚀刻工艺使抗反射涂覆层210凹入以穿过抗反射涂覆层210暴露多晶硅线214。如图2D所描绘的，接着去除硬掩模层和上间隔部分以暴露多晶硅线214的多晶硅。参照图2E，在多晶硅线214的多晶硅上执行金属沉积/退火或金属注入/退火工艺以提供金属硅化物层216。所得的结构是多晶硅化物熔丝结构218。如图2E所描绘的，还可去除抗蚀剂和抗反射涂覆层。如图2F所描绘的，接着在所得的结构之上形成层间电介质层220，层间电介质层220以与208类似的方法(CVD、HDP、在电介质上旋涂)形成。如图2F所描绘的，可最终去除层间电介质层220以暴露剩余的多晶硅线的硬掩模。然而，由于多晶硅化物熔丝结构218被凹入低于相邻的多晶硅结构，因此保护多晶硅化物熔丝结构218不受暴露过程。参照图2G，在替代栅极工艺中去除多晶硅线以提供沟槽222。随后，如图2H所描绘的，在沟槽222中形成高k栅极电介质层224和金属栅电极226以形成晶体管结构228。参照图2I，将接触230引出至多晶硅化物熔丝结构218，例如穿过电介质层232。
如通篇所描述的，在一个实施例中，与CMOS晶体管器件并行制造的多晶硅化物熔丝结构的材料堆叠由下多晶硅层和由例如钴(Co)、或镍(Ni)与多晶硅层反应形成的上金属硅化物层构成。在一个实施例中，不熔断并且从不熔断多晶硅化物熔丝结构的材料堆叠，从而使多晶硅层和上金属硅化物层保留。在另一实施例中，最终熔断多晶硅化物熔丝结构的材料堆叠(例如，形成由将电压施加至结构产生的电流)，从而使硅和金属的混合物保留。也就是说，熔断的熔丝可能不具有可辨别的多晶硅层和上金属硅化物层。在一实施例中，多晶硅具有约20纳米的晶粒尺寸。
如通篇所描述的，在一个实施例中，与多晶硅化物熔丝结构并行制造的CMOS晶体管器件的栅极电介质层由一材料构成，该材料诸如，但不限于，氧化铪、铪氧氮化物、硅酸铪、氧化镧、氧化锆、硅酸锆、氧化钽、钛酸钡锶、钛酸钡、钛酸锶、氧化钇、氧化铝、铅氧化钽钪(leadscandiumtantalumoxide)、铌酸铅锌、或它们的组合。而且，栅极电介质层的部分可包括从衬底的顶部几层形成的天然氧化物的层。在一实施例中，栅极电介质层由顶部高k部分和下部构成，下部由半导体材料的氧化物构成。在一实施例中，栅极电介质层由氧化铪的顶部和二氧化硅或氮氧化硅的底部构成。
如通篇所描述的，在一个实施例中，与多晶硅化物熔丝结构并行制造的CMOS晶体管器件的栅极电介质层由金属层构成，该金属层诸如，但不限于，金属氮化物、金属碳化物、金属硅化物、金属铝化物、铪、锆、钛、钽、铝、钌、钯、铂、钴、镍或导电金属氧化物。在具体实施例中，栅电极由形成于金属功函数设定层之上的非功函数设定填充材料构成。
在另一方面，可包括非平面多晶硅化物熔丝结构作为具有非平面架构的嵌入式多晶硅化物熔丝结构。在一实施例中，对非平面多晶硅化物熔丝结构的引用在本文中被用于描述具有多晶硅/硅化物层的多晶硅化物熔丝结构，该多晶硅/硅化物层形成于从衬底突出的一个或多个鳍片之上。作为示例，图3A示出了根据本发明的实施例的非平面半导体器件架构的多晶硅化物熔丝结构的俯视图和截面图。
参照图3A的两个视图，半导体结构300包括衬底302(仅部分示出)，衬底302具有非平面器件304和形成于隔离层303上的非平面多晶硅化物熔丝结构306。非平面器件304包括栅极堆叠308，例如，金属栅极/高k栅极电介质栅极堆叠。栅极堆叠308形成于第一多个鳍片310之上。非平面多晶硅化物熔丝结构306包括非平面多晶硅层312，非平面多晶硅层312包括如截面图中所示的形成于第二多个鳍片311之上的硅化物层349。两个器件包括间隔314和接触316。在一实施例中，多晶硅层312和上覆的硅化物层349与多个鳍片311共形地形成。在一个此类实施例中，电介质层(未示出)将多晶硅层312与多个鳍片311隔离。
在一实施例中，如图3A所描绘的，第一和第二多个鳍片310和311从块状衬底302形成。在一个此类实施例中，块状衬底302和因此多个鳍片310和311可由可承受制造工艺且其中电荷可迁移的半导体材料构成。在一实施例中，块状衬底302由采用电荷载流子掺杂的结晶硅、硅/锗或锗层构成，电荷载流子诸如，但不限于，磷、砷、硼或它们的组合。在一实施例中，块状衬底302中的硅原子的浓度大于97％。在另一实施例中，块状衬底302由在不同的结晶衬底顶上生长的外延层构成，例如，在硼掺杂的块状单晶硅衬底顶上生长的硅外延层。块状衬底302可替代地由III-V族材料构成。在一实施例中，块状衬底302由III-V族材料构成，III-V族材料诸如，但不限于，氮化镓、磷化镓、砷化镓、磷化铟、锑化铟、砷化铟镓、砷化铝镓、磷化铟镓、或它们的组合。在一个实施例中，块状衬底302由III-V族材料构成并且电荷载流子掺杂剂杂质原子是诸如但不限于碳、硅、锗、氧、硫、硒或碲原子。在一实施例中，块状衬底302，且因此多个鳍片310和311是未掺杂的或仅轻掺杂的。在一实施例中，多个鳍片310和311的至少一部分是应变的。
替代地，衬底302包括上外延层和下块状部分，上外延层和下块状部分中的任一个可由单晶材料构成，该单晶材料可包括但不限于硅、锗、硅-锗或ΠΙ-V族化合物半导体材料。由一材料构成的中间绝缘层可设置在上绝缘层和下块状部分之间，该材料可包括但不限于二氧化硅、氮化硅或氮氧化硅。
隔离层303可由一材料构成，该材料适合于最终使永久栅极结构与下面的块状衬底电隔离、或有助于使永久栅极结构与下面的块状衬底隔离。例如，在一个实施例中，隔离电介质层303由电介质材料构成，该电介质材料诸如，但不限于，二氧化硅、氮氧化硅、氮化硅、或碳掺杂的氮化硅。将理解，可形成全局层，然后使该全局层凹进以最终暴露多个翅片310和311的有缘部分。
在一实施例中，非平面器件300是诸如但不限于鳍片式FET或三栅极器件的非平面器件。在这种实施例中，非平面器件304的半导体沟道区域由三维体构成或在三维体中形成。在一个此类实施例中，如图3A所描绘的，栅极堆叠308围绕三维体的至少顶面和一对侧壁。在另一实施例中，诸如在环栅器件中，至少沟道区域被形成为分立三维体。在一个此类实施例中，栅电极堆叠308完全围绕沟道区域。
如上所述，在一实施例中，半导体器件304包括至少部分地围绕非平面器件304的一部分的栅极堆叠308。在一个此类实施例中，栅极堆叠308包括栅极电介质层和栅电极层(未单独示出)。在一实施例中，栅极堆叠308的栅电极由金属栅极构成以及栅极电介质层由高K材料构成。
在一实施例中，间隔314由绝缘电介质材料构成，该绝缘电介质材料诸如但不限于二氧化硅、氮氧化硅或氮化硅。在一实施例中，接触316由金属种类制成。金属种类可以是纯金属，诸如钨、镍、或钴，或可以是合金，诸如金属-金属合金或金属-半导体合金(例如，诸如硅化物材料)。
在另一方面，平面硅化物熔丝结构可包括有非平面架构。在一实施例中，对平面多晶硅化物熔丝结构的引用在本文中被用于描述具有多晶硅/硅化物层的多晶硅化物熔丝结构，该多晶硅/硅化物层形成于从衬底突出的一个或多个鳍片形成，但不在其上形成。作为示例，图3B示出了根据本发明的另一实施例的非平面半导体器件架构的多晶硅化物熔丝结构的截面图。
参照图3B，半导体结构350包括衬底302(仅部分示出)，衬底302具有非平面器件304和形成于隔离层303上的平面多晶硅化物熔丝结构356。非平面器件304包括栅极堆叠108，例如，金属栅极/高k栅极电介质栅极堆叠。栅极堆叠308形成于第一多个鳍片310之上。平面多晶硅化物356包括形成于隔离层303之上的平面多晶硅层362。平面多晶硅层362包括上硅化物层(未示出)。两个器件包括间隔114和接触116。图3B的其它特征可由类似于图3A所描述的材料构成。例如，在一个实施例中，如图3B所描绘的，多个鳍片310从块状衬底302形成。
在第一非平面制造方法中，图4A-4K示出了根据本发明的实施例的表示在制造非平面半导体器件架构的多晶硅化物熔丝结构的方法中的各个操作的截面图。参照图4A，隔离层402形成于经图案化的块状衬底404上并且被凹入以使多个鳍片406被暴露。如图4B所描绘的，接着与多个鳍片406共形地形成第一层的多晶硅408和氮化硅硬掩模410。虽然没有描绘出，但可首先在鳍片406上形成隔离层以最终将多晶硅层408与鳍片材料隔离。参照图4C，对第一层的多晶硅408和氮化硅硬掩模410执行图案化工艺(例如，光刻和蚀刻工艺)以提供硅化物熔丝前驱体结构412。接着在硅化物熔丝前驱体结构412之上形成第二层的多晶硅414。如图4D所描绘的，例如，通过化学机械抛光工艺平坦化第二层的多晶硅414，并且在第二层的多晶硅414上形成第二硬掩模层416。参照图4E，对第二层的多晶硅414和第二硬掩模416执行图案化工艺(例如，光刻和蚀刻工艺)以提供虚设栅极结构418，该虚设栅极结构418可包括间隔420。接着可通过掩模422来掩模虚设栅极结构418，以及从多晶硅化物前驱体结构412去除硬掩模410。随后，在无硬掩模的多晶硅化物熔丝前驱体结构412上执行金属沉积/退火或金属注入/退火工艺以提供金属硅化物层424。如图4F所描绘的，所得的结构是多晶硅化物熔丝结构413。参照图4G，去除掩模422，以及在虚设栅极结构418和多晶硅化物熔丝结构413之上形成层间电介质层426(例如，氧化硅)。平坦化层间电介质层426以暴露虚设栅极结构418的多晶硅，但是保持多晶硅化物熔丝结构413不被暴露。如图4H所描绘的，接着去除虚设栅极结构418的多晶硅，但保持多晶硅化物熔丝结构413。参照图4I，形成永久栅电极428，例如，(可能具有高k栅极电介质层)的金属栅电极。如图4J所描绘的，形成层间电介质材料450，接着形成接触开口430以暴露永久栅电极428和多晶硅化物熔丝结构413两者以用于电连接。参照图4K，例如，通过钨金属填充和抛光形成接触432。永久栅极结构428可以是三栅极器件的栅极结构，而结构413可以是硅化物熔丝结构。以上方法可被称为双多晶硅沉积方法。
在第二非平面制造方法中，图5A-5K示出了根据本发明的实施例的表示在制造非平面半导体器件架构的多晶硅化物熔丝结构的方法中的各个操作的截面图。参照图5A，隔离层502形成于经图案化的块状衬底504上并且被凹入以使多个鳍片506被暴露。如图5B所描绘的，接着与多个鳍片506共形地形成第一层的多晶硅508和氮化硅硬掩模510。虽然没有描绘出，但可首先在鳍片506上形成隔离层以最终将多晶硅层508与鳍片材料隔离。参照图5C，对氮化硅硬掩模510执行图案化工艺(例如，光刻和蚀刻工艺)以提供多晶硅化物熔丝掩模511。接着在多晶硅化物熔丝掩模511之上形成第二层的多晶硅514。如图5D所描绘的，例如，通过化学机械抛光工艺平坦化第二层的多晶硅514，并且在第二层的多晶硅514上形成第二硬掩模层516。参照图5E，对第一层的多晶硅508、第二层的多晶硅514、和第二硬掩模516执行图案化工艺(例如，光刻和蚀刻工艺)以提供虚设栅极结构518以及提供多晶硅化物熔丝前驱体结构512，该虚设栅极结构518可包括间隔520。接着可通过掩模522来掩模虚设栅极结构518，以及从多晶硅化物前驱体结构512去除硬掩模511。随后，在无硬掩模的多晶硅化物熔丝前驱体结构512上执行金属沉积/退火或金属注入/退火工艺以提供金属硅化物层524。如图5F所描绘的，所得的结构是多晶硅化物熔丝结构513。参照图5G，去除掩模522，以及在虚设栅极结构518和多晶硅化物熔丝结构513之上形成层间电介质层526(例如，氧化硅)。平坦化层间电介质层526以暴露虚设栅极结构518的多晶硅，但是保持多晶硅化物熔丝结构513不被暴露。如图5H所描绘的，接着去除虚设栅极结构518的多晶硅，但保持多晶硅化物熔丝结构513。参照图5I，形成永久栅电极528，例如，(可能具有高k栅极电介质层)的金属栅电极。如图5J所描绘的，形成附加的层间电介质材料550，接着形成接触开口530以暴露永久栅电极528和多晶硅化物熔丝结构513两者以用于电连接。参照图5K，例如，通过钨金属填充和抛光形成接触532。永久栅极结构528可以是三栅极器件的栅极结构，而结构513可以是硅化物熔丝结构。以上方法可被称为掩埋硬掩模堆叠的多晶硅多晶硅化物熔丝方法。
在第三非平面制造方法中，图6A-6L示出了根据本发明的实施例的表示在制造非平面半导体器件架构的多晶硅化物熔丝结构的另一方法中的各个操作的截面图。参照图6A，隔离层602形成于经图案化的块状衬底604上并且被凹入以使多个鳍片606被暴露。如图6B所描述的，然后在鳍片606之上形成多晶硅608的层。虽然没有描绘出，但可首先在鳍片606上形成隔离层以最终将多晶硅层608与鳍片材料隔离。参照图6C，例如通过化学机械平坦化工艺平坦化多晶硅608的层，接着形成氮化硅硬掩模610。如图6D所描绘的，接着对氮化硅硬掩模610和多晶硅608的层执行图案化工艺(例如，光刻和蚀刻工艺)以提供虚设栅极结构618和多晶硅化物熔丝前驱体结构612，虚设栅极结构618可包括间隔620。参照图6E，接着可通过掩模622来掩模虚设栅极结构618。接着，例如通过蚀刻工艺使暴露的多晶硅化物熔丝前驱体结构612凹入。在一个实施例中，凹入623包括去除硬掩模以及多晶硅层的一部分以提供经改变的多晶硅化物熔丝前驱体结构612'。随后，在经改变的多晶硅化物熔丝前驱体结构612'上执行金属沉积/退火或金属注入/退火工艺以提供金属硅化物层624。如图6F所描绘的，所得的结构是多晶硅化物熔丝结构613。参照图6G，去除掩模622，以及在虚设栅极结构618和多晶硅化物熔丝结构613之上形成层间电介质层626(例如，氧化硅)。平面化层间电介质层626以暴露虚设栅极结构618的多晶硅，但是保持多晶硅化物熔丝结构613不被暴露。如图6H所描绘的，接着去除虚设栅极结构618的多晶硅，但保持多晶硅化物熔丝结构613。参照图6I，形成永久栅电极628，例如，(可能具有高k栅极电介质层)的金属栅电极。如图6J所描绘的，接着形成附加的层间电介质材料650。参照图6K，接着形成接触开口630以暴露永久栅电极628和多晶硅化物熔丝结构613两者以用于电连接。如图6L所描绘的，例如，通过钨金属填充和抛光形成接触632。永久栅极结构628可以是三栅极器件的栅极结构，而结构613可以是硅化物熔丝结构。以上方法可被称为凹入的多晶硅多晶硅化物熔丝方法。
因此，本发明的一个或多个实施例解决了硅化物熔丝结构的合适性质。例如，在一实施例中，本文所描述的多晶硅化物熔丝结构可与当前和未来的工艺技术兼容，例如，详细地多晶硅化物熔丝结构可与三栅极和/或高k/金属栅极工艺流程兼容，其中有源器件的多晶硅是牺牲型并由非平面三栅极工艺上的金属栅极架构代替。
在上述方法中，在替代栅极工艺方案中，暴露的多个虚设栅极可最终被代替。在这种方案中，虚设栅极材料(诸如，多晶硅)可被去除并且被永久栅电极材料代替。在一个此类实施例中，与从前的处理所进行的相反，也在该工艺中形成永久栅极电介质层。在一个实施例中，如上所述，保留用于多晶硅化物熔丝的结构由于被保留用于硅化物形成的多晶硅的去除而阻塞。
在实施例中，通过干法蚀刻或湿法蚀刻工艺去除多个虚设栅极。在一个实施例中，多个虚设栅极由多晶硅或非晶硅构成并通过包括SF6的干法蚀刻工艺去除。在另一实施例中，多个虚设栅极由多晶硅或非晶硅构成并通过包括NH4OH水溶液或四甲基氢氧的湿法蚀刻工艺去除。在一个实施例中，多个虚设栅极由氮化硅构成并通过湿法蚀刻去除，该湿法蚀刻包括磷酸水溶液。
也许更一般而言，本发明的一个或多个实施例也可涉及栅极对准的接触工艺。可实施该工艺以形成用于半导体结构制造(例如，用于集成电路制造)的接触结构。在一实施例中，接触图案被形成为与现有栅极图案对准。相反，传统方法通常涉及附加的光刻工艺，结合选择性接触蚀刻使光刻接触图案与现有的栅极图案精确对准。例如，传统工艺可包括通过单独图案化接触和接触插塞来图案化多晶(栅极)栅格。
图7示出了根据本发明的一个实现的计算设备700。计算设备700包含板702。板702可包括多个组件，包括但不限于处理器704和至少一个通信芯片706。处理器704物理且电耦合至板702。在一些实施例中，至少一个通信芯片706还可物理且电耦合至板702。在进一步实现中，通信芯片706可以是处理器704的一部分。
取决于其应用，计算设备700可包括可物理耦合以及电耦合到板702或者可不物理耦合以及不电耦合到板702的其他部件。这些其它组件可包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)装置、指南针、加速度计、陀螺仪、扬声器、照相机以及大容量存储装置(诸如硬盘驱动器、紧凑盘(CD)、数字多功能盘(DVD)等等)。
通信芯片706实现用于将数据传送至计算设备700和传送来自计算设备700的数据的无线通信。术语“无线”及其衍生词可用于描述通过使用经调制的电磁辐射经由非固态介质来传递数据的电路、设备、系统、方法、技术、通信信道等。尽管在一些实施例中相关联的设备可能不包含任何线，但是该术语并不暗示相关联的设备不包含任何线。通信芯片706可实现多种无线标准或协议中的任一种，包括但不限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、长期演进(LTE)、EV-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其衍生物以及称为3G、4G、5G以及更高的任何其它无线协议。计算设备700可包括多个通信芯片706。例如，第一通信芯片可专用于较短程的无线通信，如，Wi-Fi和蓝牙；第二通信芯片706可专用于较长程的无线通信，如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备700的处理器704包括封装在处理器704内的集成电路管芯。在本发明的一些实现中，处理器的集成电路管芯包括一个或多个无源器件，诸如根据本发明的实现构建的多晶硅化物熔丝结构。术语“处理器”可指的是任何设备或设备的一部分，其处理来自寄存器和/或存储器的电子数据，以将该电子数据转换成可存储于寄存器和/或存储器中的其它电子数据。
通信芯片706也包括封装在通信芯片706中的集成电路管芯。根据本发明的另一实现，通信芯片的集成电路管芯包括一个或多个无源器件，诸如根据本发明的实现构建的多晶硅化物熔丝结构。
在进一步实现中，容纳在计算设备700中的另一部件可包含集成电路管芯，集成电路管芯包括一个或多个无源器件，诸如根据本发明的实现构建的多晶硅化物熔丝结构。
在多个实现中，计算设备700可以是膝上型计算机、上网本、笔记本、超极本、智能手机、平板、个人数字助理(PDA)、超移动PC、移动电话、桌面计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录仪。在进一步的实现方案中，计算设备700可以是处理数据的任何其他电子设备。
因此，本发明的实施例包括CMOS可兼容的多晶硅化物熔丝结构和制造CMOS可兼容的多晶硅化物熔丝结构的方法。
在一实施例中，半导体结构包括衬底。多晶硅化物熔丝结构设置在衬底之上并且包括硅和金属。金属氧化物半导体(MOS)晶体管结构设置在衬底之上并且包括金属栅电极。
在一个实施例中，多晶硅化物熔丝结构不被编程并由在多晶硅的层上的金属硅化物的层构成。
在一个实施例中，多晶硅化物熔丝结构被编程并且由硅和金属的混合物构成。
在一个实施例中，MOS晶体管结构进一步包括高k栅极电介质层。
在一个实施例中，高k栅极电介质层设置在金属栅电极和衬底之间，并且沿着金属栅电极的侧壁。
在一个实施例中，多晶硅化物熔丝结构的金属是镍或钴。
在一个实施例中，衬底是块状单晶硅衬底，MOS晶体管结构设置在块状单晶硅衬底上，并且多晶硅化物熔丝结构设置在隔离区域上，该隔离区域设置在块状单晶硅衬底中。
在一实施例中，半导体结构包括：设置在衬底之上的第一和第二半导体鳍片。多晶硅化物熔丝结构设置在第一半导体鳍片之上，但不在第二半导体鳍片之上。多晶硅化物熔丝结构包括硅和金属。金属氧化物半导体(MOS)晶体管结构从第二半导体鳍片形成，但不从第一半导体鳍片形成。MOS晶体管结构包括金属栅电极。
在一个实施例中，多晶硅化物熔丝结构不被编程并由在多晶硅的层上的金属硅化物的层构成。
在一个实施例中，多晶硅化物熔丝结构被编程并且由硅和金属的混合物构成。
在一个实施例中，MOS晶体管结构进一步包括高k栅极电介质层。
在一个实施例中，高k栅极电介质层设置在金属栅电极和第二半导体鳍片之间，并且沿着金属栅电极的侧壁。
在一个实施例中，多晶硅化物熔丝结构的金属是镍或钴。
在一个实施例中，多晶硅化物熔丝结构设置在电绝缘层上，该电绝缘层设置在第一半导体鳍片上。
在一个实施例中，第一半导体鳍片在第一多个半导体鳍片之中，以及第二半导体鳍片在第二多个半导体鳍片之中。多晶硅化物熔丝结构设置在第一多个半导体鳍片之上但不在第二多个半导体鳍片之上。MOS晶体管结构从第二多个半导体鳍片形成，但不从第一多个半导体鳍片形成。
在一个实施例中，第一和第二多个半导体鳍片电耦合至下面的块状半导体衬底。
在一个实施例中，多晶硅化物熔丝结构是非平面多晶硅化物熔丝结构。
在一实施例中，半导体结构包括：设置在衬底之上的第一和第二半导体鳍片。隔离区域设置在衬底之上、在第一和第二半导体鳍片之间、并且在小于第一和第二半导体鳍片的高度处。多晶硅化物熔丝结构设置在隔离区域之上，但不在第一和第二半导体鳍片之上。多晶硅化物熔丝结构包括硅和金属。第一和第二金属氧化物半导体(MOS)晶体管结构分别从第一和第二半导体鳍片形成。MOS晶体管结构各自包括金属栅电极。
在一个实施例中，多晶硅化物熔丝结构不被编程并由在多晶硅的层上的金属硅化物的层构成。
在一个实施例中，多晶硅化物熔丝结构被编程并且由硅和金属的混合物构成。
在一个实施例中，第一和第二MOS晶体管结构的每一个进一步包括高k栅极电介质层，并且高k栅极电介质层设置在金属栅电极和相应的第一或第二半导体鳍片之间，并且沿着金属栅电极的侧壁。
在一个实施例中，多晶硅化物熔丝结构的金属是镍或钴。
在一个实施例中，第一半导体鳍片在第一多个半导体鳍片之中，以及第二半导体鳍片在第二多个半导体鳍片之中。第一MOS晶体管结构从第一多个半导体鳍片形成，以及第二MOS晶体管结构从第二多个半导体鳍片形成。第一和第二多个半导体鳍片电耦合至下面的块状半导体衬底。
在一个实施例中，多晶硅化物熔丝结构是平面多晶硅化物熔丝结构。
在一个实施例中，多晶硅化物熔丝结构具有在小于第一和第二半导体鳍片的高度的高度处的最外层表面。

Claims (25)

1.一种半导体结构，包括：
衬底；
多晶硅化物熔丝结构，设置在衬底之上并且包括硅和金属；以及
设置在衬底之上的金属氧化物半导体(MOS)晶体管结构，所述MOS晶体管结构包括金属栅电极。
2.如权利要求1所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构不被编程并且包括在多晶硅的层上的金属硅化物的层。
3.如权利要求1所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构被编程并且包括硅和金属的混合物。
4.如权利要求1所述的半导体结构，其特征在于，所述MOS晶体管结构进一步包括高k栅极电介质层。
5.如权利要求4所述的半导体结构，其特征在于，所述高k栅极电介质层设置在金属栅电极和衬底之间，并且沿着金属栅电极的侧壁。
6.如权利要求1所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构的金属是镍或钴。
7.如权利要求1所述的半导体结构，其特征在于，所述衬底是块状单晶硅衬底，所述MOS晶体管结构设置在块状单晶硅衬底上，并且所述多晶硅化物熔丝结构设置在隔离区域上，所述隔离区域设置在块状单晶硅衬底中。
8.一种半导体结构，包括：
设置在衬底之上的第一和第二半导体鳍片；
多晶硅化物熔丝结构，所述多晶硅化物熔丝结构设置在第一半导体鳍片之上，但不在第二半导体鳍片之上，所述多晶硅化物熔丝结构包括硅和金属；以及
金属氧化物半导体(MOS)晶体管结构，所述MOS晶体管结构从第二半导体鳍片形成，但不从第一半导体鳍片形成，所述MOS晶体管结构包括金属栅电极。
9.如权利要求8所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构不被编程并且包括在多晶硅的层上的金属硅化物的层。
10.如权利要求8所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构被编程并且包括硅和金属的混合物。
11.如权利要求8所述的半导体结构，其特征在于，所述MOS晶体管结构进一步包括高k栅极电介质层。
12.如权利要求11所述的半导体结构，其特征在于，所述高k栅极电介质层设置在金属栅电极和第二半导体鳍片之间，并且沿着金属栅电极的侧壁。
13.如权利要求8所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构的金属是镍或钴。
14.如权利要求8所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构设置在电绝缘层上，所述电绝缘层设置在第一半导体鳍片上。
15.如权利要求8所述的半导体结构，其特征在于，所述第一半导体鳍片在第一多个半导体鳍片之中，以及所述第二半导体鳍片在第二多个半导体鳍片之中，其中多晶硅化物熔丝结构设置在第一多个半导体鳍片之上但不设置在第二多个半导体鳍片之上，并且其中所述MOS晶体管结构从第二多个半导体鳍片形成，但不从第一多个半导体鳍片形成。
16.如权利要求15所述的半导体结构，其特征在于，第一和第二多个半导体鳍片电耦合至下面的块状半导体衬底。
17.如权利要求8所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构是非平面多晶硅化物熔丝结构。
18.一种半导体结构，包括：
设置在衬底之上的第一和第二半导体鳍片；
隔离区域，设置在衬底之上、在第一和第二半导体鳍片之间、并且在小于第一和第二半导体鳍片的高度处；
多晶硅化物熔丝结构，所述多晶硅化物熔丝结构设置在隔离区域之上，但不在第一和第二半导体鳍片之上，所述多晶硅化物熔丝结构包括硅和金属；以及
第一和第二金属氧化物半导体(MOS)晶体管结构，所述第一和第二金属氧化物半导体(MOS)晶体管结构分别从第一和第二半导体鳍片形成，所述MOS晶体管结构各自包括金属栅电极。
19.如权利要求18所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构不被编程并且包括在多晶硅的层上的金属硅化物的层。
20.如权利要求18所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构被编程并且包括硅和金属的混合物。
21.如权利要求18所述的半导体结构，其特征在于，所述第一和第二MOS晶体管结构的每一个进一步包括高k栅极电介质层，并且其中所述高k栅极电介质层设置在金属栅电极和相应的第一或第二半导体鳍片之间，并且沿着金属栅电极的侧壁。
22.如权利要求18所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构的金属是镍或钴。
23.如权利要求18所述的半导体结构，其特征在于，所述第一半导体鳍片在第一多个半导体鳍片之中，以及所述第二半导体鳍片在第二多个半导体鳍片之中，其中第一MOS晶体管结构从第一多个半导体鳍片形成，以及第二MOS晶体管结构从第二多个半导体鳍片形成，并且其中第一和第二多个半导体鳍片电耦合至下面的块状半导体衬底。
24.如权利要求18所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构是平面多晶硅化物熔丝结构。
25.如权利要求18所述的半导体结构，其特征在于，所述多晶硅化物熔丝结构具有在小于第一和第二半导体鳍片的高度的高度处的最外层表面。
CN201380076882.3A 2013-06-25 2013-06-25 Cmos可兼容的多晶硅化物熔丝结构及其制造方法 Active CN105283961B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/047626 WO2014209285A1 (en) 2013-06-25 2013-06-25 Cmos-compatible polycide fuse structure and method of fabricating same

Publications (2)

Publication Number Publication Date
CN105283961A true CN105283961A (zh) 2016-01-27
CN105283961B CN105283961B (zh) 2019-11-05

Family

ID=52142429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380076882.3A Active CN105283961B (zh) 2013-06-25 2013-06-25 Cmos可兼容的多晶硅化物熔丝结构及其制造方法

Country Status (7)

Country Link
US (1) US9881927B2 (zh)
KR (2) KR102101763B1 (zh)
CN (1) CN105283961B (zh)
DE (1) DE112013007051T5 (zh)
GB (1) GB2529955B (zh)
TW (1) TWI567940B (zh)
WO (1) WO2014209285A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890260B2 (en) * 2009-09-04 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon design for replacement gate technology
US9728642B2 (en) * 2015-11-04 2017-08-08 International Business Machines Corporation Retaining strain in finFET devices
US9754875B1 (en) 2016-07-20 2017-09-05 International Business Machines Corporation Designable channel FinFET fuse
US10522536B2 (en) * 2016-08-03 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with gate stacks
WO2018118087A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Metal fuse and self-aligned gate edge (sage) architecture having a metal fuse
KR102387465B1 (ko) 2017-03-09 2022-04-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN107256855B (zh) * 2017-07-11 2019-07-12 上海华力微电子有限公司 一种熔断器及其制造方法
US10304685B2 (en) 2017-08-14 2019-05-28 United Microelectronics Corp. Manufacturing method of integrated circuit
US10720513B2 (en) * 2018-03-09 2020-07-21 Globalfoundries Singapore Pte. Ltd. OTP-MTP on FDSOI architecture and method for producing the same
US11081562B2 (en) * 2020-01-06 2021-08-03 Nanya Technology Corporation Semiconductor device with a programmable contact and method for fabricating the same
EP4398296A1 (en) * 2023-01-06 2024-07-10 GlobalFoundries U.S. Inc. Electronically programmable fuse with heating transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208274A1 (en) * 2004-03-26 2006-09-21 Chi-Hsi Wu Electrical fuse for silicon-on-insulator devices
US20070111403A1 (en) * 2005-11-15 2007-05-17 Chun Jiang Polycide fuse with reduced programming time
US20080157201A1 (en) * 2006-12-28 2008-07-03 Texas Instruments Incorporated Electrically Programmable Fuse
US20120129312A1 (en) * 2010-11-22 2012-05-24 International Business Machines Corporation Method of forming e-fuse in replacement metal gate manufacturing process
CN103219380A (zh) * 2012-01-24 2013-07-24 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208549B1 (en) * 2000-02-24 2001-03-27 Xilinx, Inc. One-time programmable poly-fuse circuit for implementing non-volatile functions in a standard sub 0.35 micron CMOS
JP2002237524A (ja) * 2001-02-09 2002-08-23 Seiko Instruments Inc 相補型ｍｏｓ半導体装置
KR100425452B1 (ko) * 2001-07-04 2004-03-30 삼성전자주식회사 반도체 소자의 리페어 퓨즈 개구 방법
JP2009016706A (ja) * 2007-07-09 2009-01-22 Sony Corp 半導体装置およびその製造方法
US20090243032A1 (en) * 2008-03-27 2009-10-01 Shi-Bai Chen Electrical fuse structure
US8159040B2 (en) * 2008-05-13 2012-04-17 International Business Machines Corporation Metal gate integration structure and method including metal fuse, anti-fuse and/or resistor
KR20100010724A (ko) * 2008-07-23 2010-02-02 주식회사 하이닉스반도체 퓨즈를 구비하는 반도체 장치 및 그 제조방법
US8035191B2 (en) * 2008-12-02 2011-10-11 United Microelectronics Corp. Contact efuse structure
US8053809B2 (en) * 2009-05-26 2011-11-08 International Business Machines Corporation Device including high-K metal gate finfet and resistive structure and method of forming thereof
US7927977B2 (en) 2009-07-15 2011-04-19 Sandisk 3D Llc Method of making damascene diodes using sacrificial material
US8716831B2 (en) 2011-09-29 2014-05-06 Broadcom Corporation One time programmable structure using a gate last high-K metal gate process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208274A1 (en) * 2004-03-26 2006-09-21 Chi-Hsi Wu Electrical fuse for silicon-on-insulator devices
US20070111403A1 (en) * 2005-11-15 2007-05-17 Chun Jiang Polycide fuse with reduced programming time
US20080157201A1 (en) * 2006-12-28 2008-07-03 Texas Instruments Incorporated Electrically Programmable Fuse
US20120129312A1 (en) * 2010-11-22 2012-05-24 International Business Machines Corporation Method of forming e-fuse in replacement metal gate manufacturing process
CN103219380A (zh) * 2012-01-24 2013-07-24 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其形成方法

Also Published As

Publication number Publication date
DE112013007051T5 (de) 2016-03-03
KR20160026849A (ko) 2016-03-09
US20160056162A1 (en) 2016-02-25
GB2529955A (en) 2016-03-09
GB201520616D0 (en) 2016-01-06
KR102101763B1 (ko) 2020-04-20
KR20200036057A (ko) 2020-04-06
TWI567940B (zh) 2017-01-21
KR102241180B1 (ko) 2021-04-16
GB2529955B (en) 2020-01-22
WO2014209285A1 (en) 2014-12-31
CN105283961B (zh) 2019-11-05
US9881927B2 (en) 2018-01-30
TW201513304A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
US10790354B2 (en) Self-aligned gate edge and local interconnect
CN105283961B (zh) Cmos可兼容的多晶硅化物熔丝结构及其制造方法
CN104541377B (zh) 用于非平面半导体器件架构的精密电阻器
US20180204932A1 (en) Vertical integration scheme and circuit elements architecture for area scaling of semiconductor devices
KR20160061964A (ko) 시스템 온 칩(ｓｏｃ) 애플리케이션들을 위한 수직 비평면 반도체 디바이스
CN105431945A (zh) 具有带有顶部阻挡层的自对准鳍的非平面半导体器件
TW202414827A (zh) 半導體結構及系統晶片（ＳｏＣ）積體電路及其製造方法
TWI733709B (zh) 用於可撓性電路設計的金屬氧化物多晶矽可調電阻器及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant