CN105262466A - 集成电路内的数据和时钟信号电压 - Google Patents

Abstract

集成电路2具有处理沿着数据路径14传输的数据信号的数据处理电路。耦合至数据处理电路的时控电路用于调节沿着数据路径的数据信号传输。数据信号是以数据信号电压振幅来提供的，时钟信号是以不同的时钟信号电压振幅来提供的。时钟信号电压振幅高于数据信号电压振幅。除了数据供电网10，还设置有分开的时钟信号供电网12。

Description

集成电路内的数据和时钟信号电压

技术领域

本发明涉及集成电路领域。更具体地说，本发明涉及集成电路内的数据和时钟信号电压。

背景技术

已知提供的集成电路包括设置来处理沿着数据路径传输的数据信号的数据处理电路，并使用耦合至数据处理电路的时钟电路来在时钟信号控制下调节沿着数据路径的数据信号传输。这样的集成电路可采用多种不同的形式。数据值一般沿着数据存储电路间的数据路径传输，数据存储电路同步捕捉和存储数据值和时钟信号。时钟信号提供数据处理电路的时序控制并调节数据处理电路内的数据信号流。

为了增加电路密度并降低能量损耗，已经趋于使用更小的工艺几何来形成集成电路以增加电路密度并降低能量损耗。但是，当工艺几何变得更小，由于PVT变化(工艺、电压、温度)而带来的电路性能偏移水平增加。随着偏移量而引起的电路元件操作速度的增加，已变得必须增加可操作的电路时序的边界增强度，以确保因PVT变化而产生的时序变化不会引起时序扰乱。

例如，数据信号捕捉和存储电路(闩锁)的输入可具有特殊的保持时间，该时间是捕捉和存储数据值的最小时间，将被保持在闩锁的输入处。如果这个保持时间太低，那么会产生时序扰乱，以致来自后面的时钟循环的数据信号会由于沿着数据路径的相邻级操作速度的变化而被错误地捕捉在前面的时钟信号里。解决这个问题的一种方式是在数据路径中提供保持缓冲器，以便于以确保足够的保持时间的方式来减慢数据信号传播。但是，提供这样的保持缓冲器会增加电路面积和能量费用，这种方式会减小由趋向于更小的工艺几何和更低的操作电压所带来的益处。

发明内容

从一个方面来看，本发明提供一种集成电路，包含：

数据处理电路，配置成处理沿着数据处理电路内的数据路径传输的数据信号；

时控电路，耦合至数据处理电路并配置成在时钟信号控制下调节沿着数据路径的数据信号的传输；

数据电源供应电路，耦合至数据处理电路并配置成向数据处理电路提供电力；以及

时钟电源供应电路，耦合至时控电路并配置成向时控电路提供电力；

其中数据电源供应电路和时钟电源供应电路被配置成使得至少当数据处理电路正有效处理沿着数据路径传输的数据信号时所述数据信号具有数据信号电压振幅并且所述时钟信号具有不同于数据信号电压振幅的时钟信号电压振幅。

本技术考虑，数据处理电路和时控电路需要的操作特性按要求可不同，以时钟信号电路振幅不同于数据信号电压振幅的方式来操作。本领域通常的设计偏见在于与设置不同电压振幅的时钟信号和数据信号而带来的开销是很不受欢迎的。此外，电路消耗的能量随着操作电压而快速增加，通常认为需要在尽可能低的同一电压级下来操作信号数据和时钟数据这两者。本技术排除这些设计偏见并意识到，数据处理电路和时控电路的不同角色是这样的，如果它们操作不同电压振幅的信号，那么尽管需要额外的电源供应分配架构并且时钟信号和数据信号也不会在最小可能的电压振幅下操作，但是可以实现获得整体性能。

将理解，对于数据信号和时钟信号中的每一个，电压振幅对应不同的电压级，这样它们在它们各自的第一级和第二级之间开关。在许多系统中，需要数据信号和时钟信号共用接地电压级，这样会减少动力分配架构费用。

这种情况下虽然不需要，但是在一些实施例中，时钟信号电压振幅大于数据信号电压振幅。在更高的时钟信号振幅下操作时钟电路降低了时控电路性能的变化，这种方式带来的益处超过了必须设置单独的时钟信号电压和在更高电压下操作时控电路所耗费的额外能量产生的劣势。数据处理电路仍可在较低电压下操作并相对于时控电路其更能忍受其操作上的更大程度变化。时控电路涉及到调节和控制处理电路的操作时序，相应地其对其操作性能的变化是低容忍的。

数据电源供应电路和时钟电源供应电路可是分开的，例如，延伸穿过集成电路的分开数据电网和时钟电网。数据电源供应电路和时钟电源供应电路的某些部分可以共享，但是至少在某一层级上，当数据处理电路和时控电路靠近时，由于它们在不同的电压振幅下各自处理数据信号和时钟信号，数据电源供应电路和时钟电源供应电路分离并成为分开的。

在一些实施例中，数据电源供应电路和时钟电源供应电路可配置成在具有不同各自相关电压振幅的多种模式下操作。本文中，当数据信号电压振幅改变时，数据信号电压振幅和时钟信号电压振幅间的差也改变。因此，这两个电压振幅间的差可是电压振幅本身的函数。

在一些实施例中，随着数据信号电压振幅增加，差单调增加，在一些实施例中，随着数据信号电压振幅增加，差单调减小，然而在其他实施例中，随着数据信号电压振幅增加，差可不是单调地变化。数据信号电压振幅和时钟信号电压振幅间的差变化作为振幅本身的函数，可选择并与所用的集成电路的具体特性匹配，其操作性能变化的方式依赖于信号电压振幅而改变。

数据路径可在多个数据信号值捕捉和存储电路间延伸，时钟信号控制数据信号值捕捉和存储电路以彼此同步运作。这种配置提供了设计和供应集成电路的耐用和易管理方式，以执行复杂高性能数据处理。

数据信号值捕捉和存储电路可包含具有各自栅极输入的多个晶体管。时钟信号可供应至这些栅极输入以便在导通和非导通状态间开关这些晶体管。供应时钟信号至栅极输入提供了使与数据信号和时钟信号相关的不同电压级在没有与专用级开关电路相关的费用下共存的途径。

构成了数据信号值捕捉和存储电路部分的数据输入端可自身是传输门、三态多路复用器、时钟选通转换器和转换器中的一个或多个的部分。这些电路元件可用于形成数据信号值捕捉和存储电路，其具有小面积和能量损耗并能够操作具有不同电压振幅的数据信号和时钟信号。

在一些实施例中，多个数据信号捕捉和存储电路可包含多个主从锁存器电路。主从锁存器电路也适合用于本技术。

集成电路内的数据处理电路可包含设置在多个数据信号捕捉和存储电路间的数据路径内的一个或多个组合逻辑电路，它们配置成控制数据信号值并依赖于一个或多个其他的数据信号。这些组合逻辑电路可操作数据信号电压振幅以耗费少能量并还可由操作更高电压振幅的时钟信号的时控电路来调整和控制，因此不太容易产生不良变化。

如之前所述，时钟信号电压振幅不同于信号电压振幅，以便在时控电路中操作数据处理电路产生不同程度的变化，并依赖于制造工艺变化、操作电压级变化和操作温度变化中的一个或多个。时钟电路中的变化程度小于数据处理电路中的变化程度。

从另一个方面来看，本发明提供一种集成电路，包含：

数据处理装置，用于处理沿着数据处理装置内的数据路径传输的数据信号；

时控装置，耦合至数据处理装置，用于在时钟信号控制下调节沿着数据路径的数据信号传输；

数据电源供应装置，耦合至数据处理装置，用于向数据处理装置提供电力；以及

时钟电源供应装置，耦合至时控装置，用于向时控装置提供电力；

其中数据电源供应装置和时钟电源供应装置这样操作，至少当数据处理装置正有效处理沿着数据路径传输的数据信号时，数据信号具有数据信号电压振幅以及时钟信号具有不同于数据信号电压振幅的时钟信号电压振幅。

从又一个方面来看，本发明提供一种操作集成电路的方法，包含步骤：

处理沿着数据处理电路内的数据路径传输的数据信号；

用时控电路在时钟信号控制下操作调节沿着数据路径的数据信号传输；

向数据处理电路提供电力；以及

向时控电路提供电力；

其中向数据处理电路提供电力的步骤和向时控电路提供电力的步骤是这样的，至少当有效处理沿着数据路径传输的数据信号时，数据信号具有数据信号电压振幅以及时钟信号具有不同于数据信号电压振幅的时钟信号电压振幅。

结合附图阅读下面具体实施例的详细说明，将使得本发明的以上和其他目的、特征和优点更明显。

附图说明

现在将结合附图描述本发明的实施例，仅以示例方式，其中：

图1示意地示出了以数据信号电压振幅不同于时钟信号电压振幅操作的集成电路；

图2示意地示出了包含数据处理电路和时钟电路的数据信号捕捉和存储电路；

图3示意地示出了数据信号和时钟信号的波形；

图4示意地示出了具有相关的不同的时钟电压和数据电压的不同的操作模式；

图5示意地示出了以不同数据信号和时钟信号电压操作的数据信号捕捉和存储电路；

图6示意地示出了在有效处理期间以不同数据和时钟信号操作并还维持保持模式的数据信号捕捉和存储电路的另一个实施例；以及

图7示意地示出了维持气球锁存器操作的另一具体实施例。

具体实施方式

图1示意地示出了包含多个数据信号捕捉和存储电路4的集成电路2，数据信号在数据信号捕捉和存储电路4间传输穿过组合逻辑电路6。当组合逻辑电路6正有效处理组合逻辑6内的数据和如示出的来自别处的组合信号时，为了提供传送至下一个数据信号捕捉和存储电路4的数据信号，组合逻辑电路6沿着数据路径传输数据信号。

组合逻辑电路6操作基于数据信号电源供应电压VDDdata的数据信号电压振幅的数据信号。为数据信号捕捉和存储电路4提供数据信号供应电压VDDdata和时钟供应电压VDDclk这两者。数据信号捕捉和存储电路4内的部分电路是时控电路以及部分是数据处理电路。时控电路耦合至数据处理电路并用于调节沿着数据路径传输数据信号通过不同数据信号捕捉和存储电路4间的组合逻辑6。时控电路响应于时钟信号clk，时钟信号clk具有对应于供应电压VDDclk的振幅。

集成电路2包含数据电源供应电路8、10和时钟电源供应电路8、12这两者。额外的电源供应至电压调节器8，电压调节器8产生VDDdata级别的数据信号电源供应电压，VDDdata通过数据供电网10分配至集成电路2周围。以相同的方式，电压调节器8也产生时钟电源供应电压VDDclk，VDDclk通过时钟供电网12分配至集成电路2周围。数据供电网10和时钟供电网12是分开的，因此它们传输具有不同级别的分开电压。数据信号的电源供应处于数据信号供应电压VDDdata能级和接地能级之间，而时控电路电源供应处于时钟信号电压VDDclk能级和接地能级(与数据信号共用)之间。

图2示意地示出了一对相邻的数据信号捕捉和存储电路4，其具有延伸穿过组合逻辑电路6和保持时间缓冲电路16其间的数据路径14。数据信号捕捉和存储电路4可是主从锁存器形式，其中每个数据信号捕捉和存储电路4的部分包含时控电路而部分包含数据处理电路。

将数据信号电压能级VDDdata的电源供应给数据处理电路，数据信号在数据信号电压能级VDDdata和接地能级之间变化。数据捕捉和存储电路4的不同部分由时控电路形成，将时钟信号电压能级VDDclk的电源供应至时控电路。构成数据路径14部分的组合逻辑电路6和保持时间缓冲电路16，用供应电压VDDdata的数据信号操作。

图3示意地示出了沿着数据路径14传输的数据信号波形示例和用于调节沿着数据路径14传输数据信号的时钟信号波形示例。如在图3中示出的，数据信号电压振幅小于时钟信号电压振幅。电压振幅是低级(接地)和每个信号的高级间的差。数据信号和时钟信号两者从共用接地电压级(0伏特)向上延伸至各自的VDDdata和VDDclk级。图3还示出了由VDDdata和VDDclk各自驱动的两个信号的交叠，显示了振幅差。

图4示意地示出了多大差的数据信号电压振幅和时钟信号电压振幅可用在集成电路2的不同操作模式中。这些不同的操作模式可对应于动态电压调整(dynamicvoltagescaling，DVS)算法内的不同模式，用于降低集成电路内的电源/能量损耗。如在图4中示出的，时钟信号电压振幅大于数据信号电压振幅。这些两个电压振幅间的差在不同模式间也不同。随着数据信号电压振幅增加，数据信号电压振幅和时钟信号电压振幅间的差以图4的示例单调增加。在其他实施例中，取决于系统涉及的特性，这个变化可是单调减小或不是单调变化的。

图5示意地示出了数据捕捉和存储电路4的示例，其包含沿着数据路径传输数据信号的数据处理电路和在时钟信号控制下调节沿着数据路径的数据信号传输的时控电路这两者。具体来说，图5的数据信号捕捉和存储电路4包含主控级20输入端的三态多路复用器18的主从锁存器。传输门22控制数据信号从主控级20向从动级24传输。主控级20和从动级24内设置有时钟门控转换器26，提供反馈以在时钟信号clk控制的那个级保持捕捉到的数据信号值。转换器29用于转换时钟信号clk以形成转换后的时钟信号

三态多路复用器18用于在通常功能模式操作期间的数据路径输入D和在扫描使能信号SE控制下的诊断操作期间的扫描输入值SI之间选择。此外，时钟信号clk用于选通功能模式D信号或珍断信号SI信号以在时钟信号clk控制下到达主控级20的输入端。时钟信号clk供应至晶体管的栅极输入端，控制主控级20输入端的访问。为形成三态多路复用器18的晶体管的堆叠提供在数据信号电压级VDDdata处的电能，但是应用于主控级20输入端的晶体管的栅极电压是时钟信号电压VDDclk，其大于数据信号电压VDDdata。实际上这个差不会造成困难，因为更高的电压应用至栅极输入并相应地使这些栅极输入以下面的方式过驱动，其中涉及的晶体管或是全开或是全关，但是不会引起不恰当的行为或电压冲突。

在主控级20和从动级24内，转换器28位于数据路径上并在数据信号电压级VDDdata下驱动。每个这些级20、24内的时钟选通转换器26用于在时钟信号控制下提供反馈，例如取决于时钟信号值是打开还是关闭。

传输门22用于控制/调节自主控级20到从动级24的数据信号的传输。取决于时钟信号clk，这个传输门22在导通和非导通状态之间转换。

如在图5中示出的，源自时钟信号电源供应电压VDDclk的时钟信号以正向和反向两种形式。源自数据信号供应电压VDDdata的扫描使能信号SE以正向和反向形式提供给三态多路复用器18。

图5的电路形式是这样的，时钟信号仅施加于晶体管的栅极输入，用数据信号供应电压级VDDdata来操作晶体管以避免电压匹配困难。

如在图1中示出的，集成电路典型地包含如在图5中示出的数据信号捕捉和存储电路4的多个实例。设置在这些数据信号捕捉和存储电路4之间的数据路径上的组合逻辑电路6控制传输的数据信号值，这取决于从集成电路2内的不同点获得的数据信号的组合，这与本领域中的那些类似。保持时间缓冲电路16可设置在数据信号捕捉和存储电路4的输入端前以确保足够避免时间紊乱的最小保持时间。由于时钟信号在较高电压级下与时控电路一起操作，时钟信号和时控电路的性能有较少变化并且相应地可这样降低保持时间余量，其降低了对保持时间缓冲电路16的需要。保持时间缓冲电路16仍可存在，但是数量可降低并因此它们的相关费用也减少。减少对保持时间缓冲电路16的需求可更多地补偿需要分开时钟信号电源分配格栅12而增加的费用，以及补偿与在它们之间更高电压差的信号级间切换时钟信号相关的能量费用。

图6示意地示出了根据另一个实施例的数据信号捕捉和存储电路4。在这个实施例中，提供了数据保持能力。电路与图5的电路类似，增加了两个额外的VDD电源供应，即VDDG和VDDclkG。还提供了两个额外的VSS供应，即VSSG和VSSclkG。在保持模式操作期间，VDDdate电源供应电力降低，但是VDDclkG和VDDG电源供应维持高电力。这具有保持数据效应，当转换器28和选通转换器26保持高电力时数据通常保持在锁存器的从动部分内。实际上，图6中虚线围绕的电路部分保持电力而剩余的电路降低电力，结果改变了VDDdata。在整个能级上，图6的电路在其正常活动模式期间操作以有效处理沿着数据路径传输的数据信号，用如之前讨论的具有不同供应电压级的VDDdata信号和时钟信号clk。如果图6的电路从这个正常模式转换至保持模式，那么数据会保留在从动锁存器内。

将理解，在许多实际的实施例中，不是所有设置在集成电路内的数据捕捉和存储电路都需要有保持功能。当然，这些保持功能电路仅需要设置在集成电路内的选取位置以保持需要保持的信号值，而其他信号值在无任何困难重启处理模式的情况下可以丢失。在保持模式，数据信号值被保持但不被处理，也不在集成电路内沿着数据路径传输，相反地，它们仅静态地保持在部分电路内，如图6中示出的电路的从动部分内。

图7示出了又一个实施例的数据信号捕捉和存储电路4。再次地，这个也是基于图5的电路，但是对从动部分做了修改，现在是结合了气球电路。从动部分包含选通转换器40、传输门42、转换器44和晶体管堆叠46，其还作为选通转换器起作用。图7虚线内的电路部分由电源供应信号VDDG激励，电源供应信号VDDG在保持模式期间保持高电力。其他的电源供应信号，如VDDdata和VDDclk，在保持模式期间降低电力。在保持模式，关闭传输门42，转换器44和晶体管堆叠46作为反馈环来保持数据信号值。当不在保持模式时，那么打开传输门42，晶体管堆叠46在保持信号RET的作用下失去效力，而在选通转换器40和转换器44间产生反馈，以便在正常处理期间将数据信号值保持在从动部分。

相对于图6所提到的那样，当有效处理沿着数据路径传输的选通信号值时可操作图7的电路，用如之前讨论的不同的数据信号电压振幅和不同的时钟信号电压振幅。当在保持模式时，数据信号不沿着数据路径传输，而是保持在电路的气球锁存器部分，这样维持在保持模式的至少部分电路内没有有效处理发生。

将理解，在一些集成电路中，可设置多个电压区域并且一些区域内的电路可维持在保持模式，没有有效处理发生，数据信号也不沿着数据路径传输，而同时在其他区域，电路可不在保持模式，并可替代为用之前描述的不同数据信号和时钟信号电压有效处理数据，这是可能的。

虽然本文结合附图已经详细地描述了本发明的说明性实施例，但要理解，本发明并不限于那些具体实施例，并且在不脱离如随附权利要求书定义的本发明范围和精神的情况下，本领域技术人员可实现其各种改变和修改。

Claims (20)

1.一种集成电路，包含：

数据处理电路，配置成处理沿着数据处理电路内的数据路径传输的数据信号；

时控电路，耦合至数据处理电路并配置成在时钟信号控制下调节沿着数据路径的数据信号的传输；

数据电源供应电路，耦合至数据处理电路并配置成向数据处理电路提供电力；以及

时钟电源供应电路，耦合至时控电路并配置成向时控电路提供电力；

其中数据电源供应电路和时钟电源供应电路被配置成使得至少当数据处理电路正有效处理沿着数据路径传输的数据信号时所述数据信号具有数据信号电压振幅并且所述时钟信号具有不同于数据信号电压振幅的时钟信号电压振幅。

2.如权利要求1中所述的集成电路，其中所述数据信号具有在接地电压级和数据供应电压级之间变化的电压，并且所述时钟信号具有在接地电压级和时钟供应电压级之间变化的电压。

3.如权利要求1中所述的集成电路，其中时钟信号电压振幅大于数据信号电压振幅。

4.如权利要求1中所述的集成电路，其中数据供应电压级和接地电压级之间的差小于时钟供应电压级和接地电压级之间的差。

5.如权利要求1中所述的集成电路，其中数据电源供应电路与时钟电源供应电路是分开的。

6.如权利要求5中所述的集成电路，其中

数据电源供应电路包含延伸穿过集成电路的数据电网；以及

时钟电源供应电路包含与数据电网分开的并延伸穿过集成电路的时钟电网。

7.如权利要求1中所述的集成电路，其中

数据电源供应电路设置成在具有不同相关数据信号电压振幅的多个模式下操作；以及

时钟电源供应电路设置成在具有不同相关时钟信号电压振幅的多个模式下操作。

8.如权利要求7中所述的集成电路，其中数据信号电压振幅和时钟信号电压振幅之间的差随着数据信号电压振幅的改变而改变。

9.如权利要求8中所述的集成电路，其中所述差符合下列之一：

(i)随着数据信号电压振幅增加而单调增加；

(ii)随着数据信号电压振幅增加而单调减小；以及

(ii)随着数据信号电压振幅增加而非单调地改变。

10.如权利要求1中所述的集成电路，其中数据路径在多个数据信号值捕捉和存储电路之间延伸，并且多个数据值捕捉和存储电路由时钟信号控制以彼此同步操作。

11.如权利要求10中所述的集成电路，其中多个数据信号值捕捉和存储电路中的每一个包含具有各自栅极输入的多个晶体管，并且时钟信号供应给栅极输入。

12.如权利要求11中所述的集成电路，其中栅极输入是以下一个或多个的部分：

(i)传输门；

(ii)三态多路复用器；

(iii)时钟选通转换器；以及

(iv)转换器。

13.如权利要求11中所述的集成电路，其中在多个数据信号值捕捉和存储电路内，时钟信号仅供应给栅极输入。

14.如权利要求10中所述的集成电路，其中多个数据信号捕捉和存储电路包含多个主从锁存器电路。

15.如权利要求10中所述的集成电路，包含一个或多个组合逻辑电路，设置在多个数据信号捕捉和存储电路之间的数据路径内，并且配置成依赖于一个或多个其他的数据信号来控制数据信号的值。

16.如权利要求15中所述的集成电路，包含一个或多个保持时间缓冲电路，设置在数据路径内，并配置成在没有依赖任何其他数据信号的数据信号的值的情况下增加数据信号沿着数据路径的传输时间。

17.如权利要求1中所述的集成电路，其中时钟信号电压振幅不同于数据信号电压振幅，以便在依赖于下面的一个或多个操作数据处理电路和时控电路时产生不同的变化度：

(i)制造工艺变化；

(ii)操作电压级变化；以及

(iii)操作温度变化。

18.如权利要求17中所述的集成电路，其中时控电路中的变化度小于数据处理电路中的变化度。

19.一种集成电路，包含：

数据处理装置，用于处理沿着数据处理装置内的数据路径传输的数据信号；

时控装置，耦合至数据处理装置，用于在时钟信号的控制下调节沿着数据路径的数据信号的传输；

数据电源供应装置，耦合至数据处理装置，用于向数据处理装置提供电力；以及

时钟电源供应装置，耦合至时控装置，用于向时控装置提供电力；

其中数据电源供应装置和时钟电源供应装置操作以使得至少当数据处理装置正有效处理沿着数据路径传输的数据信号时数据信号具有数据信号电压振幅并且时钟信号具有不同于数据信号电压振幅的时钟信号电压振幅。

20.一种操作集成电路的方法，包含步骤：

处理沿着数据处理电路内的数据路径传输的数据信号；

用在时钟信号的控制下操作的时控电路来调节沿着数据路径的数据信号的传输；

向数据处理电路提供电力；以及

向时控电路提供电力；

其中向数据处理电路提供电力的步骤和向时钟电路提供电力的步骤使得至少当有效处理沿着数据路径传输的数据信号时数据信号具有数据信号电压振幅并且时钟信号具有不同于数据信号电压振幅的时钟信号电压振幅。