CN105487596A - 使用体偏置的定时控制 - Google Patents

使用体偏置的定时控制 Download PDF

Info

Publication number
CN105487596A
CN105487596A CN201510631519.4A CN201510631519A CN105487596A CN 105487596 A CN105487596 A CN 105487596A CN 201510631519 A CN201510631519 A CN 201510631519A CN 105487596 A CN105487596 A CN 105487596A
Authority
CN
China
Prior art keywords
circuit
semiconductor body
bias
biased
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510631519.4A
Other languages
English (en)
Other versions
CN105487596B (zh
Inventor
维巴胡·夏尔马
阿杰伊·卡谱
拉尔夫·马尔察恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN105487596A publication Critical patent/CN105487596A/zh
Application granted granted Critical
Publication of CN105487596B publication Critical patent/CN105487596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159Applications of delay lines not covered by the preceding subgroups
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本公开的方面涉及操作基于时间的电路。如结合一个或多个实施例可实现的,一种装置和/或方法涉及检测在相应的时钟域中操作的电路的定时特性,每个电路包括由至少一个时钟信号路径经过的半导体体区。以相应偏置电平来偏置相应半导体体区,该相应偏置电平基于所检测到的经过正被偏置的半导体体区的时钟信号路径的定时特性。

Description

使用体偏置的定时控制
技术领域
各种实施例的方面涉及基于定时的电路和以及其实现方式,具体方面涉及使用体偏置来控制定时。
背景技术
许多电路依靠定时特性来恰当地处理信号。各种这样的电路采用一个或多个时钟电路和相应的定时路径,它们的同步对于电路的恰当操作可以是重要的。例如,许多片上系统设计针对定时闭合(disclosure)使用基于设计困境(designcorner)的方法,在该基于设计困境的方法中,通过考虑到可能的定时问题(例如定时延迟)来实施处理。
在一些定时应用中,产品在最坏情况困境(可以涉及慢过程、高温和供电电压的改变(例如,VDD-10%))下被设计用于停止(signoff)并且不允许定时误差。考虑到目标定时路径余量(slack)(例如,定时中用于容纳误差的偏移)可能涉及相当大的电力和性能开销。此外,这些方法可能需要适应最坏情况的条件并且可能在许多操作条件下是不必要的。因此,各种定时应用涉及与制造成本有关的不希望的高电力和费用。
对于各种应用,这些问题和其他问题对电路定时方案提出了挑战。
发明内容
各种示例性实施例涉及定时电路以及其实现方式,它们可以被实现以解决如上所述的一个或多个挑战。
根据一个示例性实施例,一种装置包括在相应的时钟域中操作的多个电路,每个电路包括由至少一个时钟信号路径经过的半导体体区。时钟电路针对每个时钟域产生并提供相应的时钟信号。该装置还包括定时传感器,其中在每个时钟域中的电路中的一个或多个电路各自具有检测所述至少一个时钟信号路径的定时特性的定时传感器。多个局部偏置电路偏置每个时钟域中的电路中的至少一个电路中的相应半导体体区。以这种方式,可以(例如)在半导体体区之间调节一定量的控制差别偏置(controldifferentialbias)。每个局部偏置电路耦合到半导体体区中的一个半导体体区并且以偏置电平来偏置该半导体体区,偏置电压基于所检测到的经过该半导体体区的至少一个时钟信号路径的定时特性。另一个实施例涉及如下一种方法。针对在相应的时钟域中操作的多个电路(其中每个电路包括由至少一个时钟信号路径经过的半导体体区),针对每个时钟域产生并提供相应的时钟信号。使用针对每个时钟信号路径的定时传感器,针对每个时钟域中的电路中的至少一个电路中的时钟信号路径检测定时特性。使用耦合到体区的局部偏置电路,以偏置电平来偏置半导体体区中的每一个半导体体区,该偏置电平基于检测到的经过半导体体区的至少一个时钟信号路径的定时特性(例如,如上所述)。
另一个实施例涉及一种具有传感器电路和偏置电路的装置。传感器电路检测在相应的时钟域中操作的电路的定时特性,每个电路包括由至少一个时钟信号路径经过的半导体体区。偏置电路以相应偏置电平来偏置相应的半导体体区,该相应偏置电压基于所检测到的经过正被偏置的半导体体区的时钟信号路径的定时特性。在此背景下,可通过独一的偏置电平分别偏置每个体区(如果需要的话),以控制电路的定时特性。在一些实施例中,偏置电路因此独立于施加到其他半导体体区中的每一个半导体体区的偏置来偏置每个半导体体区。
附图说明
上面的讨论/概述并非意图描述本公开的每个实施例或每种实现方式。例如,可以控制不同的体区之间的差别偏置,而不是对个别体区的绝对偏置等。下面的附图和详细描述也将举例说明各种实施例。
在结合附图考虑了下面的详细描述之后可以更全面地理解各种示例性实施例,附图中:
图1示出了根据另一个示例性实施例的时钟树分配网络;
图2示出了根据另一个示例性实施例的涉及针对不同时钟域的偏置电压的动态调整的装置和方法;
图3示出了根据另一个示例性实施例的定时电路;
图4示出了根据一个或多个实施例的表示对时钟路径延迟的反向体偏置施加和电力消耗的相应图解。
具体实施方式
虽然本文讨论的各种实施例适合于修改和替代形式,但是其各方案已经在附图中通过举例的方式示出并且将予以详细描述。然而应当理解,意图并不是将本发明限制于所描述的特定实施例。相反,意图是覆盖归属于包括权利要求书中所定义的方案的在本公开范围之内的所有修改、等同物和替代物。另外,用于整个本申请中的术语“示例”仅是作为说明,而非限制。
据信,本公开的方案适用于涉及定时控制的各种不同类型的装置、系统和方法。虽然不一定如此限制,但是可以通过使用该上下文对实例的讨论来理解各个方案。
各种示例性实施例涉及定时电路和相关方法,在该相关方法中,在电子设备中的相应定时路径内对不同的体区施加相应的偏置,以实现对定时方案(例如,定时闭合(timingclosure)和延迟)的控制(例如,涉及定时余量)。可以个别地或有差别地向不同的定时路径或所有定时路径的子集施加偏置,并且这些偏置用于促进对每个路径(或路径的聚集)内的定时的控制。可以在电路的一个或多个部分中使用传感器来检测定时特性,可以使用这些定时特性来施加偏置以解决定时误差。例如,可以使用多个定时传感器来跟踪影响定时的各种操作条件的影响,并且可以分别施加偏置来解决在这方面的定时问题。可以使用这些方法适应各种电路的定时需要,同时这通过促进所期望快速操作和电力节省的方式来进行,从而可以解决问题,包括在上面的背景中讨论的那些问题。
在各种实现方式中,基于影响定时方案的电路的特性来动态控制定时控制。通过根据针对每个路径所期望的控制来偏置该路径,可以在个别定时路径上进行这种定时控制。在这方面,可以使定时控制适应电路的具体定时需要。
通过多种方式对体偏置值进行控制。在一些实现方式中,根据操作条件的一个或多个要求来调整所施加的偏置。这种要求可以涉及温度、阈值栅极电压中的偏移、供电电压的波动以及老化效应(可以涉及例如负偏置温度不稳定性(NBTI)和电子迁移等项目)中的一个或多个。
在各种实施例中,针对不同时钟域提供并且从针对电路的局部体偏置产生器获得一组固定体偏置值。电路包括相应的时钟,每个时钟具有所施加偏置的对应值,针对被视为是重要或关键路径的针对时钟的时钟域的定时路径,该所施加偏置的对应值用于实现所设定的定时余量(例如,零定时余量)。在一些实现方式中,在整个电路中施加全局体偏置,其中除了全局体偏置还施加个别体偏置以微调施加到电路中的特定体区的偏置。每个局部体偏置产生器可以(例如)包括基于编程输入来设定所施加的偏置的可编程产生器。
在一些实现方式中,使用静态定时分析来识别产生故障或麻烦的定时路径以及可能被视为重要或关键的定时路径。对于这些定时路径,对在时钟路径上施加的体偏置进行仿真,以确定最佳偏置值。可以将这个最佳偏置值用作每个相应路径的基础,其中对偏置进行修改以满足不断改变的条件,以便保持期望的定时特性。
在一个特定实施例中,施加反向体偏置,以实现经由发射时钟传送并且以捕获时钟接收的信号的零最坏情况负余量,其中余量被定义为:
Slack=Tdelay,C.C-[Tdelay,L.C+Tdelay,PATH+TsetUp],
其中
Tdelay,C,C-针对捕获时钟的传播延迟。
Tdelay,L,C-针对发射时钟的传播延迟。
Tdelay,PATH-组合路径延迟
TsetUp-用于捕获信号的捕获触发器的设置时间要求。
Slack-针对定时闭合的定时余量,其最小目标值是零。
至于关于定时电路的一般信息和关于可以通过其来实现本文的一个或多个实施例的定时应用和偏置方法的具体信息,可以参考美国专利No.8,112,734B2(Mbouombouo等人)和美国专利No.7,015,741B2(Tschanz等人),这两者通过引用的方式完全并入本文。
根据另一个实施例,一种装置包括在不同的时钟域中操作的相应电路。每个电路包括半导体体区,一个或多个时钟信号路径根据针对每个时钟域提供相应时钟信号的时钟电路经过该半导体体区。相应的定时传感器检测经由每个时钟域中的电路之一(例如,每个域一个或多个定时传感器)的时钟信号路径的定时特性。局部偏置电路耦合到针对每个时钟域的电路中的一个电路中的半导体体区(例如,与数据路径的阱区(wellregion)分离的阱区)中的一个半导体体区。每个局部偏置电路可操作,以响应于检测到的经过半导体体区的至少一个时钟信号路径的定时特性,对半导体体区进行偏置。
以多种方式施加偏置,并且因此可以基于每个半导体体区的定时特性来调整电平,使时钟路径控制适应每个时钟域的需要。偏置电平可以(例如)基于偏置电路的编程操作参数、温度、电路中的至少一个电路的阈值电压电平的偏移、供电电压的波动、电子迁移和老化效应(涉及负偏置温度不稳定性)中的一个或多个。
在一些实施例中,每个定时传感器检测指定时钟信号路径中的定时延迟。每个局部偏置电路基于所检测到的定时延迟的变化动态地调整所施加的偏置的量。这可以独立于由其他局部偏置电路施加的偏置来进行。偏置可以例如涉及反向体偏置,反向体偏置可以被实现以增加半导体体区的传播延迟。
在一些实施例中,局部偏置电路中一个或多个产生预定偏置,所示预定偏置针对局部偏置电路所驻留的定时域内的所选择定时路径提供零定时余量。这个预定偏置可以例如与用于电路的操作的最佳偏置相关。局部偏置电路基于针对(例如,正被偏置的电路或内部的其他电路的)时钟域的所检测到的定时特性,相对于预定偏置电平修改其分别施加的偏置电平。在此背景下,可以如以上所讨论实现零定时余量,零定时余量可以对应于在其期间信号在所选择定时路径上行进的预定时间。
在某些实施例中,如上所述的装置包括以预定义电平来偏置半导体体区中的多个(或全部)半导体体区的全局偏置电路。每个局部偏置电路与全局偏置电路一起操作,以共同偏置局部偏置电路所耦合到的半导体体区。
以多种方式实现定时传感器,以适应特定的应用。定时传感器可以(例如)跟踪与定时误差相对应的定时的动态变化的影响,并且通过调整偏置来抵消定时误差。在某些实施例中,一个或多个定时传感器通过检测特定电路节点处的数据状态并且将其与该节点打算提供的已知数据状态进行比较来检测误差。
在一些实施例中,针对时钟域中的一个时钟域提供至少两个定时传感器,其中这两个传感器用于感测时钟域的特性,这些特性被用来控制所施加的偏置。在一些实现方式中,在时钟路径的不同部分处使用两个类似的传感器。在其他实现方式中,使用两种不同类型的传感器(例如,温度和定时)来提供偏置调整可基于的不同特性。在进一步的实现方式中,在装置的不同部分中使用传感器,以提供针对具体定时路径的定时指示,其中可以在定时路径外部采用一个或多个传感器。
在一个更特定的实施例中,定时传感器中的一个或多个定时传感器包括复制品定时路径。复制品定时路径复制对时钟域中的一个时钟域中的时钟信号路径进行表示的电路中的一个电路。该一个或多个定时传感器基于复制品定时路径的定时特性检测至少一个时钟信号路径的定时特性。使用这种方法,可以使用复制品路径来检测定时问题,同时向正被复制的路径施加偏置。
各种实施例涉及可以根据本文所讨论的一个或多个方案实现的方法,如本文所描述和/或附图中所示出的各种基于装置的实施例。在一个这样的实施例中,针对多个电路中的一个或多个电路所操作于的每个相应时钟域产生并提供相应的时钟信号。每个电路包括至少一个时钟信号路径经由其经过的半导体体区,其中,使用针对每个时钟信号路径的定时传感器检测该至少一个时钟信号路径的定时特性。使用局部偏置电路以基于所检测到的经过半导体体区的至少一个时钟信号路径的定时特性的电平来偏置每个半导体体区。定时特性可以(例如)涉及正在监视(或根据应用使用情况,预定)的时钟信号路径中的定时延迟,其中在操作期间动态或静态调整施加到体对应区的偏置的量。其他定时特性可以涉及电路的操作中的温度相关波动、电路的阈值电压电平的偏移、到电路的供电电压的波动、电路中的电子迁移和老化效应(涉及负偏置温度不稳定性)中的一个或多个。偏置调整可以基于所检测到的定时延迟的变化,并且独立于或取决于施加到其他半导体体区的偏置。
实现各种偏置方法,以适应特定实施例。在一些实施例中,半导体体区彼此独立地使用不同的局部偏置电路。因此可以基于所检测到的专用于经过正被偏置的半导体体区的时钟信号路径的定时特性来偏置每个半导体体区。在某些实施例中,在被施加体偏置的电路上传递信号,并且可以发现针对电路中的至少一个电路提供所选择的定时特性的最佳偏置值。可以将这个最佳偏置值应用于电路中的至少一个电路中的半导体体区,并且对这个最佳偏置值进行调整以适应操作特性的进一步变化。在其他实施例中,以预定义电平对设备中的所有半导体体区进行所检测到的,其中通过施加到每个半导体体区的全局偏置和局部偏置两者来共同偏置该每个半导体体区。
现在转到附图,图1示出了根据另一个示例性实施例的装置100。装置100包括多个时钟域(其中通过举例的方式示出相应的域110(A)、120(B)和130(C))以及适用于部分或全部时钟域的全局时钟域140。时钟电路150(例如,所述的时钟分频器)向每个时钟域提供相应的时钟信号,如图所示,并且可选地包括全局偏置电路160以如图所示经由时钟域140向装置施加全局体偏置。
每个时钟域具有定时传感器(112/222/232)和局部偏置电路(214/224/234),它们分别检测域的定时特性并且基于所感测的定时特性施加局部体偏置(例如,如在本文的一个或多个实施例中所表现的)。在一些实现方式中,通过时钟电路150来实现局部偏置电路。
因此,可以相对于施加到其他时钟域的偏置独立地设计施加到时钟域110、120和130中的每一个时钟域的偏置。这样的方法可以解决可涉及阈值电压失配、电压源的改变(例如,由于组合路径的供电线路上的IR降)、老化效应等等的定时问题,这些定时问题可以导致组合输出的数据输出在时钟的上升沿之后到达。因此,通过借助根据定时波动的严重程度被调整的反向体偏置电压的施加增加捕获时钟的传播延迟,该方法可以将零或正最坏情况定时余量偏移减轻成负值。
图2示出了根据另一个示例性实施例的装置200和涉及针对不同的时钟域的偏置电压动态调整的方法。可以针对时钟域210、220和230以与图1中所示的方式类似的方式实现装置200,所述时钟域210、220和230中的每一个时钟域是经由在时钟分频器电路250中实现的可编程偏置产生器(PBG)来控制的。每个域具有定时传感器212、222和232,如图所示。通过举例的方式,可编程偏置电路214以嵌入的方式被示出,用于向时钟域210提供局部偏置电压。每个定时传感器响应于检测到不利地影响相应时钟域的操作的定时特性(例如本文所描述)(例如,通过检测错误数据、超过阈值温度或其他特性)而产生警告信号“Wrn”。可编程偏置电路通过产生局部偏置(例如本文所讨论)来对相应的警告信号作出响应,以解决定时特性。
图3示出了根据另一个示例性实施例的定时电路300。电路300包括复制品组合路径305(在设计上类似于特定时钟域的数据路径),所述复制品组合路径305具有触发器310、锁存器320(对在322处延迟的时钟信号上的输入数据进行采样)和XOR门330。如果触发器310采样正确的数据,则XOR门的输出将该数据与RDFF/锁存器320的输出进行比较并且输出为低。如果来自复制品组合逻辑电路305的数据到达晚了,则触发器310采样不正确的数据(其由XOR门330与RDFF/锁存器(它是通过取裕度设计的,以确保正确数据采样)的输出进行比较),并且标记警告信号以指示比较失败。
图4示出了根据一个或多个实施例的表示对时钟路径延迟的反向体偏置施加和电力消耗的相应条形图401和402。可以将定时传感器放置在预先选择的定时路径(例如,关键路径)上的经分割时钟域中。当检测到警告信号(例如,如图3中所示)时,经由局部/可编程偏置产生器调整对应时钟域的偏置电压。在此背景下,图表401示出了针对所施加的反向体偏置的标准化时钟路径延迟,并且图表402示出了针对相应的反向体偏置捕获时钟信号的电力消耗(与标准化时钟路径电流相关)。因此,作为说明性实施例,施加0.5V的反向体偏置电压导致延迟增加31%。对于具有1ns的传播延迟的捕获时钟,施加0.5V的反向体偏置可以解决310ps的定时余量并且实现平均电力消耗减少52%。这样的方法可能(例如)和可以用公称工艺困境实现(如以上所讨论)的捕获时钟的时钟树路径有关,其中供电电压(VDD)为1.1V,温度为27℃。
可以实现各种块、模块或其他电路以实施本文所描述和/或附图中所示出的操作和活动中的一个或多个。在这些背景下,“块”(有时也被称为“逻辑电路”或“模块”)是实施这些或相关操作/活动中的一个或多个的电路(例如,偏置电路或定时传感器)。例如,在某些以上讨论的实施例中,一个或多个模块是被配置和布置以实现这些操作/活动的分立逻辑电路或可编程逻辑电路,如在图1中所示的电路模块中。在某些实施例中,这样的可编程电路是被编程为执行指令(和/或配置数据)集(或多个)的一个或多个计算机电路。指令(和/或配置数据)可以是存储在存储器(电路)中并且可从存储器(电路)访问的固件或者软件的形式。作为实例,第一模块和第二模块包括基于CPU硬件的电路与固件形式的指令集的组合,其中第一模块包括第一CPU硬件电路与一个指令集,并且第二模块包括第二CPU硬件电路与另一个指令集。
某些实施例涉及一种计算机程序产品(例如,非易失性存储器设备),所述计算机程序产品包括其上存储有可由计算机(或其他电子设备)执行以执行这些操作/活动的指令的机器或计算机可读介质。
基于以上的讨论和说明,本领域的技术人员将容易地认识到可以对各种实施例进行各种修改和改变,而不严格按照本文说明和描述的示例性实施例和应用。
例如,可以使用不同的定时特性来设定适当的偏置,并且可以施加不同电平的偏置来实现特定的结果。这种修改不脱离本发明的各个方案(包括权利要求书中阐述的方案)的真正精神和范围。

Claims (20)

1.一种装置,包括:
多个电路,所述多个电路在相应的时钟域中操作,每个电路包括由至少一个时钟信号路径经过的半导体体区;
时钟电路,所述时钟电路被配置和布置为针对每个时钟域产生并提供相应的时钟信号;
多个定时传感器,针对每个时钟域中所述电路中的至少一个电路,所述多个定时传感器包括被配置和布置为检测所述至少一个时钟信号路径的定时特性的定时传感器;以及
多个局部偏置电路,针对每个时钟域中所述电路中的至少一个电路中的所述半导体体区,所述多个局部偏置电路包括耦合到所述半导体体区并且被配置和布置为以偏置电平来偏置所述半导体体区的偏置电路,所述偏置电平基于所检测到的经过所述半导体体区的所述至少一个时钟信号路径的定时特性。
2.根据权利要求1所述的装置,其中
每个定时传感器被配置和布置为通过检测指定时钟信号路径中的定时延迟来检测所述定时特性,以及
每个局部偏置电路被配置和布置为基于所检测到的定时延迟的变化并且独立于由其他局部偏置电路施加的偏置在所述多个电路的操作期间动态调整偏置的量。
3.根据权利要求1所述的装置,还包括:被配置和布置为以预定义电平偏置所有所述半导体体区的全局偏置电路,其中,与所述全局偏置电路一起配置和布置每个局部偏置电路,以共同偏置与所述局部偏置电路耦合的所述半导体体区。
4.根据权利要求1所述的装置,其中,所述局部偏置电路中的每一个局部偏置电路被配置和布置为提供预定偏置电平,所述预定偏置电平针对所述局部偏置电路所驻留的定时域内所选择的定时路径提供零定时余量,并且所述局部偏置电路中的每一个局部偏置电路被配置和布置为基于所检测到的定时特性来相对于所述预定偏置电平修改所述偏置电平,所述零定时余量对应于在其期间信号在所选择的定时路径上行进的预定时间。
5.根据权利要求1所述的装置,其中,所述局部偏置电路中的至少一个局部偏置电路被配置和布置为以基于以下至少一项的偏置电平来偏置所述半导体体区:所述偏置电路的编程操作参数、所述装置的温度、所述电路中的至少一个电路的阈值电压电平的偏移、供电电压的波动、电子迁移和涉及负偏置温度不稳定性的老化效应。
6.根据权利要求1所述的装置,其中,所述多个定时传感器包括针对所述时钟域中的至少一个时钟域的至少两个传感器,并且其中,所述时钟域中的所述至少一个时钟域中的所述局部偏置电路中的一个局部偏置电路被配置和布置为基于由所述至少两个传感器感测到的定时特性来提供所述偏置。
7.根据权利要求1所述的装置,其中,所述多个定时传感器被配置和布置为跟踪对应于定时误差的定时的动态变化的影响,并且被配置和布置为通过调整所述偏置来抵消所述定时误差。
8.根据权利要求1所述的装置,其中,针对所述时钟信号路径的所述半导体体区包括与所述装置中的数据路径的阱区分离的阱区。
9.根据权利要求1所述的装置,其中,所述偏置电路中的至少一个偏置电路被配置和布置为通过向偏置区施加反向体偏置来增加所述电路中的所述至少一个电路中的所述半导体体区的传播延迟。
10.根据权利要求1所述的装置,其中,所述定时传感器中的至少一个定时传感器被配置和布置为:通过检测所述至少一个时钟信号路径上的节点处的数据状态来检测定时特性,并且通过将检测到的数据状态与所述时钟信号路径被设计提供的已知数据状态进行比较来检测定时误差。
11.根据权利要求1所述的装置,其中,所述定时传感器中的至少一个定时传感器被配置和布置为通过检测所述装置中与被施加偏置的特定时钟信号路径分离的电路的特性来检测定时特性,并且所述局部偏置电路中耦合到所述特定时钟信号路径的一个局部偏置电路基于所述分离的电路的特性向所述时钟信号路径施加偏置。
12.根据权利要求1所述的装置,其中,所述定时传感器中的至少一个定时传感器包括复制所述电路中对所述时钟域中的一个时钟域中的所述至少一个时钟信号路径进行表示的一个电路的复制品定时路径,并且被配置和布置为基于所述复制品定时路径的定时特性来检测所述至少一个时钟信号路径的定时特性。
13.一种方法,包括:
对于在相应的时钟域中操作的多个电路,针对每个时钟域产生并提供相应的时钟信号,其中,每个电路包括由至少一个时钟信号路径经过的半导体体区;
使用针对每个时钟信号路径的定时传感器检测每个时钟域中的所述电路中的至少一个电路中所述至少一个时钟信号路径的定时特性;以及
针对所述半导体体区中的每一个半导体体区,通过局部偏置电路以偏置电平来偏置所述半导体体区,所述偏置电平基于所检测到的经过所述半导体体区的所述至少一个时钟信号路径的定时特性。
14.根据权利要求13所述的方法,其中,偏置所述半导体体区包括:独立于使用不同的局部偏置电路施加到所述半导体体区中的另一个半导体体区的偏置,对所述半导体体区中的一个半导体体区进行偏置,每个半导体体区是基于所检测到的专用于经过正被偏置的半导体体区的所述时钟信号路径的定时特性而偏置的。
15.根据权利要求13所述的方法,还包括:
在所述电路中的所述至少一个电路中的半导体体区被施加了体偏置的情况下在所述电路中的所述至少一个电路上传递信号,以及由此确定针对所述电路中的所述至少一个电路提供所选择的定时特性的最佳偏置值,并且
其中,检测所述电路中的所述至少一个电路的所述定时特性包括:将所述最佳偏置值应用于所述电路中的所述至少一个电路中的所述半导体体区。
16.根据权利要求13所述的方法,其中
检测定时特性包括检测每个时钟信号路径中的定时延迟,以及
偏置每个半导体体区包括:基于所检测到的定时延迟的变化并且独立于施加到其他半导体体区的偏置,在所述多个电路的操作期间动态调整施加到所述体区的偏置的量。
17.根据权利要求13所述的方法,还包括:通过全局偏置电路以预定义电平对所有半导体体区进行全局偏置,其中,偏置每个半导体体区包括:通过所述全局偏置和经由所述局部偏置电路在每个半导体体区中施加的偏置来共同偏置每个半导体体区。
18.根据权利要求13所述的方法,其中,偏置每个半导体体区包括:基于所述时钟信号路径中的包括所述半导体体区在内的所述电路的特性来偏置所述半导体体区,所述特性包括以下至少一个:温度、阈值电压电平的偏移、供电电压的波动、电子迁移和涉及负偏置温度不稳定性的老化效应。
19.一种装置,包括:
传感器电路,所述传感器电路被配置和布置为检测在相应的时钟域中操作的电路的定时特性,每个电路包括由至少一个时钟信号路径经过的半导体体区;以及
偏置电路,所述偏置电路被配置和布置为以相应偏置电平来偏置相应的所述半导体体区,所述相应偏置电平基于所检测到的经过正被偏置的所述半导体体区的所述时钟信号路径的定时特性。
20.根据权利要求19所述的装置,其中,所述偏置电路被配置和布置为:独立于施加到其他半导体体区中的每一个半导体体区的偏置来偏置每个半导体体区。
CN201510631519.4A 2014-10-02 2015-09-29 使用体偏置的定时装置及其偏置方法 Active CN105487596B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/504,789 US9417657B2 (en) 2014-10-02 2014-10-02 Timing control with body-bias
US14/504,789 2014-10-02

Publications (2)

Publication Number Publication Date
CN105487596A true CN105487596A (zh) 2016-04-13
CN105487596B CN105487596B (zh) 2019-03-08

Family

ID=54199545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510631519.4A Active CN105487596B (zh) 2014-10-02 2015-09-29 使用体偏置的定时装置及其偏置方法

Country Status (3)

Country Link
US (1) US9417657B2 (zh)
EP (1) EP3012976B1 (zh)
CN (1) CN105487596B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108075754A (zh) * 2016-11-07 2018-05-25 意法半导体(克洛尔2)公司 用于集成电路本体偏置的方法和电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3114188B1 (fr) * 2020-09-11 2024-01-12 Dolphin Design Polarisation adaptative de substrat utilisant des détecteurs de marge

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336752B2 (en) * 2002-12-31 2008-02-26 Mosaid Technologies Inc. Wide frequency range delay locked loop
US20040221211A1 (en) 2003-04-30 2004-11-04 Chen Thomas W. Individually adjustable back-bias technique
US7015741B2 (en) 2003-12-23 2006-03-21 Intel Corporation Adaptive body bias for clock skew compensation
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US8112734B2 (en) 2008-09-29 2012-02-07 Lsi Corporation Optimization with adaptive body biasing
US8723592B2 (en) * 2011-08-12 2014-05-13 Nxp B.V. Adjustable body bias circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108075754A (zh) * 2016-11-07 2018-05-25 意法半导体(克洛尔2)公司 用于集成电路本体偏置的方法和电路
CN108075754B (zh) * 2016-11-07 2021-09-14 意法半导体(克洛尔2)公司 用于集成电路本体偏置的方法和电路

Also Published As

Publication number Publication date
CN105487596B (zh) 2019-03-08
US20160098062A1 (en) 2016-04-07
EP3012976A2 (en) 2016-04-27
EP3012976B1 (en) 2019-01-30
US9417657B2 (en) 2016-08-16
EP3012976A3 (en) 2016-08-03

Similar Documents

Publication Publication Date Title
US20210082534A1 (en) Methods for memory interface calibration
US10614184B2 (en) Semiconductor process and performance sensor
US7348827B2 (en) Apparatus and methods for adjusting performance of programmable logic devices
US7864625B2 (en) Optimizing SRAM performance over extended voltage or process range using self-timed calibration of local clock generator
US7459958B2 (en) Circuits to reduce threshold voltage tolerance and skew in multi-threshold voltage applications
US9401189B1 (en) Methods and apparatus for performing runtime data eye monitoring and continuous data strobe calibration
EP1776759A2 (en) Apparatus and methods for adjusting performance of integrated circuits
US9160336B2 (en) System and method for critical path replication
US9425795B2 (en) Circuit and method for detection and compensation of transistor mismatch
US10623174B1 (en) Low latency data transfer technique for mesochronous divided clocks
US9767888B1 (en) Methods and devices for high-sensitivity memory interface receiver
CN101006411A (zh) 用于调整性能的闭环控制
US10103718B1 (en) Recalibration of source synchronous systems
US20170063363A1 (en) Comparator, electronic circuit, and method of controlling comparator
EP2765474A1 (en) Clock buffer
CN105487596A (zh) 使用体偏置的定时控制
EP2221961A1 (en) Method for digital programmable optimization of mixed-signal circuits
TWI502606B (zh) 延遲線
CN109076036B (zh) 一种用于传输数据的方法及系统
US6806752B2 (en) Method and logic/memory module for correcting the duty cycle of at least one control/reference signal
US9645623B2 (en) Semiconductor integrated circuit and method of controlling power supply
CN111047033B (zh) 一种面向宽电压的在线时序检错纠错电路
US11307244B2 (en) Adaptive voltage scaling methods and systems therefor
US10193555B1 (en) Methods and devices for a memory interface receiver
KR100937941B1 (ko) 반도체 메모리 장치의 지연고정루프

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant