CN105191135B

CN105191135B - 栅极驱动电路

Info

Publication number: CN105191135B
Application number: CN201480026600.3A
Authority: CN
Inventors: 赤羽正志
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2013-06-14
Filing date: 2014-05-27
Publication date: 2018-01-02
Anticipated expiration: 2034-05-27
Also published as: EP3010152A4; CN105191135A; WO2014199818A1; US9525414B2; EP3010152B1; US20160072503A1; EP3010152A1; JP6183458B2; JPWO2014199818A1

Abstract

具备：向开关元件的栅极供给恒定电流而对该开关元件进行导通驱动的输出晶体管；由P沟道MOS‑FET和n沟道MOS‑FET构成，且接收栅极控制信号对上述输出晶体管进行导通、关断驱动的CMOS结构的前置驱动器；控制恒流用晶体管的栅极电压而使流经该恒流用晶体管的电流恒定的基准电流源；以及将上述恒流用晶体管的栅极电压作为上述前置驱动器的动作基准电压而施加的缓冲放大器。

Description

栅极驱动电路

技术领域

本发明涉及一种能够使对开关元件进行导通、关断驱动的输出晶体管的输出电流与温度、电源电压的变动无关地保持恒定的栅极驱动电路。

背景技术

对电力变换器中的IGBT、MOS-FET等的开关元件进行导通、关断驱动的栅极驱动电路例如由图6所示构成。在图6中，Q1、Q2是由形成了半桥电路的MOS-FET构成的开关元件，1是对高压侧的开关元件Q1进行导通、关断驱动的栅极驱动电路。应予说明，对低压侧的开关元件Q2进行导通、关断驱动的栅极驱动电路2与上述栅极驱动电路1是相同的构成。因此，这里对驱动高压侧的开关元件Q1的栅极驱动电路1进行说明。

上述栅极驱动电路1具备由p沟道型MOS-FET构成且向上述开关元件Q1的栅极供给恒定电流并对该开关元件Q1进行导通、关断驱动的输出晶体管PM2。另外，上述栅极驱动电路1具备由与上述输出晶体管PM2图腾柱连接的n沟道型MOS-FET构成且与上述输出晶体管PM2互补地导通、关断控制的输出晶体管NM2。

并且，上述栅极驱动电路1具备由p沟道型MOS-FET构成且在与上述输出晶体管PM2之间构成电流镜电路的晶体管PM1。另外，上述栅极驱动电路1具备由n沟道型MOS-FET构成且将上述晶体管PM1作为负载通过误差放大器AMP的输出而控制电流Icont的控制晶体管NM1。顺便提一句，上述误差放大器AMP起到基于根据流经上述控制晶体管NM1的电流Icont而产生于电阻R1的电压与基准电压Vref的电压差，使上述电流Icont恒定的作用。

另外，由n沟道型MOS-FET构成且根据栅极控制信号nDRV被导通、关断驱动的晶体管NM3对基于上述误差放大器AMP的输出的上述控制晶体管NM1的驱动进行导通、关断控制。通过上述控制晶体管NM1进行导通动作，从而流经该控制晶体管NM1的电流Icont通过上述晶体管PM1流通。其结果，在与上述晶体管PM1之间构成电流镜电路的上述输出晶体管PM2，流通有与上述电流Icont成比例的电流。该电流被供给到上述开关元件Q1的栅极而该开关元件Q1被导通驱动。

即，上述构成的栅极驱动电路1，根据通过上述误差放大器AMP和上述控制晶体管NM1而生成的恒定的电流Icont，通过上述晶体管PM1控制上述输出晶体管PM2的导通电流。而且，上述栅极驱动电路1在上述电流控制下以恒定电流导通驱动上述开关元件Q1。因此，即使温度、电源电压变动的情况下，针对上述开关元件Q1的栅极容量的充电时间也恒定。其结果，上述开关元件Q1的导通时间保持恒定。

另外，图7示出了专利文献1中记载的栅极驱动电路。该栅极驱动电路3构成为对由p沟道型MOS-FET构成且导通、关断驱动上述开关元件Q1的输出晶体管4使用由p沟道型MOS-FET 5和n沟道型MOS-FET 6构成的CMOS结构的前置驱动器7进行导通、关断控制。并且，采用恒压源8规定上述前置驱动器7中的n沟道型MOS-FET6的作为动作基准电压的源极电压，从而以恒定电压Vg1驱动上述开关元件Q1。

现有技术文献

专利文献

专利文献1：日本特开2010-193431号公报

发明内容

技术问题

然而，在图6所示的构成的栅极驱动电路1中，使用上述误差放大器AMP生成对上述输出晶体管PM2进行导通、关断驱动的控制信号。因此，存在由上述误差放大器AMP的响应延迟引起的上述输出晶体管PM2的控制发生延迟的问题。另外，在上述栅极驱动电路1中，为了改变针对上述开关元件Q1的栅极电阻，有时会并列地设置多个上述输出晶体管PM2。此时，需要对每个上述各输出晶体管PM2分别设置包括上述晶体管PM1、NM1等的控制电路部。因此，存在其构成大型化的问题。

另外，在图7所示的构成的栅极驱动电路3中，可以使对输出晶体管4进行导通驱动的电压Vg1恒定。但是，在温度、电源电压存在变动的情况下，流经上述前置驱动器7中的上述n沟道型MOS-FET 6的导通电流Im发生变化。于是，针对上述输出晶体管4的栅极容量的充电时间发生变化，其结果是，存在该输出晶体管4的导通时间变动的缺点。

本发明是考虑到这样的实情而做出的，其目的是提供一种通过使对开关元件进行导通、关断驱动的输出晶体管的输出电流与温度、电源电压的变动无关地保持恒定，由此能够使上述输出晶体管的导通时间稳定的简易构成的栅极驱动电路。

技术方案

为了实现上述的目的，本发明的栅极驱动电路的特征在于，具备：

输出晶体管，其向开关元件的栅极供给恒定电流而对该开关元件进行导通驱动的输出晶体管；

CMOS结构的前置驱动器，由P沟道MOS-FET和n沟道MOS-FET构成，且接收栅极控制信号而对上述输出晶体管进行导通、关断驱动；

基准电流源，控制恒流用晶体管的栅极电压而使流经该恒流用晶体管的电流恒定；以及

缓冲放大器，将上述恒流用晶体管的栅极电压作为上述前置驱动器的动作基准电压而施加。

优选地，上述基准电流源具备求出根据流经上述恒流用晶体管的电流而产生于基准电阻的电压和预先设定的基准电压之间的电压差的误差放大器，且根据该误差放大器的输出对上述恒流用晶体管的栅极电压进行反馈控制，从而使流经该恒流用晶体管的电流恒定。顺便提一句，上述基准电阻实质上由能忽略温度依赖性的电阻器构成。

另外，上述输出晶体管和上述恒流用晶体管均由MOS-FET构成。而且，通过上述缓冲放大器而动作基准电压得到设定的上述前置驱动器在接收上述栅极控制信号以对上述输出晶体管进行导通驱动时，起到使流经该输出晶体管的电流为与流经上述恒流用晶体管的电流成比例的电流的作用。

优选地，在并联连接地设置有多个上述输出晶体管时，与这些各输出晶体管分别对应地设置有多个上述前置驱动器。这些多个前置驱动器个别地接收栅极控制信号，从而对上述各输出晶体管进行导通、关断驱动，从而起到选择性地设定对上述开关元件进行导通、关断驱动的栅极电流的作用。

应予说明，除了上述的构成，还优选具备电容器，其通过开关元件选择性地保持上述恒流用晶体管的栅极电压，并将保持的上述栅极电压施加到上述缓冲放大器。在这样构成的栅极驱动电路中，上述开关元件起到接收向上述前置驱动器输入的上述栅极控制信号而上述输出晶体管进行关断动作时，将上述恒流用晶体管的栅极电压保持到电容器的作用。并且，上述基准电流源构成为与上述开关元件一起被导通、关断驱动。

有益效果

根据上述构成的栅极驱动电路，能够利用与由上述基准电流源规定的电流成比例的电流对上述前置驱动器进行导通、关断驱动。并且，能够将由上述基准电流源规定的电流与温度、电源电压的变动无关地保持恒定。因此，能够与温度、电源电压的变动无关地以恒定的电流驱动上述输出晶体管，能够一直恒定且稳定地保持该导通时间。

其结果，根据本发明的栅极驱动电路，能够在不带来由温度、电源电压的变动引起的响应时间延迟的问题的情况下，稳定地驱动开关元件。并且，其构成较为简单，即使并列使用多个输出晶体管的情况下，栅极驱动电路的构成也不会变得大型化。因此，作为针对智能功率模块IPM等中的各种开关元件的驱动电路，其实用的优点较多。

附图说明

图1是表示本发明的栅极驱动电路的基本构成的主要部分示意构成图。

图2是表示相对于动作温度的变化的输出晶体管的作为输出电流的源电流的变化的图。

图3是表示本发明的第一实施方式的栅极驱动电路的构成例的图。

图4是表示本发明的第二实施方式的栅极驱动电路的构成例的图。

图5是表示本发明的第三实施方式的栅极驱动电路的构成例的图。

图6是表示以往的栅极驱动电路的一个例子的图。

图7是表示以往的栅极驱动电路的另一个例子的图。

符号说明

10、10a、10b、10c：栅极驱动电路(高压侧)

11a：输出晶体管(p沟道型MOS-FET；PM2)

11b：输出晶体管(n沟道型MOS-FET；NM2)

12、12'：前置驱动器

12a、12a'：p沟道型MOS-FET

12b、12b'：n沟道型MOS-FET

13：基准电流源

13a：恒流用晶体管(p沟道型MOS-FET；PM3)

13b：电压控制用晶体管(n沟道型MOS-FET；NM3)

13c：误差放大器

14：缓冲放大器

15：关断电路

20、20a、20b、20c：栅极驱动电路(低压侧)

Q1、Q2：开关元件

Ra：基准电阻

Rb：负载电阻

SW1、SW2、SW3：开关元件(n沟道型MOS-FET)

C：电容器

具体实施方式

以下，参照附图对本发明的栅极驱动电路进行说明。

图1是表示本发明的栅极驱动电路10的基本构成的主要部分示意构成图，11a是由p沟道型MOS-FET；PM2构成的导通控制用的输出晶体管，11b是由n沟道型MOS-FET；NM2构成的关断控制用的输出晶体管。这些输出晶体管11a、11b相互连接其漏极而构成图腾柱电路。并且，上述输出晶体管11a、11b通过其漏极电压控制上述开关元件Q1的栅极电压，由此对该开关元件Q1进行导通、关断驱动。

另外，上述栅极驱动电路10具备由p沟道型MOS-FET 12a和n沟道型MOS-FET 12b构成的CMOS结构的前置驱动器12。该前置驱动器12起到根据栅极控制信号DRV的控制而被导通、关断，从而对上述输出晶体管11a进行导通、关断驱动的作用。应予说明，该前置驱动器12本身与前述的图7所示的栅极驱动电路3中的前置驱动器7相同。

另外，上述栅极驱动电路10具备以由p沟道型MOS-FET；PM3构成的恒流用晶体管13a、由n沟道型MOS-FET；NM3构成的电压控制用晶体管13b、以及误差放大器13c为主体而构成的基准电流源13。该基准电流源13具备与上述恒流用晶体管13a串联的基准电阻Ra和与上述电压控制用晶体管13b串联的负载电阻Rb。上述基准电阻Ra由电阻值不随着温度变化而变化的、所谓的能忽略温度依赖性的电阻体构成。

另外，上述误差放大器13c根据基于流经上述恒流用晶体管13a的电流Icont而产生于上述基准电阻Ra的电压与基准电压Vref的电压差，驱动上述电压控制用晶体管13b。该电压控制用晶体管13b的漏极电压作为上述恒流用晶体管13a的栅极电压而返回，由此流经该恒流用晶体管13a的上述电流Icont被控制为恒定。因此，上述恒流用晶体管13a的栅极电压利用通过上述电压控制用晶体管13b的反馈控制，与温度、电源电压的变动无关地显示恒定的值。

另外，本发明的栅极驱动电路10的特征在于，将上述基准电流源13中的上述恒流用晶体管13a的栅极电压经由作为阻抗变换电路的缓冲放大器14作为上述前置驱动器12的动作基准电压而施加。具体而言，上述恒流用晶体管13a的栅极电压经由上述缓冲放大器14作为上述前置驱动器12的n沟道型MOS-FET 12b的源极电压而施加。

这样，由于上述恒流用晶体管13a的栅极电压如上所述与温度、电源电压的变动无关地保持恒定，所以上述n沟道型MOS-FET 12b的作为动作基准电压的源极电压也与温度、电源电压的变动无关地保持恒定。即，上述n沟道型MOS-FET 12b的源极电压通过上述缓冲放大器14被上述恒流用晶体管13a的栅极电压支配。故此，上述前置驱动器12通过上述缓冲放大器14被上述基准电流源13间接地电流镜像控制。因此，在栅极接收上述前置驱动器12的输出而进行导通、关断动作的上述输出晶体管11a中，其导通动作时流通有与上述电流Icont成比例的电流。

此时，上述输出晶体管11a通过上述前置驱动器12一直被恒定的电压导通驱动。因此，针对输出晶体管11a的栅极容量的充电时间也一直恒定。因此，能够使上述输出晶体管11a的导通时间稳定，且与温度、电源电压的变动无关地保持恒定。并且，能够对上述开关元件Q1在与温度、电源电压变动无关的情况下一直稳定地以恒定电流进行导通驱动。

图2示出如上所述构成的栅极驱动电路10中的上述输出晶体管11a的作为输出电流的源电流针对温度的变化特性。如图2所示，在[-50℃～125℃]的温度范围中，在电源电压为12V的情况下，其最大电流值为[523.1mA]，最小电流值为[520.1mA]。另外，在电源电压为16V的情况下，其最大电流值为[522.5mA]，最小电流值为[519.7mA]。并且，在电源电压为24V的情况下，其最大电流值为[521.6mA]，最小电流值为[518.8mA]。

由此可以确认到，即使电源电压从12V至24V的范围内发生变化，上述源电流的变动幅度最大也就被抑制为[4.3mA]，其变动率小于1％。即，可以确认到，根据如上所述构成的栅极驱动电路10，能够使提供于开关元件Q1的驱动的输出电流恒定，且与温度、电源电压变动无关地一直稳定地保持。

接着，对本发明的具体的实施方式进行说明。

图3示出第一实施方式的栅极驱动电路10a的构成例。该栅极驱动电路10a中，作为针对上述输出晶体管11a的驱动电路部，具有与前述的图1所示的栅极驱动电路10相同的构成的驱动电路部。另外，栅极驱动电路10a具备关断电路(简称为TOFF电路)15作为针对与上述输出晶体管11a串联地图腾柱连接的上述输出晶体管11b的驱动电路部。该关断电路15起到输入上述栅极控制信号DRV而与上述输出晶体管11a互补地导通、关断驱动上述输出晶体管11b的作用。

因此，上述栅极控制信号DRV为[H]电平时，就上述输出晶体管11a而言，栅极电位被设定为上述动作基准电压而进行导通动作，与此相反，上述输出晶体管11b进行关断动作。并且，通过上述输出晶体管11a向上述开关元件Q1的栅极供给电流Icont1而使该开关元件Q1导通。另外，上述栅极控制信号DRV为[L]电平时，上述输出晶体管11a进行关断动作，上述输出晶体管11b进行导通动作，从而上述开关元件Q1断开。

顺便提一句，上述栅极驱动电路10a用于对将由IGBT构成的两个开关元件Q1、Q2串联连接而构成的半桥电路中的高压侧的上述开关元件Q1进行导通、关断驱动。并且，上述半桥电路中的低压侧的上述开关元件Q2被与上述栅极驱动电路10a并列设置的栅极驱动电路20a导通、关断驱动。该栅极驱动电路20a构成为与上述栅极驱动电路10a相同，省略其说明。

应予说明，上述半桥电路起到通过开关直流高电压HV而向与作为该半桥电路的中点的输出端连接的负载RL提供交流电力的作用。这里，高压侧的上述栅极驱动电路10a构成为以上述半桥电路的中点电位VS作为基准电位，接收预定的电源电压VB而动作。并且，低压侧的上述栅极驱动电路20a构成为以接地电位GND作为基准电位，接收预定的电源电压VCC而动作。对于该构成，与具备半桥电路而构成的以往的一般的电力变换器相同。并且，上述各栅极驱动电路10a、20a，分别输入以使上述开关元件Q1、Q2不同时变成导通状态的方式得到时序控制的栅极控制信号HDRV、LDRV而动作。

根据这样构成的栅极驱动电路10a、20a，上述半桥电路中的上述开关元件Q1、Q2根据上述栅极控制信号HDRV、LDRV而分别被导通、关断驱动。此时，分别驱动上述各开关元件Q1、Q2的上述栅极驱动电路10a、20a的各输出电流如上所述被恒定化。即，上述前置驱动器12中的上述n沟道型MOS-FET 12b的作为动作基准电压的源极电压由上述恒流用晶体管13a的栅极电压规定，因而与温度、电源电压VB、VCC的变动无关地一直恒定地保持。

因此，用作针对上述栅极控制信号DRV(HDRV、LDRV)的开关的上述前置驱动器12，以上述n沟道型MOS-FET 12b的源极电压作为基准电位而进行导通、关断动作，从而对上述输出晶体管11a进行导通、关断驱动。其结果，上述输出晶体管11a一直接收恒定的栅极电压而被导通驱动。因此，针对上述输出晶体管11a的栅极容量的充电时间也一直恒定，其导通时间不会变动。况且，输出晶体管11a的导通动作时的作为输出电流的该输出晶体管11a的源电流也一直被保持恒定。

顺便提一句，假设上述恒流用晶体管13a和上述输出晶体管11a的沟道长度L相等，其沟道宽度W为[1：m]。此时，在上述输出晶体管11a中将会流通有上述恒流用晶体管13a中流通的被恒定化的电流Icont的m倍(例如100倍)的电流。因此，例如即使在上述基准电流源13中规定的恒定电流Icont为1mA，也能够从上述输出晶体管11a得到[m×Icont]的输出电流、例如100mA的输出电流。因此，能够具有充分的余量使上述开关元件Q1接通。

图4示出第二实施方式的栅极驱动电路10b的构成例。在该实施方式中，低压侧的栅极驱动电路20b也构成为与高压侧的栅极驱动电路10b相同。

这里，上述栅极驱动电路10b并列设置由p沟道型MOS-FET；PM2、PM2'构成的两个输出晶体管11a、11a'而构成，以改变针对上述输出晶体管11a的栅极电阻而能够变更设定其输出电流。应予说明，这里虽然示出了并列设置两个输出晶体管11a、11a'的例子，但显然也可以并列设置三个以上的输出晶体管11a。

在该情况下，分别与上述两个输出晶体管11a、11a'对应地设置两个前置驱动器12、12'。另外，通过上述缓冲放大器14由上述恒流用晶体管13a的栅极电压来分别规定这些前置驱动器12、12'中的n沟道型MOS-FET12b、12b'的各源极电压。并且，构成为利用主栅极控制信号HDRV1使上述前置驱动器12进行导通、关断动作，并且利用辅助栅极控制信号HDRV2使上述前置驱动器12'进行导通、关断动作。

根据这样构成的栅极驱动电路10b，只要与并列设置的两个输出晶体管11a、11a'分别对应地设置前置驱动器12、12'即可，且可起到与前述的第一实施方式相同的效果。况且，上述前置驱动器12、12'本身，作为由p沟道型MOS-FET 12a、12a'和n沟道型MOS-FET12b、12b'构成的CMOS结构的电路而能够简单地实现。因此，如前所述的图6所示的以往的栅极驱动电路的情况下，起到其构成不会大型化等的效果。

此外，将栅极驱动电路构成为如下而能够实现节能(省电)。图5示出实现了节能的第三实施方式的栅极驱动电路10c的构成例。在该实施方式中，低压侧的栅极驱动电路20c构成为与高压侧的栅极驱动电路10c相同。

该栅极驱动电路10c的特征在于，在上述基准电流源13与上述缓冲放大器14之间通过开关元件SW1、SW2设置电容器C，并且针对上述基准电流源13的基准电阻Ra设置开关元件SW3。这些各开关元件SW1、SW2、SW3例如由n沟道型MOS-FET构成。并且，其特征在于构成为：对上述开关元件SW2利用上述栅极控制信号HDRV进行导通、关断驱动，并且，对于上述开关元件SW1、SW3，利用通过非门电路17对上述栅极控制信号HDRV进行逻辑反转而得到的信号ZHDRV进行导通、关断驱动。

具体而言，上述电容器C设置成通过第一开关元件SW1与上述恒流用晶体管13a的栅极连接，通过上述第一开关元件SW1被该恒流用晶体管13a的栅极电压充电而保持该栅极电压。并且，构成为被上述电容器C充电而得到保持的电压通过第二开关元件SW2被输入到上述缓冲放大器14。另外，第三开关元件SW3起到与上述第一开关元件SW1同时进行导通动作而使上述定电流用晶体管13a中流通电流Icont的作用。

因此，在这样构成的栅极驱动电路10c、20c中，上述基准电流源13仅在上述栅极控制信号HDRV为[L]电平时进行动作。并且，此时根据流经上述恒流用晶体管13a的电流Icont，该恒流用晶体管13a的栅极电压通过开关元件SW1被上述电容器C保持。并且，若上述栅极控制信号HDRV反转为[H]电平，则上述基准电流源13的动作停止，被上述电容器C所保持的电压通过上述开关元件SW2被供给到上述缓冲放大器14。

其结果，上述栅极控制信号HDRV变成[H]电平而上述前置驱动器12的上述n沟道型MOS-FET 12b进行导通动作时，作为该n沟道型MOS-FET12b的动作基准电压的源极电位由被上述电容器C所保持的电压、甚至是上述恒流用晶体管13a的栅极电压规定。因此，在上述构成的栅极驱动电路10c、20c中，也起到与之前的各实施方式相同的效果。并且根据该栅极驱动电路10c、20c，基于上述栅极控制信号HDRV而由上述基准电流源13引起的恒定电流Icont的生成动作停止，所以与前述的栅极驱动电路10a、10b、20a、20b中的上述基准电流源13相比较，能够大致减少一半的消耗电力。因此，与前述的实施方式相比较，具有其节能效果较大的优点。

应予说明，本发明并不限于上述的各实施方式。例如在第三实施方式中上述缓冲放大器14的输入电阻高且可忽略上述电容器C的自然放电的情况下，能够将被该电容器C中所保持的电压在上述栅极控制信号HDRV反转为[H]电平的期间一直保持。因此，在这样的情况下，能够省略上述开关元件SW2。

另外，在前述的各栅极驱动电路10、20中，在上述输出晶体管11a与上述开关元件Q1的栅极之间插入电阻，通过该电阻调整上述开关元件Q1的接通时间的情况下，也能够应用本发明自不必说。另外，对于上述基准电流源13中生成的恒定电流Icont的大小、流经上述恒流用晶体管13a和上述输出晶体管11a的电流的比，基于作为该栅极驱动电路10的驱动对象的上述开关元件Q1的规格而进行设定就足够。并且，即使使用高耐压的MOS-FET作为上述开关元件Q1的情况下，当然也能够同样地应用本发明。另外，本发明能够在不脱离其要旨的范围内进行各种变形而实施。

Claims

1.一种栅极驱动电路，其特征在于，具备：

输出晶体管，其向开关元件的栅极供给恒定电流而对该开关元件进行导通驱动；

CMOS结构的前置驱动器，由P沟道MOS-FET和n沟道MOS-FET构成，且接收栅极控制信号而对所述输出晶体管进行导通、关断驱动；

缓冲放大器，将所述恒流用晶体管的栅极电压作为所述前置驱动器的动作基准电压而施加，

所述基准电流源具备求出根据流经所述恒流用晶体管的电流而产生于基准电阻的电压和预先设定的基准电压之间的电压差的误差放大器，且根据该误差放大器的输出对所述恒流用晶体管的栅极电压进行反馈控制，从而使流经该恒流用晶体管的电流恒定。

2.根据权利要求1所述的栅极驱动电路，其中，

所述基准电阻由能忽略温度依赖性的电阻器构成。

3.根据权利要求1所述的栅极驱动电路，其中，

所述输出晶体管和所述恒流用晶体管均由MOS-FET构成。

4.根据权利要求1所述的栅极驱动电路，其中，

通过所述缓冲放大器而动作基准电压得到设定的所述前置驱动器在接收所述栅极控制信号以对所述输出晶体管进行导通驱动时，该输出晶体管中有与流经所述恒流用晶体管的电流成比例的电流流通。

5.根据权利要求1所述的栅极驱动电路，其中，

在并联连接地设置有多个所述输出晶体管时，与这些各输出晶体管分别对应地设置有多个所述前置驱动器。

6.根据权利要求5所述的栅极驱动电路，其中，

所述多个前置驱动器个别地接收栅极控制信号，从而对所述各输出晶体管进行导通、关断驱动。

7.一种栅极驱动电路，其特征在于，

在权利要求1～6中任一项所述的栅极驱动电路中，

还具备电容器，其通过开关元件选择性地保持所述恒流用晶体管的栅极电压，并将保持的所述栅极电压施加到所述缓冲放大器。

8.根据权利要求7所述的栅极驱动电路，其中，

所述开关元件接收向所述前置驱动器输入的所述栅极控制信号，从而在所述输出晶体管进行关断动作时将所述恒流用晶体管的栅极电压保持到电容器。

9.根据权利要求7所述的栅极驱动电路，其中，

所述基准电流源与所述开关元件一起被导通、关断驱动。