CN105190861B - 从平台夹持与解除夹持晶圆的方法 - Google Patents

从平台夹持与解除夹持晶圆的方法 Download PDF

Info

Publication number
CN105190861B
CN105190861B CN201480010717.2A CN201480010717A CN105190861B CN 105190861 B CN105190861 B CN 105190861B CN 201480010717 A CN201480010717 A CN 201480010717A CN 105190861 B CN105190861 B CN 105190861B
Authority
CN
China
Prior art keywords
voltage
electrode
volts
platform
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480010717.2A
Other languages
English (en)
Other versions
CN105190861A (zh
Inventor
具雄
具一雄
玄盛焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Semiconductor Equipment Associates Inc
Original Assignee
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment Associates Inc filed Critical Varian Semiconductor Equipment Associates Inc
Publication of CN105190861A publication Critical patent/CN105190861A/zh
Application granted granted Critical
Publication of CN105190861B publication Critical patent/CN105190861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种从平台夹持与解除夹持晶圆的方法。平台包括一个或多个电极,将一个或多个电极电压偏置以静电地夹持晶圆至平台。将电极偏压至可进行晶圆处理的第一电压。此后,一个或多个电压接续地施加至电极。在一些实施例中,每一个后续的电压小于先前的施加电压。在其他实施例中,一个或多个后续的电压可大于先前的施加电压。这种电压序列可减少晶圆在移除的过程中贴附或附看至平台的可能性。

Description

从平台夹持与解除夹持晶圆的方法
相关申请案
本申请主张2013年2月28日申请的美国暂时申请序号61/770642申请案的优先权,其揭露的内容在此将全部纳入作为参考。
技术领域
本揭露是关于静电夹,特别是关于从静电夹上夹持与解除夹持目标物的方法。
背景技术
离子植入制程是用来制造电子或是光学装置,它是一种通过将掺质或是杂质导入目标物以改变目标物的机械、电性以和/或光学性质的制程。在集成电路(integratedcircuit,IC)装置的制造上,前述的目标物可为硅或是其他半导体晶圆,或是具有一个或多个特征或是膜层在其上的半导体晶圆。大致而言,掺质或是杂质可具有一个或多个与目标物不相同的性质。一旦掺质或杂质被植入目标物的某一区域,掺质或杂质可改变该区域的性质。
在离子植入的过程中,目标物或是晶圆102可以平台112作支撑。如图1所示,平台112可包括一个或多个电性连接至供应电源116的电极114。在一些实施例中,配置多个同心电极114,其中一个电极可为内电极114a,而另一个电极可为外电极114b。在其他实施例中,配置多个电极在与平台112相对的侧边。为了静电地夹持晶圆102于平台112上,可施加偏压至电极114。在一些实施例中,可施加相反的电压至不同的电极。举例而言,可以正电压施加至其中一个电极114,而负电压施加至另一个电极114。夹持电压的大小可为相同或是不同。
请参考图2,图2显示由供应电源116提供夹持电压给一个或多个在平台112中的电极114的时序。在晶圆102被装载至平台112上之后,夹持电压(V1)在时间点T1被施加至电极114,并且晶圆102被静电地夹持于平台112上。虽未示出于图式中,本领域的技术人员将辨识出是否配置两个或多个电极,其中一个电极将被施加正电压V1,另一个电极将被施加负电压V1。在离子植入的过程中,可维持施加至电极114的电压,并且晶圆102仍然夹持在平台112上。在离子植入完成之后(例如是在时间点T2),不再施加夹持电压V-1至电极114,并且从平台112上移除晶圆102。在一些实施例中,晶圆102移除的过程可包括从平台112上以升降销(未示出)举起并分离晶圆102,并且从平台112上移除晶圆102。如本领域已知的,施加至电极114的电压与直接施加至晶圆102以用来处理晶圆102的电压不同。举例而言,在一些处理过程中,施加负电压至晶圆102以吸引带正电离子。为了夹持晶圆102,施加电压至平台112中的电极114以静电地夹持晶圆102至平台112上。如亦为本领域已知的,介电层被配置在电极114与晶圆102之间,以使电极114与晶圆102电性绝缘。
被导引并植入晶圆102的离子10可为正带电离子10。在晶圆102中,由于带电离子的植入可导致电荷残留于晶圆102,而造成部分的晶圆102贴附至平台112的表面。要卸除这种晶圆102可能会有困难。还有,如果镀覆一层的介电层在晶圆102的下表面,可能会延迟带电离子与电子的中性化,因而造成晶圆102即使在夹持电压已被移除时仍然贴附至平台112表面。试图从平台112的表面分离晶圆102可能会因用力过度而造成晶圆破裂。如果镀覆一层介电层(未示出)在晶圆102的下表面,晶圆破裂的情形可能会更加频繁。
因此,需要一种新的夹持与解除夹持晶圆的方法。
发明内容
揭露从平台夹持与解除夹持晶圆的方法,平台包括一个或多个电极,电性偏压(electrically biased)一个或多个电极以静电地夹持晶圆至平台。将电极偏压至可处理晶圆的第一电压。此后,接序地施加一个或多个电压至电极。在一些实施例中,每一个后继的电压小于先前施加的电压。在其他实施例中,一个或多个后继电压可大于先前的施加电压。这种电压次序可减少发生晶圆在移除过程中贴附或附着至平台的可能性。
在一实施例中,从平台夹持与解除夹持晶圆的方法包括放置晶圆在平台上,其中平台包括将电极偏压在初始电压时,用来夹持晶圆至平台上的电极;施加第一电压至平台的电极以静电地夹持晶圆至平台,第一电压大于初始电压;施加第二电压至电极,第二电压小于第一电压,并且大于初始电压;在施加第二电压至电极后从平台移除晶圆。
在另一个实施例中,从平台夹持与解除夹持晶圆的方法包括放置晶圆在平台上,其中平台包括在电极偏压在初始电压时,用来夹持晶圆至平台上的电极;施加第一电压至电极以静电地夹持晶圆至平台,第一电压大于初始电压;施加第二电压至电极,第二电压小于第一电压,并且大于初始电压;施加第三电压至电极,第三电压高于第二电压,并且低于第一电压;以及在施加第三电压至电极之后移除晶圆。
在另一个实施例中,从平台夹持与解除夹持晶圆的方法包括放置晶圆在平台上,其中平台包括在电极偏压在0伏时,用来夹持晶圆的电极;施加第一电压至电极以静电地夹持晶圆至平台,第一电压介于100伏与1000伏之间;施加第二电压至电极,第二电压小于第一电压,并且介于5伏与600伏之间;在施加第二电压之后,施加第三电压至电极,其中第三电压小于第二电压,并且介于5伏与600伏之间;在施加第三电压至电极之后从平台移除晶圆。
附图说明
为了对本揭露有更好的理解,请参考附图,附图以引用的方式并入本文中,且其中:
图1根据现有技术示出夹持与解除夹持晶圆至平台的示例系统。
图2根据现有技术示出可使用于图1的系统的时序图。
图3根据一实施例示出可应用于图1的系统的时序图。
图4根据第二实施例示出可应用于图1的系统的时序图。
图5根据第三实施例示出可应用于图1的系统的时序图。
图6根据第四实施例示出可应用于图1的系统的时序图。
具体实施方式
本揭露将参考其中的特定实施例与所伴随的图式作更详细的叙述。虽然本揭露下述的内容是参考特定的实施例,但不应理解为本揭露限制于此。
请参考图3,图3根据本揭露的一实施例示出夹持与解除夹持晶圆的示范性方法。在此图式中,所示的方法是以就由供应电源116提供夹持电压至平台112中的一个或多个电极114的时序来叙述。为了清楚与简洁的叙述,本实施例的方法将以图1所示的相关构件作叙述。因此,本实施例的方法应以图1所示的构件配置关系来理解。
在本实施例中,可将晶圆102装载至平台112上。此后,在时间点T1,可以第一电压V1施加至平台112中的电极114,并且晶圆102可被静电地夹持至平台112上。在施加第一电压V1之前,可以初始电压V0施加至电极114。在本揭露中,初始电压V0可为零电压或是一些其他小于V1的电压。在本揭露中,第一电压V1可为夹持电压,并且电压可在从大约100伏至大约1千伏之间的范围。在一实施例中,第一电压可为大约150伏。在另一个实施例中,第一电压可为大约250伏。在另一个实施例中,第一电压可为大约500伏。而在另一个实施例中,第一电压可为大约750伏。如果平台包括内电极114a与外电极114b,电极114a与电极114b的其中一个可以正第一电压V1施加,并且电极114a与电极114b中的另一个可以负第一电压V1施加。当施加第二电压V2至电极114时,第一电压V1如图所示可维持至时间点T2。在时间点T1与T2之间,执行离子植入制程。
如图3所示,施加至电极114的第二电压V2可小于第一电压V1,举例而言,第二电压V2的范围可从大约5伏至大约100伏。在一实施例中,第二电压V2可为大约5伏。在另一个实施例中,第二电压V2可为大约15伏。在另一个实施例中,第二电压V2可为大约25伏。而在另一个实施例中,第二电压V2可为大约35伏。
在时间点T2后,可执行从平台112松开或移除晶圆102的制程。举例而言,晶圆102可从平台112被松开,并且晶圆102可在时间点T2或时间点T2之后从平台112被移除。举例而言,当以第二电压V2施加至电极114,可在时间点T2或是之后执行从平台114松开/移除晶圆102的制程,其中第二电压V2小于第一电压V1,但大于在时间点T1之前施加至电极的初始电压V0。在一实施例中,当施加初始电压V0至电极114时,可在时间点Tf或是之后执行从平台112松开/移除晶圆102的制程。
请参考图4,图4根据本揭露的另一实施例示出夹持与解除夹持晶圆的另一示范方法。在此图式中,所示的方法是就以相关于供应电源116提供夹持电压至平台112中的一个或是多个电极114的时序来叙述。为了清楚和简洁的叙述,本实施例的方法将以图1所示的相关构件来叙述。因此,本实施例的方法应以图1的所示的构件配置关系来理解。
在本实施例中,晶圆102可被装载至平台112。此后,在时间点T1,可以第一电压V1施加至平台112中的电极114,并且可静电地夹持晶圆102至平台112上。在施加第一电压V1之前,可以初始电压V0施加至电极114。在本揭露中,初始电压V0可为零电压或是其他一些小于V1的电压。在本揭露中,第一电压V1可为夹持电压,并且电压可在从大约100伏至大约1千伏之间的范围。在一实施例中,第一电压可为大约150伏。在另一实施例中,第一电压可为大约250伏。在另一实施例中,第一电压可为大约500伏。而在另一实施例中,第一电压可为大约750伏。如果平台包括内电极114a与外电极114b,电极114a及114b的其中一个可以正第一电压V1施加,电极114a及114b中的另一个可以负第一电压施加。当施加第二电压V2至电极114,第一电压V1可如图所示维持直到时间点T2。在时间点T1与T2之间,执行离子植入制程。
如图4所示,施加至电极的第二电压V2可小于第一电压V1,但是大于初始电压V0。在本实施例中,第二电压V2可为任何在从大约75伏到大约800伏之间范围的电压。在一例子中,第二电压可为大约100伏。在另一个例子中,第二电压可为大约150伏。在另一个例子中,第二电压可为大约300伏。在另一个例子中,第二电压大约为400伏。在另一个例子中,第二电压大约为500伏。而在另一个例子中,第二电压可为大约600伏。
当以第三电压V3施加至平台112中的电极114时,可施加第二电压V2至电极114直到时间点T3。在本实施例中,施加至电极114的第三电压V3可小于第二电压V2,但是大于初始电压V0。在本实施例中,第三电压V3-可为任何在从大约50伏至大约600伏之间范围的电压。在一例子中,第三电压V3可为大约80伏。在另一个例子中,第三电压V3可为大约150伏。在另一个例子中,第三电压V3可为大约300伏。在另一个例子中,第三电压V3可为大约450伏。在另一个例子中,第三电压V3可为大约500伏。而在另一个例子中,第三电压V3可为大约550伏。
当以第四电压V4施加至平台112上的电极114时,可施加第三电压V3至电极114直到时间点T4。在本实施例中,施加至电极114的第四电压V4可小于第三电压V3,但大于初始电压V0。在本实施例中,第四电压V4可为任何在从大约25伏至大约500伏之间范围的电压。在一例子中,第四电压V4可为大约25伏。在另一个例子中,第四电压V4可为大约75伏。在另一个例子中,第四电压V4可为大约100伏。在另一个例子中,第四电压V4可为大约200伏。在另一个例子中,第四电压V4可为大约300伏。而另一个例子中,第二电压可为大约400伏。
当以第五电压V5施加至平台112中的电极114时,可施加第四电压V4至电极114直到时间点T5。在本实施例中,施加至电极的第五电压V5可小于第四电压V4,但大于初始电压V0。在本实施例中,第五电压V5可为任何在从大约5伏至50伏之间范围的电压。在一例子中,第五电压V5可为大约10伏。在另一个例子中,第五电压V5可为大约15伏。在另一个例子中,第五电压V5可为大约30伏。在另一个例子中,第五电压V5可为大约50伏。在另一个例子中,第五电压V5可为大约75伏。而在另一个例子中,第五电压V5可为大约100伏。当初始电压V0被施加至电极114时,可施加第五电压V5直到时间点Tf
在时间点T2后,可执行从平台112上松开/移除晶圆102的制程。举例而言,可从平台112上松开晶圆102,并且可在时间点T2或在时间点T2之后从平台112上移除晶圆102。特别是,将晶圆102从平台114上松开/移除的制程可在时间点T2、T3、T4、T5或Tf执行。
请参考图5,图5根据本揭露的另一实施例示出另一夹持与解除夹持晶圆的示范方法。在此图式中,所述方法是就由相关于供应电源116提供施加至平台112中的一个或多个电极114的夹持电压的时序来叙述。为了清楚和简洁的叙述,本实施例的方法将以图1所示的相关构件作叙述。因此,本实施例的方法应以图1所示的构件配置关系来理解。
在本实施例中,可装载晶圆102至平台112上。此后,在时间点T1,可以第一电压V1施加至平台112中的电极114,并且可静电地夹持晶圆102至平台112上。在施加第一电压V1之前,可以初始电压V0施加至电极114。在本揭露中,初始电压V0可为零电压或是其他一些小于第一电压V1的电压。在本揭露中,第一电压V1可为夹持电压,并且电压可在从大约100伏至大约1千伏之间的范围。在一实施例中,第一电压可为大约150伏。在另一个实施例中,第一电压可为大约250伏。在另一个实施例中,第一电压可为大约500伏。而在另一个实施例中,第一电压可为大约750伏。如果平台包括内电极114a与外电极114b,电极114a与114b的其中一个可以正第一电压V1施加,并且电极114a及114b的另一个可以负第一电压V1施加。当第二电压V2施加至电极114时,第一电压V1可如图所示地维持直到时间点T2。在时间点T1与T2之间,执行离子植入制程。
在时间点T2,第二电压V2施加至电极114。在本实施例中,第二电压V2可小于第一电压V1,但大于初始电压V0。在本实施例中,第二电压V2可为任何在从大约5伏至大约600伏范围之间的电压。在一例子中,第二电压可为大约15伏。在另一个例子中,第二电压可为大约50伏。在另一个例子中,第二电压可为大约75伏。在另一个例子中,第二电压可为大约100伏。在另一个例子中,第二电压可为大约150伏。而在另一个例子中,第二电压可为大约300伏。
当以第三电压V3施加至在平台112中的电极114时,可施加第二电压V2至电极114直到时间点T3。在本实施例中,施加至电极的第三电压V3可大于第二电压V2,但小于第一电压V1。在本实施例中,第三电压V3可为任何在从大约50伏至大约400伏之间范围的电压。在一例子中,第三电压V3可为大约75伏。在另一个例子中,第三电压V3可为大约150伏。在另一个例子中,第三电压V3可为大约250伏。在另一个例子中,第三电压V3可为大约350伏,在另一个例子中,第三电压V3可为大约400伏。而在另一个例子中,第三电压V3可为大约450伏。
当以第四电压V4施加至在平台112中的电极114时,可施加第三电压V3至电极114直到时间点T4。在本实施例中,施加至电极的第四电压V4,可小于第三电压V3,但是大于初始电压V0。在本实施例中,第四电压可V4可相等于第二电压V2。然而,本揭露不排除第四电压V4大于或是小于第二电压V2。在本实施例中,第四电压V4可为任何范围在从大约25伏至大约600伏之间范围的电压。在一例子中,第四电压V4可为大约15伏。在另一个例子中,第四电压V4可为大约50伏。在另一个例子中,第四电压V4可为大约75伏。在另一个例子中,第四电压V4可为大约100伏。在另一个例子中,第四电压V4可为大约150伏。而在另一个例子中,第四电压V4可为大约300伏。
在本实施例中,当以初始电压V0施加至平台112中的电极114时,可施加第四电压V4至电极114直到时间点Tf
在时间点T2之后,可执行从平台112松开/移除晶圆102的制程。虽然松开/移除晶圆102的制程可在时间点T2之后的任何时间执行,但是较佳是在时间点T4之后执行制程,或是在施加高于第二电压V2的第三电压V3之后的任何时间执行。
请参考图6,图6根据本揭露的另一实施例揭露另一个夹持或解除夹持晶圆的示范性方法。在此图式中,所示的方法是就由相关于供应电源116施加至在平台112中的一个或多个电极114的夹持电压的时序来叙述。为了清楚和简洁的叙述,本实施例的方法将以图1所示的相关构件来叙述。因此,本实施例的方法应以图1所示的构件配置关系来理解。
在本实施例中,晶圆102可被装载于平台112上。此后,在时间点T1,可以第一电压V1施加至平台112中的电极114,并且晶圆102可被静电地夹持至平台112上。在施加第一电压V1之前,可以初始电压V0施加至电极114。在本揭露中,初始电压V0可为零电压或是一些其他小于第一电压V1的电压。在本揭露中,第一电压V1可为夹持电压,并且该电压可在大约100伏至大约1千伏之间的范围。在一实施例中,第一电压可为大约150伏。在另一个实施例中,第一电压可为大约250伏。在另一个实施例中,第一电压可为大约500伏。而在另一个实施例中,第一电压可为大约750伏。如果平台包括内电极114a与外电极114b,电极114a与114b的其中一个可以正第一电压V1施加,并且电极114a与114b中的另一个可以负第一电压施加。当第二电压施V2施加至电极114时,第一电压V1可如图所示地维持直到时间点T2。在时间点T1与T2之间,可执行离子植入制程。
在时间点T2,可施加第二电压V2至电极114。在本实施例中,第二电压V2小于第一电压V1,但是大于初始电压V0。在本实施例中,第二电压V2可为任何在从大约5伏至600伏之间范围的电压。在一例子中,第二电压可为大约15伏。在另一个例子中,第二电压可为大约50伏。在另一个例子中,第二电压可为大约150伏。在另一个例子中,第二电压可为大约250伏。在另一个例子中,第二电压可为大约350伏。而在另一个例子中,第二电压可为大约450伏。
当以第三电压V3施加至平台112中的电极114,可施加第二电压V2至电极114直到时间点T3。在本实施例中,施加至电极的第三电压V3可小于第二电压V2,但是大于初始电压V0。在本实施例中,第三电压V3可为任何在从大约5伏至大约600伏范围之间的电压。在一例子中,第三电压V3可为大约15V,在另一个例子中,第三电压V3可为大约50伏。在另一个例子中,第三电压V3可为大约75伏。在另一个例子中,第三电压V3可为大约100伏。在另一个例子中,第三电压V3可为大约150伏。而在另一个例子中,第三电压V3可为大约300伏。
当以第四电压V4施加至平台112中的电极114时,可施加第三电压V3至电极114直到时间点T4。在本实施例中,施加至电极114的第四电压V4可大于第三电压V3,但小于第一电压V1。在本实施例中,第四电压V4可相等于第二电压V2。然而,本揭露不排除第四电压V4大于或是小于第二电压V2。在本实施例中,第四电压V4可为任何在从大约5伏至大约600伏之间范围的电压。在一例子中,第四电压V4可为大约15伏。在另一个例子中,第四电压V4可为大约50伏。在另一个例子中,第四电压V4可为大约150伏。在另一个例子中,第四电压V4可为大约250伏。在另一个例子中,第四电压V4可为大约350伏。而在另一个例子中,第四电压可为大约450伏。
当以第五电压V5施加至平台112中的电极114时,可施加第四电压V4至电极114直到时间点T5。在本实施例中,施加至电极114的第五电压V5可小于第四电压V4,但大于初始电压V0。在本实施例中,第五电压V5可相等于第三电压V3。然而,本揭露不排除第五电压V5大于或小于第三电压V3
在时间点T2之后,可执行从平台112松开/移除晶圆102的制程。虽然松开/移除晶圆102的制程可在时间点T2之后的任何时间执行,但较佳的制程是在时间点T3或T5之后执行,或是在施加高于第三电压V3的第四电压V4之后的任何时间执行。
此处所揭露的是在晶圆处理过程中夹紧或松开晶圆的技术,本揭露不限制于此处的特定实施例的范围。的确,除了那些揭露于此的实施例或修改之外,通过前述的叙述和所伴随的图式,本揭露的其他各种实施例或是修改对于本领域的普通技术人员而言将是显而易见。因此,这样的实施例或修改都将落入本揭露的保护范围内。此外,虽然本揭露上下文于此处所叙述的特定实施例是于特定的环境中并使用于特定目的,本领域具有普通技术人员将认识到本揭露的用处不限制于此,并且本揭露可有益于在任何数目的环境中实现任何数量的目的。因此,以下列出的请求项应被在完整广度观念及本揭露的精神上做完整的解释。

Claims (7)

1.一种从平台夹持与解除夹持晶圆的方法,其特征在于包括:
放置所述晶圆在所述平台上,所述平台包括用来夹持所述晶圆至所述平台上的电极,同时将所述电极偏压于初始电压;
施加第一电压至所述平台的所述电极以静电地夹持所述晶圆至所述平台,所述第一电压大于所述初始电压;
在施加所述第一电压后直接施加第二电压至所述电极,所述第二电压小于所述第一电压,并大于所述初始电压;
在施加所述第二电压后直接施加第三电压至所述电极,所述第三电压小于所述第二电压,并大于所述初始电压;
在施加所述第三电压后直接施加第四电压至所述电极,所述第四电压大于所述第三电压,并且小于所述第一电压;以及
在施加所述第四电压后直接施加第五电压至所述电极,所述第五电压小于所述第四电压,并且大于所述初始电压,
在施加所述第五电压之后,移除所述晶圆。
2.根据权利要求1所述的方法,其特征在于在施加的电压大于所述初始电压时移除所述晶圆。
3.一种从平台夹持与解除夹持晶圆的方法,其特征在于包括:
放置所述晶圆在所述平台上,所述平台包括用来夹持所述晶圆的电极,同时将所述电极偏压于0电压;
施加第一电压至所述电极以静电地夹持所述晶圆至所述平台,所述第一电压介于100伏至1000伏之间;
在施加所述第一电压后直接施加第二电压至所述电极,所述第二电压小于所述第一电压,并介于5伏至600伏之间;
在施加所述第二电压后直接施加第三电压至所述电极,所述第三电压小于所述第二电压,并且介于5伏至600伏之间;
在施加所述第三电压后直接施加第四电压至所述电极,所述第四电压大于所述第三电压,小于所述第一电压并且介于5伏至600伏之间;
在施加所述第四电压后直接施加第五电压至所述电极,所述第五电压小于所述第四电压,并且介于5伏至600伏之间;以及
在对所述电极施加所述第五电压之后,从所述平台移除所述晶圆。
4.根据权利要求3所述的方法,其特征在于所述第一电压是500伏;所述第二电压是250V;所述第三电压是15伏。
5.根据权利要求3所述的方法,其特征在于所述第一电压是500伏;所述第二电压是350V;所述第三电压是15伏。
6.根据权利要求3所述的方法,其特征在于所述第一电压是500V,所述第二电压是250V;所述第三电压是15V;所述第四电压是250V;以及所述第五电压是15V。
7.根据权利要求3所述的方法,其特征在于所述第一电压是500V,所述第二电压是350V;所述第三电压是15V;所述第四电压是350V;以及所述第五电压是15V。
CN201480010717.2A 2013-02-28 2014-02-19 从平台夹持与解除夹持晶圆的方法 Active CN105190861B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361770642P 2013-02-28 2013-02-28
US61/770,642 2013-02-28
US13/872,417 2013-04-29
US13/872,417 US9142438B2 (en) 2013-02-28 2013-04-29 Techniques for clamping and declamping a substrate
PCT/US2014/017080 WO2014133840A1 (en) 2013-02-28 2014-02-19 Techniques for clamping and declamping a substrate

Publications (2)

Publication Number Publication Date
CN105190861A CN105190861A (zh) 2015-12-23
CN105190861B true CN105190861B (zh) 2017-03-08

Family

ID=51387902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480010717.2A Active CN105190861B (zh) 2013-02-28 2014-02-19 从平台夹持与解除夹持晶圆的方法

Country Status (6)

Country Link
US (1) US9142438B2 (zh)
JP (1) JP6374885B2 (zh)
KR (1) KR101631155B1 (zh)
CN (1) CN105190861B (zh)
TW (1) TWI559439B (zh)
WO (1) WO2014133840A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529908A (zh) * 2001-06-28 2004-09-15 ��ķ�о����޹�˾ 陶瓷静电卡盘组件及其制备方法
JP2004534384A (ja) * 2001-03-27 2004-11-11 ラム リサーチ コーポレーション デチャックの音響検出及びその装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491603A (en) * 1994-04-28 1996-02-13 Applied Materials, Inc. Method of determining a dechucking voltage which nullifies a residual electrostatic force between an electrostatic chuck and a wafer
US7479456B2 (en) 2004-08-26 2009-01-20 Applied Materials, Inc. Gasless high voltage high contact force wafer contact-cooling electrostatic chuck
US6669783B2 (en) * 2001-06-28 2003-12-30 Lam Research Corporation High temperature electrostatic chuck
JP2004047511A (ja) * 2002-07-08 2004-02-12 Tokyo Electron Ltd 離脱方法、処理方法、静電吸着装置および処理装置
US20050042881A1 (en) * 2003-05-12 2005-02-24 Tokyo Electron Limited Processing apparatus
JP2007048986A (ja) * 2005-08-10 2007-02-22 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US20090109595A1 (en) 2007-10-31 2009-04-30 Sokudo Co., Ltd. Method and system for performing electrostatic chuck clamping in track lithography tools
TW201005825A (en) 2008-05-30 2010-02-01 Panasonic Corp Plasma processing apparatus and method
US8164879B2 (en) 2009-04-02 2012-04-24 Advanced Ion Beam Technology, Inc. Step down dechucking
JP2010135834A (ja) * 2010-02-15 2010-06-17 Ulvac Japan Ltd 真空処理方法
JP2010141352A (ja) 2010-02-26 2010-06-24 Ulvac Japan Ltd 真空処理方法
JP5486970B2 (ja) * 2010-03-17 2014-05-07 東京エレクトロン株式会社 基板脱着方法及び基板処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004534384A (ja) * 2001-03-27 2004-11-11 ラム リサーチ コーポレーション デチャックの音響検出及びその装置
CN1529908A (zh) * 2001-06-28 2004-09-15 ��ķ�о����޹�˾ 陶瓷静电卡盘组件及其制备方法

Also Published As

Publication number Publication date
KR20150122725A (ko) 2015-11-02
JP2016515301A (ja) 2016-05-26
US20140240891A1 (en) 2014-08-28
TWI559439B (zh) 2016-11-21
WO2014133840A1 (en) 2014-09-04
TW201442142A (zh) 2014-11-01
CN105190861A (zh) 2015-12-23
KR101631155B1 (ko) 2016-06-17
US9142438B2 (en) 2015-09-22
JP6374885B2 (ja) 2018-08-15

Similar Documents

Publication Publication Date Title
JPH03211753A (ja) 半導体製造装置
EP0376611A3 (en) Electrophoretic system
EP1662559A3 (en) Chucking method and processing method using the same
WO2008120467A1 (ja) 半導体装置の製造方法
US20100103583A1 (en) Wafer grounding methodology
EP1217655A1 (de) Methode zur Handhabung dünner Wafer
WO2018173781A1 (ja) ピックアップ方法、ピックアップ装置、及び実装装置
EP2330619A1 (en) Electrostatic chuck
CN105190861B (zh) 从平台夹持与解除夹持晶圆的方法
JP6765761B2 (ja) 静電チャック装置及び静電吸着方法
US20080123241A1 (en) Mobile electrostatic carrier wafer with electrically isolated charge storage
US9978626B2 (en) Carrier wafer, method for holding a flexible substrate and method for the manufacture of a carrier wafer
JPH08191099A (ja) 静電チャック及びその製造方法
CN108231655B (zh) 静电吸附基底的方法
KR100483737B1 (ko) 기판흡착방법 및 그 장치
JPWO2013137414A1 (ja) 静電チャック装置及びその制御方法
CN108878346B (zh) 一种解决静电卡盘粘片的工艺方法
GB2293689A (en) Electrostatic chuck
JPH0685045A (ja) ウェーハ離脱方法
CN112335031B (zh) 静电卡盘用供电装置及基板管理方法
US11121649B2 (en) Electrostatic workpiece-holding method and electrostatic workpiece-holding system
JPH0216749A (ja) 電子ビーム露光装置用ウェハーホルダ
KR101319765B1 (ko) 미세전극 구조의 정전 척
CN107546170B (zh) 设置静电卡盘电压的方法、装置及半导体加工设备
US20200234961A1 (en) Substrate processing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant