CN1051891C - 交换设备中的位错监测装置 - Google Patents

交换设备中的位错监测装置 Download PDF

Info

Publication number
CN1051891C
CN1051891C CN93120599A CN93120599A CN1051891C CN 1051891 C CN1051891 C CN 1051891C CN 93120599 A CN93120599 A CN 93120599A CN 93120599 A CN93120599 A CN 93120599A CN 1051891 C CN1051891 C CN 1051891C
Authority
CN
China
Prior art keywords
bit
errors
check
information
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN93120599A
Other languages
English (en)
Other versions
CN1090699A (zh
Inventor
L·M·拉森
E·C·韦斯特隆德
K·E·阿尔巴格
R·K·西森伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1090699A publication Critical patent/CN1090699A/zh
Application granted granted Critical
Publication of CN1051891C publication Critical patent/CN1051891C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/555Error detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0078Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079Formats for control data
    • H04L1/0082Formats for control data fields explicitly indicating existence of error in data being transmitted, e.g. so that downstream stations can avoid decoding erroneous packet; relays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/08Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823Errors, e.g. transmission errors
    • H04L43/0847Transmission error
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/557Error correction, e.g. fault recovery or fault tolerance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Selective Calling Equipment (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

本发明涉及用于检测出现在构成通信系统(1)的一部分的交换设备(2)中所用的数据单元的位错误的装置。第一装置(100)被用于检测出现在数据单元的信息载区(33)中的位错误,且当检测到位错误时,第二装置(102,103)把此位错误记入一个位错误记录单元(102)中。单元(100)被用来修改信息载区(33)和/或改正所述位错误。

Description

交换设备中的位错监测装置
本发明涉及监测交换设备中的位错误的装置。
所述的交换设备被包括在通信系统中,并通常有分组交换设备的结构。
本发明所涉及的交换设备是这样的,其中若干输入链路经第一交换口连接,若干输出链路经第二交换口连接,并且它包括必要的一些控制装置及用于连接输入链路和所指示的输出链路的耦合装置,其中输出链路的指示是由出现在输入链路上的一或多个数据单元形式的一些信号来启动的。
这些数据单元一般是标准化的,并有恒定的长度,它包括载有地址的第一区和载有信息的第二区,其中第一区包括用于识别目的地址的第一子区和用于检测出现在第一子区中位错的检验和的第二子区。
在先有技术中,已知若干种具有上述通用结构的分组交换式交换设备设计。已知可借助虚拟目的地址经由控制器去控制分组交换。这虚拟地址可在数据单元的第一地址载区中示出。且每次需要与所希望目的地地址有关的信息时都在存储器中查阅一个表,以借助控制装置实现所述控制。如美国专利4,451,827及4,507,782所描述的。
根据ATM(异步转换模式)系统建立的、其中可具体应用本发明的分组交换机,是先有技术中已知的。
对前述借助标准格式数据单元控制的交换设备,已知载有地址的第一子区专门形成一可被插入第二子区中的检验和,后者适于借助专门选定的算法来发现第一子区中的位错误。
若在第一子区中发现了位错误,这通常被认为严重得必须去掉整个数据单元,因为这种位错误通常意味着数据单元的地址错了,而让带错误地址的数据单元进入上述交换设备是极有害的。
在已知系统的情况下,去掉仅在第二信息载区中有位错误的整个数据单元被认为是不必要的,因为这种错误所引起的缺陷是不严重的。
在研究上述背景技术时,可见一个技术上可行的考虑和一个技术问题,是在分组式交换设备中的第二信息载区中进行位错监测的优点超过了在该设备中引入额外位错检测装置所带来的缺点。
在考虑上述先有技术时,还将看到在这类交换设备中与必要的内部信号进行控制的有关一个技术问题,在于在第二信息载区中实现位错监督检测的简化和改善,此外,还可随所发现之位错的结构而对可能的监测过程进行选择。
由此可见,技术问题在于实现通过当在第二位错误监测区中检测到位错误时选择下列程序之一而在交换设备的控制功能方面得到的简化:
根据位错误的结构,在有关的数据区中补充位结构;和/或
根据所述错误的结构修改出现的位错误;和/或
在数据单元的一个位置上,选择简单标记标明在第二信息载区中有一个位错误。
还会看到,一个技术问题,在于在整个数据单元中为可能的位错误提供更全面的监测才能实现交换设备控制系统的简化。
还会看到,一个技术问题,在于借助所选多项式算出的检验和或通过计算奇偶校验位以及根据输送路径长度选择监测方法等来监测第二信息载区中出现位错误的重要意义。
此外的另一个技术问题,是实现与用于交换设备中其他信息的位结构进行监测有关的优点;这些信息不同于但依赖于包含在交换外数据单元的第一地址载区中的地址信息。
另一个技术问题,是一个计算出来的检验和或估算的一些奇偶校验位在提供所述附加信息的交换内数据单元中应放置在何处。
一个技术上隐含的理解,在于容许附加信息加到输入数据单元中形成交换内数据单元,以及允许借助检验和或奇偶校验位对交换外数据单元的第一地址载区进行位错监测的意义,同时也在于该检验和或这些奇偶校验位应放在哪里,或还在于应采用哪个多项式来实现检验和的适当计算。
还会看到,一个技术问题,是实现为监测数据单元第一数据区选择奇数奇偶性和为监测数据单元的其余部分选择偶数奇偶性的优点,反之亦然,以及应对交换设备内数据单元的哪些部分或数据区的所述奇偶性类别之一进行监测。
还会看到,一个技术问题,在于只要通过隔离错误源或简化定位即可实现修改在第二数据区中位错误的优点,及实现能进行这种修改的装置。
在交换内部耦合的情况下,一个技术问题在于当在第二数据区中发现某些位错误时,通过标明检验和或标明其属于交换内数据单元的奇偶校验位已被改变从而虽然有残余的错误,但它们也不被直接标为位错误。
本发明基于监测在通信系统中的分组交换设备的位错误。若干输出链路经第一交换口与交换设备相连,且交换设备包括把输入链路与它所指示的输出链路相连所必需的耦合装置和控制装置。
输出链路被出现在输入链路上的信号所指出或指明,这些信号有一或多个数据单元的形式。各数据单元有恒定的长度,并包括载址的第一数据区和载信息的第二数据区,其中地址载区包括用于目的地址识别的第一子区和一第二子区,后者有适于借助一选用的多项式来发现第一子区中位错误的位结构。
为解决前述的一或多个问题,本发明提出为交换设备提供用于发现第二信息载区中的位错误的一个第一装置。交换设备还包括第二装置,后者在发现位错误时把错误记在记录单元中。第一装置或单元的目的,是补充第二信息载区和/或修正出现的位错误。
根据本发明的实施例,借助一检验和对第二信息载区进行位错监测,而一个算出的检验和被置于第二数据区之后的区域中。
还可借助置于紧挨第二数据区之后或沿该第二区安置的多个奇偶校验位来对前述信息载区进行位错监测。
其在其他信息中还包含交换内路由信息和地址信息的附加信息,可借助检验和或奇偶校验位对该信息进行位错监测,其中算出的检验和或所述奇偶校验位被置于所述附加信息之后的区域中。
根据本发明的一个具体特征,借助检验和和/或奇偶校验位,对附加信息和第一址址载区进行位错监测,其中算出的检验和被置于第一地址载区后部的第二子区中,而检验和则借助下式的多项式计算:
X8+X2+X+1
根据本发明的另一个发现,通过具有数据单元并行传送的奇偶校验位来监测数据单元,并通过借助在半行传送情况下算出的检验和对相应数据单元进行监测来实现位错监测。
在实施本发明时,最好在监测给定区时采用奇数奇偶性而在监测数据单元的其余区时采用偶数奇偶性,或是相反,奇数奇偶性可被用于监测第一数据区和附加信息,而偶数奇偶性可被用于监测数据单元的其余部分,或是相反。
当在第二数据区中发现位错误时,错误受到调整,以隔离错误源或简化对错误的定位。这可通过补充错误位或修改错误的数据单元的检验和或其奇偶校验位来实现,或通过在数据单元中加上一位以表明该数据单元的检验和或其奇偶校验位已因早先在第二数据区中发现的位错误而被改变来实现。
本发明装置用于交换设备中的位错监测,它的主要优点,在于改善了对连接和交换设备的性能的监测条件,并使位错误能得到隔离和定位。
交换设备中的控制功能,可通过监测交换内数据单元的第二信息载区中的位错误而得到简化。
这使得能通过估算可能的设备老化,以简单的方式实现预测性的错误监测。
现在结合附图来更详细地描述最佳交换设备的一个实施例及有关的位错监测装置。在附图中:
图1高度概括地显示了构成通信系统一部分的新式ATM型交换设备;
图2原理地显示了在交换设备的输入端引入附加的位结构及在交换设备的输出端移去此附加位结构;
图3显示了早先已知的和标准的交换外数据单元即所谓ATM单元的原理设计;
图4显示了交换内数据单元格式的第一实施例,其中第二信息载区的一个已算出的检验和被置于该第二数据区之后部;
图5显示了交换内数据单元格式的第二实施例,其中利用奇偶校验位来发现第二信息载区中的位错误;
图6显示了交换内数据单元格式的第三实施例,其中为交换外数据单元第一地址载区的位结构计算了检验和;
图7显示了交换内数据单元格式的第四实施例,其中对整个数据单元借助奇偶校验位实现了位错监测。
图8显示了交换内数据单元格式的第五实施例,其中采用了奇数或偶数的奇偶校验位;
图9显示了交换内数据单元格式的一个例子,其中根据图7插入了附加信息;
图10是估算位错误出现的几种可能性之一及根据所述错误的性质而遵循一或多种可用的处理过程的示意框图。
图1是构成通信系统1的一部分的交换设备2的简化构造,该设备是所谓ATM(异步转换模式)交换型的。
ATM技术是已知的,因而不必对其进行细述。
若干输入链路4经第一交换口3连到交换设备2,而若干输出链路6经第二交换口5连到交换设备。所示的交换设备2包括控制装置10和把链路4与所指明的输出链路6相连所需的耦合装置11,所述输出链路6由出现在输入链路4上的一或多个数据单元30形式的信号指明或指出。
数据单元30具有CCITT标准,它在其他信息中含有一虚拟目的地址的一个标题或地址载区32中有5个八位位组,并在包含实际信息的一个信息区(有效负载)或信息载区33中有48个八位位组。
根据本发明的一个实施例,附加位结构1形式的附加信息应加到第一交换口3中的交换外数据单元30上,从而这些额外的信息位被分配给一个与数据单元标题32中的地址信息有关的其他信息中的位结构,这额外的信息位专被用于交换设备内部的控制选择功能,而不是用在数据单元32中的位结构。这些额外的信息位在第二交换口5中移开,如图2所更详细显示的。
在1992年11月9日申请的题为“Identification of Datapackets”的瑞典专利申请第9203332-3号中,给出了对形成并利用这种附加信息的条件的更详细的描述。
图2显示了数据区形式31中的附加信息被加到交换口3中的输入交换外数据单元30,以形成在交换设备内部的用的数据单元30′,且只有这种附加信息或数据区31在交换口5中移开。
从图2可见,耦合装置11由两个交换列复合制成,称为A和B交换面,且通常仅选用一个面进行所需的连通。
虽然两个交换面提供了高度的系统可靠性,但应理解在采用两个以上的交换面时,这种可靠性更大。
当允许较低的系统可靠性时,可仅用一个交换面。
如图2所示,交换口5包括检查数据单元的质量的装置5a和5b。这些装置能执行质量检查、执行数据单元位结构控制并根据给定算法的计算、或以某种其他方式确定数据单元的现行质量,并启动开关5C以选用交换面A和B之一或两者。
提供了单元5d,专用于去掉附加或补充位结构31。
图3原理地显示了一种简单设计中的已知标准ATM数据单元的格式或结构。
在称为“标题”的区或第一子区32中的字段32′的前四个八位位组,容纳了虚拟目的地址。第一子区或标题32中的第二子区或字段32″中的第五个八位位组,容纳了用来发现寻址部分或字段32′中的位错误的检验和。该检验和被称为“HEC”(标题错误控制)并遵照CCITT标准。在信息载区33中跟随的48个八位位组包含用户数据并被称为“有效负载”。
当ATM单元有图3所示的结构或格式时,可借助出现在第二子区或字段32″中的检验和来发现寻址部分或字段32′中的位错误;此和是可用多项式X8+X2+X+1计算产生的八位检验和。
当在字段32′中检测到位错误时,场中所有的位都以已知的方式通过若干反馈移位寄存器。单个和双重错误可借助这些移位寄存器检测,且单个错误的改正或调整可按已知方式进行。
对已标准化的ATM数据单元进行第一子区或字段32′中的位错监测,是已知的。
本发明利用根据第二信息载区33中待传给相应数据单元的信息内容的一个进一步检验或控制功能,改善了交换机内的位错监测。这里的检验和用诸如X10+X9+X6+X5+X+1的多项式,在数据单元的信息载区或有效负载上算出。
此多项式应不同于用于计算第二子区或字段32′中的检验和的多项式,因为信息载区33′远大于字段32′。
图4显示了以交换机内部格式构成数据单元的一个例子,其中借助算出的检验和监测信息载区33中的位错误。这主要适用于较长的传送路径。
在此情况下,用于监测信息区33中位错误的检验和被置于紧跟在该区之后的自有或单独区中。图4的检验和被称为PEC(有效负载错误控制)并被分配有标为33′的区和控制场。这些区和场占有十位大小。
当根据图4把检验和的字段33′置于信息区33之后时,得到硬件的好处,尽管检验和的字段33′会被置于信息区33之前。在后一种情况下,当产生控制场时,必需给数据单元附加缓冲区。
上述多项式使检验和能在控制或检验场中检测单个的、双重的和三重的数据区域。但它不能被用于修正错误。
图5显示另一数据单元替代格式,其中检验和被认为太复杂而无法处理,且其中所选的传送路径较小。在此图中,标为33″的区或场中的典型奇偶校验位被提供给信息载区33。
传送的奇偶校验位数取决于所希望的位错检测精确度。
除了以图5的方式沿信息区33设置奇偶校验位之外,这些校验位还可按类似于图4的方式紧挨在信息区33之后设置。
图5例示奇偶校验位已被加入信息区33中的每一第八位。
确定ATM交换路由的一个标志与随着每一输入交换外ATM数据单元的适用于交换内部定路由的信息一同被提供,此信息的性质及功能在前述瑞典专利申请中有更详细的描述。
此信息由一个位结构中的若干位组成,该位结构应被置于各数据单元之前的、被标为“Predata”的区31中,如图6所示。交换设备中各数据单元包含公布它要传送哪一个的信息。
确定路由信息之外的信息也被传到数据单元。
由于在区31中的前述附加或补充位或“Predata”与数据单元的定路由有关,因此这些位的正确性极为重要。因而,最好也仔细监测区31中的位结构的位错误。
这种位错监测,可用若干可行方法之一进行。
一种方法,是借助检验和监测区31中的附加位,并按计算图3中区32′的场32″的方式,计算区31的检验和。在图6中,此检验和被标为32并被指定为"IHEC"。
另一种方法,是以图7所示方式,借助奇偶校验位31′来监测区31。
当需要限制提供给数据单元的位数时,另一种方法是去监测数据区31并把区32′的位错监测与区31的监测相结合。可以计算两个区公共的检验和,而不是为区31计算一个检验和又为区32计算另一个。
图6显示了当为区31和32计算出检验和时的交换机内部的数据单元结构。该检验和被标为IHEC(内部标题错误控制)并被置于与ATM数据单元的场HEC(32″)相同的位置。没有什么阻止IHEC字段32″由奇偶校验位而不是检验和组成。
当在交换设备中的两个相邻硬件功能之间传送内部的有关数据单元时,也许不必计算检验和,如字段32″、字段32,及字段33′的检验和。在最好以并行格式实现的短距传送时,可用正常奇偶性实现位错监测,如图7所示。图7和8均显示如何以并行格式传送奇偶校验位。奇偶校验位被用于监测位错误,尽管在单元中有若干检验和。
当从串行转为并行格式时,提供了奇偶校验位。同时既采用字段32又用字段33′的一个优点,是位错控制或检验可重迭。在这种情况下,当要再次计算字段32″和字段33′时,位错监测由奇偶校验位维持。
如所示,字段32中的检验位可被用来发现数据单元的限制。为避免要对每个线路板子功能计算字段32,数据单元最好包含指示单元开始的信号。当想限制单元的并行格式的宽度时,可结合奇偶校验位和单元同步信号。通过利用第一子区32′上的奇数奇偶性32″和数据单元其余部分的偶数奇偶性,借助奇偶性同时获得了单元同步信号和位错监测功能,如从图8将更清楚地看到的。
图9显示了交换设备的内部数据单元的区32、32和33中的位结构的例子。
一个基本规律是,当在数据单元标题32或预数据区31中发现位错误时,应去掉有错的单元。这样做是因为在这些区之一中的位错误可导致数据单元的误定路由。另一方面,当在信息区33中发现位错误时,数据单元应被允许继续传送。让用户收到信息区中有位错误的数据单元,比完全收不到单元要好。
图10是示意框图,显示了估算出现的位错误;确定位错误位置;并根据位错误的性质和位置采取预定措施的一种可能性,该可能性是许多个中的一个。
这样,图10显示出应测试内部数据单元30′以检验可能的位错误。
为此,采用了本身已知的错误发现单元100。该单元有内设的功能,而有关功能的选择,是由技术人员按照一些特性来确定的;这些特性在The Mill Press,Cambridge,Mass.,USA and London G.B.出版的W.Wesley Peterson和J.E.Weldon,Jr所写的"Error-Correcting-Code",Second Edition 1972,一文中作了描述。
单元100可在奇偶校验位检验中估算位错误,或借助唯一确定的多项式所实现的计算来找出位错误。
单元100,当在区31和32中发现位错误时,经导体101去掉数据单元30′。
该单元,当在区33中发现位错误时,改变位于区33中的,在字段33C,PEI(有效负载错误识别)中的数字值。
这一发现被寄存在一硬件计数器102中并被传送到一个处理单元103。
硬件计数器102可与一个存储-与-时间寄存器104相连,从而能经处理单元103实现预测位错误监测处理。关于单位时间中在区33中的位错误数的连续信息,可给出与设备的即时标准和老化趋势有关的信息。
处理单元103还可根据位错误的性质,经导体105把发现的位错误传到高级处理器。
若需修改位错误以给出正确的位结构,单元100可做到这点。
错误发现单元100还可检测字段33C(PE1),且当字段33中出现了位错误时,使字段33C(PEI字段)指示没有信号被送至计数器102或处理单元103。
这样,可确定区33中的位错误可经单元100以下列方式得到处理:
a)计算位错误以使调整过的数据单元正确。
b)调整位错误,以使数据单元检验和和/或奇偶校验位检验正确。
c)位错误不被调整且字段33C被设定在表明出现位错误的状态。
d)位错误不被调整,且以某种方式使位错误监测装置不工作。
若很需要修改位错误,则可重新计算字段33′以使其内容与不正确的字段33相符合。
每一位错误修改或因位错误所采取的步骤的目的,是使随后的各位错误检测单元不表示带不正确字段33′的数据单元,从而不计算错误报告而将其送到高级处理单元。
这使得错误易被隔离且错误源易被标明,因为高级处理单元仅得到单个错误报告。
如前所述,也可使数据单元中的字段33C表示字段33或33′是否已因发现了位错误而被改变。当交换机有冗余交换面(如图2)时,包含在此位中的信息会是令人感兴趣的。当综合来自冗余交换面的多单元数据流时,对哪个数据单元将被允许继续,将作出选择。作出数据单元选择的单元可考虑到在“有效负载”或区33中是否出现了位错误。
通过为不同的数据区选择奇数和偶数奇偶性,这些不同区之间的界面,可作为同步脉冲之类的参照。
应理解,本发明并不限于其前述实施例,且在所附权利要求书所限定的本发明范围内,可进行多种修改。

Claims (19)

1.用于在构成通信系统(1)的一部分的分组交换设备(2)中进行位错误监测的装置,其中多条输入链路(4)经第一交换口(3)与交换设备(2)相连,且多条输出链路(6)经第二交换口(5)与交换设备相连,而其中交换设备(2)包括控制装置(10)和把输入链路(4)与其所指明的输出链路(6)耦合所需的耦合装置(11),其中对输出链路(6)的指明由出现在输入链路(4)上的一或多个数据单元(30)形式的信号启动;其中数据单元有恒定的长度并包含第一地址载区及第二信息载区;且其中地址载区包括用于识别目的地地址的第一子区和具有适于发现出现在该第一子区中位错误的位结构的第二子区;
其特征在于用于在交换设备中发现出现在所述第二信息载区(33)中的位错误的第一装置(100),在有位错误时把出现的位错误记入位错误记录单元(102)的第二装置(102,103)、及包括用于补充所述第二信息载区(33)和/或调整出现的位错误的第三装置(100)的单元。
2.根据权利要求1的装置,其特征在于借助检验和对所述第二信息载区进行位错监测。
3.根据权利要求2的装置,其特征在于算出的检验和被置于第二数据区之后。
4.根据权利要求1的装置,其特征在于借助多个奇偶校验位对所述第二信息载区进行位错监测。
5.根据权利要求4的装置,其特征在于奇偶校验位紧接在第二数据区之后。
6.根据权利要求4的装置,其特征在于奇偶校验位被与第二数据区一同放置。
7.根据权利要求1的装置,其特征在于借助检验和或奇偶校验位对包含交换内部的路由信息和地址信息及其他的补充信息进行位错误监测。
8.根据权利要求7的装置,其特征在于算出的检验和或奇偶校验位被置于所述补充信息之后。
9.根据权利要求1或7的装置,其特征在于借助检验和或借助奇偶校验位对补充信息和第一地址载区进行位错误监测。
10.根据权利要求9的装置,其特征在于算出的检验和被置于所述第一地址载区之后。
11.根据权利要求10的装置,其特征在于检验和是借助具有X8+X2+X+1形式的多项式算出的。
12.根据权利要求1的装置,其特征在于在数据单元并行传送的情况下位错监测是通过用奇偶校验位并借助算出的检验和来监测相应的数据单元而实现的。
13.根据权利要求12的装置,其特征在于用奇数奇偶性来监测一选定的数据区并用偶数奇偶性来监测数据单元的其余部分,或相反。
14.根据权利要求1或2的装置,其特征在于奇数奇偶性被用于监测第一数据区及补充信息,而偶数奇偶性被用于监测数据单元的其余部分,或相反。
15.根据权利要求1的装置,其特征在于当数据单元的第一数据区和/或补充信息中确定了位错误时,不正确的数据单元被去掉。
16.根据权利要求1的装置,其特征在于当在第二数据区中确定了位错误时,位错误被改正以隔离错误源或简化错误的位置。
17.根据权利要求16的装置,其特征在于通过改正不正确数据单元的检验和或其奇偶校验位来修改位错误。
18.根据权利要求17的装置,其特征在于一个信息位被提供给数据单元以表明数据单元的检验和或其奇偶校验位已由于早先在第二数据区中发现的位错误而被改变。
19.根据权利要求18的装置,其特征在于所述信息位被置于第二数据区之后。
CN93120599A 1992-11-24 1993-11-24 交换设备中的位错监测装置 Expired - Lifetime CN1051891C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9203528A SE470544B (sv) 1992-11-24 1992-11-24 För en bitfelsövervakning i en väljarutrustning avsedd anordning
SE9203528 1992-11-24

Publications (2)

Publication Number Publication Date
CN1090699A CN1090699A (zh) 1994-08-10
CN1051891C true CN1051891C (zh) 2000-04-26

Family

ID=20387916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93120599A Expired - Lifetime CN1051891C (zh) 1992-11-24 1993-11-24 交换设备中的位错监测装置

Country Status (13)

Country Link
US (1) US5537428A (zh)
EP (1) EP0671093B1 (zh)
JP (1) JP3200439B2 (zh)
KR (1) KR100265575B1 (zh)
CN (1) CN1051891C (zh)
AU (1) AU674370B2 (zh)
BR (1) BR9307512A (zh)
DE (1) DE69333437D1 (zh)
FI (1) FI952514A (zh)
MX (1) MX9306800A (zh)
NO (1) NO952046L (zh)
SE (1) SE470544B (zh)
WO (1) WO1994013082A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE503589C2 (sv) * 1994-02-10 1996-07-15 Ericsson Telefon Ab L M Förfarande och anordning för övervakning av ett minne
US7190681B1 (en) * 1996-07-10 2007-03-13 Wu William W Error coding in asynchronous transfer mode, internet and satellites
US6148422A (en) * 1997-10-07 2000-11-14 Nortel Networks Limited Telecommunication network utilizing an error control protocol
US6209112B1 (en) * 1998-07-31 2001-03-27 Lucent Technologies Inc. Apparatus and method for reducing power consumption of an error-correcting decoder
US6434191B1 (en) * 1999-09-30 2002-08-13 Telcordia Technologies, Inc. Adaptive layered coding for voice over wireless IP applications
US6973084B1 (en) * 2000-02-23 2005-12-06 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6771663B1 (en) 2000-02-23 2004-08-03 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US7006525B1 (en) 2000-02-23 2006-02-28 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6999479B1 (en) 2000-02-23 2006-02-14 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6778561B1 (en) 2000-02-23 2004-08-17 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6847644B1 (en) 2000-02-23 2005-01-25 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6894970B1 (en) * 2000-10-31 2005-05-17 Chiaro Networks, Ltd. Router switch fabric protection using forward error correction
US20020194363A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
US20020191621A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
JP4918824B2 (ja) * 2006-08-18 2012-04-18 富士通株式会社 メモリコントローラおよびメモリ制御方法
CN104717031B (zh) * 2013-12-12 2018-06-26 华为终端(东莞)有限公司 流媒体报文的处理方法、WiFi芯片及移动终端
EP3358483B1 (de) * 2017-02-06 2021-10-20 Siemens Healthcare GmbH Übertragen eines datensatzes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0516042A2 (en) * 1991-05-27 1992-12-02 Fujitsu Limited ATM cell error processing system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451827A (en) * 1981-09-22 1984-05-29 The Johns Hopkins University Local area communication network
JPS5866448A (ja) * 1981-10-16 1983-04-20 Hitachi Ltd パケット交換における誤り検出方式
US4712215A (en) * 1985-12-02 1987-12-08 Advanced Micro Devices, Inc. CRC calculation machine for separate calculation of checkbits for the header packet and data packet
US4712214A (en) * 1986-01-10 1987-12-08 International Business Machines Corporation Protocol for handling transmission errors over asynchronous communication lines
US4862461A (en) * 1987-01-12 1989-08-29 International Business Machines Corp. Packet switch network protocol
US5010553A (en) * 1988-12-05 1991-04-23 Compuquest, Inc. High speed, error-free data transmission system and method
EP0402741B1 (de) * 1989-06-16 1995-09-13 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung für das Weiterleiten von nach einem asynchronen Transfermodus übertragenen Zellen
US5119370A (en) * 1989-09-28 1992-06-02 Northern Telecom Limited Switching node for a communications switching network
US5182752A (en) * 1990-06-29 1993-01-26 Digital Equipment Corporation Method and apparatus for transferring data between a data bus and a data storage device
JP3001953B2 (ja) * 1990-10-20 2000-01-24 富士通株式会社 仮想識別子変換装置
US5130984A (en) * 1990-12-18 1992-07-14 Bell Communications Research, Inc. Large fault tolerant packet switch particularly suited for asynchronous transfer mode (ATM) communication
JP2892180B2 (ja) * 1991-04-30 1999-05-17 富士通株式会社 Atmクロスコネクト装置の監視方式
BE1004959A3 (nl) * 1991-06-28 1993-03-02 Bell Telephone Mfg Werkwijze en inrichtingen voor het testen van atm-verbindingen.
US5184347A (en) * 1991-07-09 1993-02-02 At&T Bell Laboratories Adaptive synchronization arrangement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0516042A2 (en) * 1991-05-27 1992-12-02 Fujitsu Limited ATM cell error processing system

Also Published As

Publication number Publication date
EP0671093A1 (en) 1995-09-13
AU674370B2 (en) 1996-12-19
KR100265575B1 (ko) 2000-09-15
FI952514A0 (fi) 1995-05-23
DE69333437D1 (de) 2004-04-08
CN1090699A (zh) 1994-08-10
JP3200439B2 (ja) 2001-08-20
BR9307512A (pt) 1999-08-31
WO1994013082A1 (en) 1994-06-09
FI952514A (fi) 1995-05-23
AU5582394A (en) 1994-06-22
NO952046D0 (no) 1995-05-23
EP0671093B1 (en) 2004-03-03
US5537428A (en) 1996-07-16
KR950704884A (ko) 1995-11-20
SE470544B (sv) 1994-07-25
MX9306800A (es) 1995-01-31
SE9203528L (sv) 1994-05-25
SE9203528D0 (sv) 1992-11-24
JPH08503589A (ja) 1996-04-16
NO952046L (no) 1995-07-21

Similar Documents

Publication Publication Date Title
CN1051891C (zh) 交换设备中的位错监测装置
CN1045676A (zh) 通信交换系统
US7324913B2 (en) Methods and apparatus for testing a link between chips
US7463649B2 (en) System and method for checking validity of data transmission
US20180359168A1 (en) Injecting lost packets and protocol errors in a simulation environment
CN1675864A (zh) 容错以太网中的时钟同步方法
CN101366183A (zh) 用于差错管理的方法和设备
CN1703881A (zh) 集成电路和建立事务处理的方法
CN1054344A (zh) 数据流中帧对齐字的检测方法和设备
CN1819560A (zh) 多单元发送时的报文序列号检测方法及装置
CN1799039A (zh) 用于区分状态信息与读数据的存储接口协议
CN1496515A (zh) 同步多个ttcan总线的全局时间的方法以及相应的总线系统
CN1758581A (zh) 保护输入/输出总线与网络间传输数据完整性的方法和系统
CN1162227A (zh) 数据结构、数据通信方法、设备和通信终端设备
CN1104355A (zh) 相交电缆检测系统
CN103297185B (zh) 发送和接收系统及方法
US5539754A (en) Method and circuitry for generating syndrome bits within an error correction and detection circuit
EP2571187A1 (en) Information processing system, transmitting apparatus, receiving apparatus, and method of processing information
TWI254520B (en) Device and method for retraining a receiver, and a transmitter
CN1145287C (zh) 用于时分多址系统的差错比特纠正方法及比特纠正电路
CN114337938A (zh) 一种数据传输方法、数据重传方法、装置和相关设备
CN104581772B (zh) 一种网络节点的报文传输的容错方法及网络节点
CN1838096A (zh) PCI-Express通信系统
US20160139860A1 (en) Communication system, image forming apparatus and communication method
CN1114301C (zh) 分组数据传输设备及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20131124

Granted publication date: 20000426