CN105187050A - 一种可配置的五输入查找表电路 - Google Patents

Abstract

本发明公开了一种可配置的五输入查找表电路，属于可编程逻辑器件技术领域，解决了现有技术中查找表逻辑资源的密度偏低，配置不灵活的问题。本发明在现有的五输入查找表电路中增加了若干个二输入数据选择器；二输入数据选择器的选择端通过SRAM编程、Flash编程、熔丝、反熔丝等方式进行配置，用较少的逻辑资源实现包括加法器、数据选择器在内的多种逻辑功能，提高配置时布线资源的利用率。本发明用于在可编程逻辑器件中实现多种逻辑功能。

Description

一种可配置的五输入查找表电路

技术领域

本发明涉及可编程逻辑器件技术领域，尤其涉及一种可配置的五输入查找表电路。

背景技术

查找表是可编程逻辑器件结构中最基本和核心的逻辑部件。基于查找表(Look-upTable，LUT)的可编程逻辑器件，具有开发周期短、成本低、风险小、集成度高、灵活性大等优点，被广泛应用于通信、互联网、汽车以及航空航天等领域。

通常，一个N输入查找表包括2N个可编程存储元件，以及一个2N到1的多路数据选择器。随着查找表输入端数量的不断增加，电路规模将按照2N规律急剧增加，致使面积变大、功耗变高以及速度变慢等。通过增加查找表输入端数据实现多种函数，并不具有实用价值。而研究表明，输入端数量为4至6的查找表具有最佳的面积和延时性能。因此，此类的查找表在可编程逻辑单元中得到广泛应用。

图1所示为现有的五输入查找表电路。五输入查找表电路基于两个四输入查找表单元，两个四输入查找表单元复用四个相同的输入信号。通过第五个输入信号来控制二输入数据选择器的选择端，进而控制五输入查找表电路的输出。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

现有的4至6输入查找表逻辑资源的密度偏低，配置固定且不灵活，因此，基于现有的查找表在配置复杂的逻辑函数时，会消耗较多的逻辑资源，同时布线资源的有效利用率也相对较低。

发明内容

本发明提供的一种可配置的五输入查找表电路，能够增强可编程逻辑单元配置的灵活性，提高了逻辑资源和互连资源的利用率。

本发明提供一种可配置的五输入查找表电路，包括两个四输入查找表单元以及四个二输入数据选择器，其中，

第一四输入查找表单元和第二四输入查找表单元的三个输入端复用第一输入信号、第二输入信号以及第三输入信号；

所述第一四输入查找表单元的输出端与第一二输入数据选择器的第一输入端连接；所述第二四输入查找表单元的输出端与第一二输入数据选择器的第二输入端连接；所述第一二输入数据选择器的输出端为所述五输入查找表电路的输出端；

第二二输入数据选择器的第一输入端连接第四输入信号，第二输入端连接第五输入信号，输出端连接所述第一四输入查找表单元的第四输入端；

第三二输入数据选择器的第一输入端连接所述第五输入信号，第二输入端连接进位输入信号，输出端连接所述第二四输入查找表单元的第四输入端；

第四二输入数据选择器的第一输入端连接第六输入信号，第二输入端连接配置信号，输出端作为所述第一二输入数据选择器的选择端。

本发明提供的五输入查找表电路在现有查找表电路的基础上增加若干个二输入数据选择器。通过配置二输入数据选择器选择控制信号，用较少的逻辑资源实现包括加法器、数据选择器在内的多种逻辑功能，有效提高配置时布线资源的利用率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有的五输入查找表的电路原理图；

图2为本发明实施例1的五输入查找表电路的原理图；

图3为本发明实施例1配置为四输入数据选择器的电路原理图；

图4为本发明实施例2的五输入查找表电路的原理图；

图5为本发明实施例2配置为带有进位输入和进位输出加法器的电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

实施例1

本发明所提供的可配置的五输入查找表电路，如图2所示，包括两个四输入查找表单元以及四个二输入数据选择器，其中，

第一四输入查找表单元110和第二四输入查找表单元111的三个输入端复用输入信号A1、A2、A3；所述第一四输入查找表单元110的输出端与第一二输入数据选择器120的第一输入端连接；所述第二四输入查找表单元111的输出端与所述第一二输入数据选择器120的第二输入端连接；所述第一二输入数据选择器120的输出端为所述五输入查找表电路100的输出端；

第二二输入数据选择器的121第一输入端连接输入信号AD，第二输入端连接A0，输出端连接所述第一四输入查找表单元110的第四输入端；

第三二输入数据选择器122的第一输入端连接所述输入信号A0，第二输入端连接进位输入信号CIN，输出端连接所述第二四输入查找表单元111的第四输入端；

第四二输入数据选择器123的第一输入端连接输入信号A4，第二输入端连接配置信号，输出端作为所述第一二输入数据选择器120的选择端。

本发明可配置的五输入查找表电路在传统的五输入查找表的基础上，增加了第二二输入数据选择器的121、第三二输入数据选择器122和第四二输入数据选择器123，通过三个二输入数据选择器可以实现加法器以及数据选择器在内的多种逻辑功能。因此，与现有技术相比，本发明用较少了逻辑资源实现了多种逻辑功能，有效提高了配置时布线资源的利用率。减少资源的占有面积，同时采用五输入也有效提升电路的处理速度。下面对本实施例配置加法器和数据选择器的过程进行详细介绍。

首先介绍带进位输入的两位操作数加法器的配置过程。在配置时，操作数A和B分别为输入信号A1、输入信号A2输入两个四输入查找表单元的两个输入端；所述第三二输入数据选择器122选择所述进位输入信号CIN，所述第二四输入查找表单元111对输入的两位操作数和所述进位输入信号CIN进行加法运算操作；所述第四二输入数据选择器123选择配置信号“1”，控制所述第一二输入数据选择器120选择所述第二四输入查找表单元111输出求和信号。

现有技术中，查找表单元只能对两位操作数A和B进行求和。当与进位输入信号CIN进行运算产生求和信号的时候，还需要一个额外的异或逻辑。而本发明所提供的实施例中，求和信号可以由第二四输入查找表单元111直接运算得到，节省一个异或逻辑，降低了逻辑资源的消耗。

接着介绍四输入数据选择器的配置过程。参见图3，在配置时，输入信号A3和输入信号A4为选择信号，这里用信号S0和信号S1表示。数据A、B、C、D分别为输入信号AD、A1、A2、A0。所述第二二输入数据选择器121选择输入数据A；数据A和数据B进入所述第一四输入查找表单元进行运算；选择信号S0控制所述第一四输入查找表单元110选择输出数据A或数据B。所述第三二输入数据选择器122选择输入数据D；数据C和数据D进入所述第二四输入查找表单元111进行运算；选择信号S0控制所述第二四输入查找表单元111选择输出数据C或数据D；所述第一四输入查找表单元110和所述第二四输入查找表单元111的数据进入所述第一二输入数据选择器120；选择信号S1控制所述第一二输入数据选择器120选择输出。

现有技术中，四输入数据选择器通常由两个五输入查找表实现。而本发明所提供的实施例，通过加入的第二二输入数据选择器121和第三二输入数据选择器122，对查找表单元的输入信号进行扩展选择，使得本发明所述的五输入查找表能直接实现四输入数据选择器功能，而不需要额外的一个五输入查找表，从而降低了逻辑资源的消耗，提高逻辑密度。

实施例2

如图4所示，本实施例所提供的可配置的五输入查找表电路，包括两个四输入查找表单元以及四个二输入数据选择器，其中，

第一四输入查找表单元110和第二四输入查找表单元111的三个输入端复用输入信号A1、A2、A3；所述第一四输入查找表单元110的输出端与第一二输入数据选择器120的第一输入端连接；所述第二四输入查找表单元111的输出端与所述第一二输入数据选择器120的第二输入端连接；所述第一二输入数据选择器120的输出端为所述五输入查找表电路100的输出端；

第二二输入数据选择器121的第一输入端连接输入信号AD，第二输入端连接输入信号A0，输出端连接所述第一四输入查找表单元110的第四输入端；

第三二输入数据选择器122的第一输入端连接所述输入信号A0，第二输入端连接进位输入信号CIN，输出端连接所述第二四输入查找表单元111的第四输入端；

第四二输入数据选择器123的第一输入端连接输入信号A4，第二输入端连接配置信号，输出端作为所述第一二输入数据选择器120的选择端。

具体地，所述电路还包括进位输出电路，所述进位输出电路包括两个二输入数据选择器；其中，

第五二输入数据选择器124的第一输入端连接所述第二四输入查找表单元111的输出端，第二输入端连接所述输入信号A4，输出端连接第六二输入数据选择器125的一输入端；

所述第六二输入数据选择器125的另一输入端连接所述进位输入信号CIN，选择端连接所述第一四输入查找表单元110的输出端，输出端输出进位输出信号CO。

在本实施例中，所述五输入查找表电路也可配置为带进位输入的加法器和四输入数据选择器，具体的配置过程参考实施例1，这里不再进行赘述。下面主要介绍所述五输入查找表电路配置为带进位输出的加法器的具体过程。

参见表1，带有进位输入和进位输出的加法器的真值表。此时，

表1

A	B	CIN	SUM	CO
					0	0	0	0	0
0	0	1	1	0
					0	1	0	1	0

0	1	1	0	1
					1	0	0	1	0
1	0	1	0	1
					1	1	0	0	1
1	1	1	1	1

当进位输入信号CIN＝0时，此时所述五输入查找表电路为无进位输入只有进位输出的两个操作数加法器，其真值表参见表2。具体地，

表2

A	B	SUM	CO
				0	0	0	0
0	1	1	0
				1	0	1	0
1	1	0	1

如图5所示，本实施例与实施例1中配置加法器的过程相同，另外还需配置所述第五二输入数据选择器124和第六二输入数据选择器125，用于输出进位信号。具体地，在配置时，所述第三二输入数据选择器122选择端选择输入所述进位输入信号CIN；所述进位输入信号CIN和操作数A、B进入到第二四输入查找表单元111进行运算输出；第五二输入数据选择器124选择端选择输入信号A4(即操作数B)，进入到第六二输入数据选择器125的输入端0；配置第四二输入数据选择器123选择配置信号“1”；所述配置信号“1”作为所述第一二输入选择器120的选择端，控制所述第一二输入选择器120选择输入所述第二四输入查找表单元111输出端的信号。所述第一二输入数据选择器120输出求和信号SUM。而操作数A和B进入所述第一四输入查找表单元110进行运算后输出；所述第一四输入查找表单元110的输出作为所述第六二输入数据选择器125的选择端,控制所述第六二输入数据选择器125选择操作数B或者进位输入信号CIN。所述第六二输入数据选择器125输出进位输出信号CO。基于上述可知，本实施例在实施例1提供的五输入查找表电路中增加了两个二输入数据选择器，即可实现带进位输入和进位输出的一位加法器。

需要说明的是，本发明中采用的两个四输入查找表单元(110，111)可以由二输入查找表作为最小单元来实现。本发明中所采用的四个二输入数据选择器(121,122,123,124)的选择端可以通过SRAM编程、Flash编程、熔丝编程、反熔丝编程等方式进行配置，这里不做具体限制。本发明通过二输入数据选择器进行灵活配置，极大地拓展了传统的查找表电路的功能，增强了可编程逻辑单元配置的灵活性，有针对性地降低了部分逻辑函数配置过程中的资源消耗，提高了逻辑资源和互连资源的利用率。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (4)

1.一种可配置的五输入查找表电路，其特征在于，包括两个四输入查找表单元以及四个二输入数据选择器，其中，

第一四输入查找表单元和第二四输入查找表单元的三个输入端复用第一输入信号、第二输入信号以及第三输入信号；

所述第一四输入查找表单元的输出端与第一二输入数据选择器的第一输入端连接；所述第二四输入查找表单元的输出端与第一二输入数据选择器的第二输入端连接；所述第一二输入数据选择器的输出端为所述五输入查找表电路的输出端；

第二二输入数据选择器的第一输入端连接第四输入信号，第二输入端连接第五输入信号，输出端连接所述第一四输入查找表单元的第四输入端；

第三二输入数据选择器的第一输入端连接所述第五输入信号，第二输入端连接进位输入信号，输出端连接所述第二四输入查找表单元的第四输入端；

第四二输入数据选择器的第一输入端连接第六输入信号，第二输入端连接配置信号，输出端作为所述第一二输入数据选择器的选择端。

2.根据权利要求1所述的五输入查找表电路，其特征在于，所述电路还包括两个二输入数据选择器;其中，

第五二输入数据选择器的第一输入端连接所述第二四输入查找表单元的输出端，第二输入端连接所述第六输入信号，输出端连接第六二输入数据选择器的第一输入端；

所述第六二输入数据选择器的第二输入端连接所述进位输入信号，选择端连接所述第一四输入查找表单元的输出端，输出端为进位输出信号端。

3.根据权利要求2所述的五输入查找表电路，其特征在于，

所述第二二输入数据选择器、所述第三二输入数据选择器、所述第五二输入数据选择器和所述第四二输入数据选择器选择端的配置方式包括SRAM链编程、Flash编程、熔丝编程、反熔丝编程。

4.根据权利要求1所述的五输入查找表电路，其特征在于，

所述第一四输入查找表单元、所述第二四输入查找表单元以二输入查找表为最小构成单元。