CN110601692A - 查找表电路、数据查找方法、集成电路芯片和存储介质 - Google Patents

Abstract

本申请提供一种查找表电路、数据查找方法、集成电路芯片和存储介质，涉及集成电路领域。查找表电路包括：阵列选择模块、第一MUX组、第一延时模块和数据输出模块；第一MUX组包括至少两个MUX阵列；阵列选择模块用于确定与第一选择信号对应的目标MUX阵列，发送第一调节信号至与目标MUX阵列连接的第一延时模块；第一延时模块用于将第一调节信号延迟第一时间发送至目标MUX阵列；目标MUX阵列用于根据第一调节信号，调整第一MUX组输出的待选数据；数据输出模块用于根据第一选择信号和待选数据，输出目标数据。使用本申请的查找表电路，能有效的减少选择器的无效翻转，减少查找表的动态开关功耗，从而降低集成电路的整体功耗。

Description

查找表电路、数据查找方法、集成电路芯片和存储介质

技术领域

本申请涉及集成电路领域，具体而言，涉及查找表电路、数据查找方法、集成电路芯片和存储介质。

背景技术

随着集成电路的规模越来越大，需要在集成电路中使用查找表，以提升运行速度。在大规模集成电路中，使用大型查找表易造成正常工作时，局部模块动态开关功耗过大，同时还易导致芯片局部IR压降过大，损坏电子器件。

现有的查找表在地址变化后，查找表中的2选1选择器两端输入数据不一致，在选择端发生变化后，大部分2选1选择器的输出数据也会变化，会对2选1选择器负载进行充放电，产生动态开关功耗；且2选1选择器的输出数据会不断向下传递，导致整个查找表产生大量的无效翻转，进而产生大量无效的动态开关功耗。

因此，亟需一种低功耗查找表以解决上述问题。

发明内容

为了至少克服现有技术中的上述不足，本申请的目的之一在于提供一种查找表电路、数据查找方法、集成电路芯片和存储介质。

第一方面，本申请实施例提供一种查找表电路，包括：阵列选择模块、第一数据选择器(Multiplexer，简称：MUX)组、第一延时模块和数据输出模块。所述阵列选择模块与所述第一延时模块连接，所述第一延时模块与所述第一MUX组连接，所述第一MUX组与所述数据输出模块连接；所述第一MUX组包括至少两个MUX阵列。所述阵列选择模块用于确定与第一选择信号对应的目标MUX阵列；发送第一调节信号至与所述目标MUX阵列连接的所述第一延时模块，所述第一选择信号的翻转率小于所述第一调节信号的翻转率；所述第一延时模块用于将所述第一调节信号延迟第一时间发送至所述目标MUX阵列；所述目标MUX阵列用于根据所述第一调节信号，调整所述第一MUX组输出的待选数据；所述数据输出模块用于根据所述第一选择信号和所述待选数据，输出目标数据。

在可选的实施方式中，所述数据输出模块包括第二延时模块和第二MUX组。所述第二延时模块用于将所述第一选择信号延迟第二时间发送至所述第二MUX组；所述第二MUX组用于根据所述第一选择信号和所述待选数据，输出所述目标数据。

在可选的实施方式中，所述阵列选择模块包括第一阵列选择器，所述第一延时模块包括第一延时器；所述第一阵列选择器与所述第一延时器连接，所述第一延时器与所述目标MUX阵列连接。所述第一阵列选择器用于将通过第一输入端获取的所述第一调节信号发送至所述第一延时器的第二输入端；所述第一延时器用于将所述第一调节信号延迟所述第一时间发送至所述目标MUX阵列的第二信号端和所述第一阵列选择器的第三输入端。

在可选的实施方式中，所述第二延时模块包括第二延时器。所述第二延时器用于将通过第四输入端获取的所述第一选择信号延迟所述第二时间发送至所述第二MUX组的信号选择端。

在可选的实施方式中，所述第一延时器为D触发器。

在可选的实施方式中，所述第二延时器为D触发器。

第二方面，本申请实施例提供一种数据查找方法，应用于查找表电路，所述查找表电路包括：阵列选择模块、第一MUX组、第一延时模块和数据输出模块，所述阵列选择模块与所述第一延时模块连接，所述第一延时模块与所述第一MUX组连接，所述第一MUX组与所述数据输出模块连接，所述第一MUX组包括至少两个MUX阵列。所述方法包括：获取第一选择信号和第一调节信号，所述第一选择信号的翻转率小于所述第一调节信号的翻转率；判断所述第一选择信号与所述MUX阵列是否匹配；若匹配，则确定所述MUX阵列为目标阵列，并将所述第一调节信号发送至与所述目标MUX阵列连接的所述第一延时模块；将所述第一调节信号延迟第一时间发送至所述目标MUX阵列；根据所述第一调节信号，调整所述第一MUX组输出的待选数据；根据所述第一选择信号和所述待选数据，调整所述数据输出模块输出的目标数据。

在可选的实施方式中，所述方法还包括：若不匹配，则返回执行所述获取第一选择信号和第一调节信号的步骤。

在可选的实施方式中，所述数据输出模块包括第二延时模块和第二MUX组。所述根据所述第一选择信号和所述待选数据，调整所述数据输出模块输出的目标数据的步骤，包括：通过所述第二延时模块将所述第一选择信号延迟第二时间为第二调节信号，并将所述第二调节信号发送至所述第二MUX组；根据所述第二调节信号和所述待选数据，调整所述第二MUX组输出的所述目标数据。

第三方面，本申请实施例提供一种集成电路芯片，包括如前述实施方式任一项所述的查找表电路。

第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述实施方式任一项数据查找方法。

相对于现有技术而言，本申请具有以下有益效果：

使用本申请提供的查找表电路，能有效的减少选择器的无效翻转，减少查找表的动态开关功耗，从而降低集成电路的整体功耗。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种查找表电路的方框示意图；

图2为本申请实施例提供的另一种查找表电路的方框示意图；

图3为本申请实施例提供的另一种查找表电路的方框示意图；

图4为本申请实施例提供的另一种查找表电路的方框示意图；

图5为本申请实施例提供一种查找表电路的结构示意图；

图6本申请实施例提供的一种数据查找方法的流程示意图；

图7本申请实施例提供的另一种数据查找方法的流程示意图。

图标：20-查找表电路，21-阵列选择模块，211-第一阵列选择器，211a第一输入端，211b-第三输入端，212-第二阵列选择器，212a-第五输入端，212b-第六输入端，22-第一延时模块，221-第一延时器，222-第三延时器，23-第一MUX组，231-目标MUX阵列，232-第二MUX阵列，24-数据输出模块，241-第二延时模块，241a-第二延时器，242-第二MUX组。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

随着查找表在大规模集成电路中的广泛应用，集成电路的运行效率获得了巨大的提成，随之而来的是大规模查找表引起的功耗提升。当查找数据变化时，查找表中所有的选择器都会接收到选择信号；当输出数据不断的向下一个选择器传递时，产生无效翻转，导致选择器产生大量的动态开关功耗，不利于集成电路的稳定安全运行。

基于上述的问题，本申请实施例提供一种查找表电路，如图1，图1为本申请实施例提供的一种查找表电路的方框示意图。该查找表电路20包括：阵列选择模块21、第一延时模块22、第一MUX组23和数据输出模块24。

阵列选择模块21与第一延时模块22连接，第一延时模块22与第一MUX组23连接，第一MUX组23与数据输出模块24连接。并且，上述的第一MUX组23包括至少两个MUX阵列。

阵列选择模块21用于确定与第一选择信号对应的目标MUX阵列231；发送第一调节信号至与目标MUX阵列231连接的第一延时模块22。

上述第一选择信号的翻转率小于第一调节信号的翻转率。该翻转率表征单位时间内信号逻辑变化的次数，或者说是单位时间内信号的翻转次数。例如，上述的信号可以为时钟信号、数据信号、选择信号等。可以理解的，第一选择信号的翻转率小于第一调节信号的翻转率即为在0～N的二进制地址变化中，高位地址的变化频率小于低位地址的变化频率。例如，0000～1111中，在地址从0000→1111，左侧第一位的信号变化一次(0→1)的情况下，左侧第四位的信号会变化十余次。

第一延时模块22用于将第一调节信号延迟第一时间发送至目标MUX阵列231。

需要说明的是，上述的第一时间可以根据硬件和/或软件需求，通过调整上述的第一延时模块22进行设置。

目标MUX阵列231用于根据第一调节信号，调整第一MUX组输出的待选数据。

调整数据输出模块24用于根据第一选择信号和待选数据，输出目标数据。

需要注意的是，查找表是根据线路选择信号在查找表输入侧已有的输入线路数据中，选择其中一路或多路进行输出。因此，本申请实施例中的第一调节信号和第一选择信号均针对查找表中的数据选择器的选择信号。

例如，当上述的查找表电路是地址为8bit，位宽为128A[7,5]门控第一调节信号A[4,0]以获取第一MUX组的待选数据，而待选数据中仅有目标MUX阵列的输出数据产生变化；对于其他MUX阵列，由于第一选择信号A[7,5]不产生翻转时，相应的MUX阵列也就不会由于第一调节信号A[4,0]而产生无效翻转，从而减小集成电路的动态开关功耗，有利于减少集成电路的整体功耗。

在可选的实施方式中，为了保证查找表的选择信号和调节信号一致性，在图1的基础上，给出一种可能的实现方式，如图2，图2为本申请实施例提供的另一种查找表电路的方框示意图。数据输出模块24包括第二延时模块241和第二MUX组242。

第二延时模块241用于将第一选择信号延迟第二时间发送至第二MUX组242。

第二MUX组242用于根据第一选择信号和待选数据，输出目标数据。

可以理解的是，上述的第一时间和第二时间可以是相同的，也可以是不同的。例如，当查找表查找的数据较少，即层级不多的情况下，第一时间和第二时间可以是相同的；当查找表查找的数据非常巨大，即数据传输需要大量的时间时，第一时间和第二时间可以是不同的。可以预见的是，由于查找表本身是一种能迅速查找数据的装置，因此上述第一时间和第二时间一般取相同值，以便保持第一选择信号和第一调节信号在选择数据传输线路时的一致性。

在可选的实施方式中，为了减少整个查找表电路的动态开关功耗，针对上述的第一延时模块，在图1的基础上，给出一种可能的实现方式，如图3，图3为本申请实施例提供的另一种查找表电路的方框示意图。阵列选择模块21包括第一阵列选择器211，第一延时模块22包括第一延时器221。第一阵列选择器211与第一延时器221连接，第一延时器221与目标MUX阵列231连接。

第一阵列选择器211用于将通过第一输入端211a获取的第一调节信号发送至第一延时器的第二输入端；

第一延时器用221于将第一调节信号延迟第一时间发送至目标MUX阵列231的第二信号端和第一阵列选择器的第三输入端211b。

通过设置阵列选择器和延时器，可以在第二MUX阵列232中的选择器不翻转的情况下，仅对目标MUX阵列231中的选择器进行调节，即可调节查找表输出的目标数据。

可以预见的，由于第二阵列选择器212的第六输入端212b连接了第三延时器222的输出端，当第二阵列选择器212没有选择第五输入端212a进行输出时，则第二阵列选择器212会一直保持之前的调节信号进行输出待选数据；对于第二MUX阵列232中的选择器，其会一直根据第二调节信号输出查找表中的数据。

可以理解的，对于上述的第一延时器221，其可以为D触发器。例如，当第一延时器为D触发器时，则设置第一时间为一拍，则用户输入的选择地址为A[7,0]时，为了保持查找表选择数据传输线路的一致性，则第一选择信号A[7,5]和第一调节信号A[4,0]相对于选择地址A[7,0]会晚一拍，进而保持查找表数据输出的一致性。

在可选的实施方式中，为了保证数据输出与用户的选择地址一致，在图2的基础上，给出一种可能的实现方式，如图4，图4为本申请实施例提供的另一种查找表电路的方框示意图。上述的第二延时模块241包括第二延时器241a。

第二延时器241a用于将通过第四输入端获取的第一选择信号延迟第二时间发送至第二MUX组242的信号选择端。

数据输出模块24的输入端会接收到用户输入选择地址之前的数据，通过设置第二延时器241a，则可以进一步的选择与用户输入选择地址匹配的目标数据。

可以理解的，对于上述的第二延时器241a，其可以为D触发器。

基于上述的任一实施例或实施方式，以地址为8bit、位宽为128bit为例，给出一种可能的实现方式，如图5，图5为本申请实施例提供一种查找表电路的结构示意图。

该查找表电路中具有8个MUX阵列(D0～D7)，以用户的选择地址A[7,0]、A[7,0]是0000 1000为例。A[7,5](000)对应的是第一个MUX阵列(D0)，则只有第一个MUX阵列(D0)的阵列选择器输出为A[4,0]，第一延时器(图5中的D触发器)将A[4,0]延迟一拍为A0_DLY[4,0]。

针对第一个MUX阵列中的五级MUX，第一调节信号A0_DLY[0]至A0_DLY[4]分别为0-0-0-1-0，第一个MUX阵列(D0)对应输出的待选数据D0为LUT[16]。

针对上述的数据输出模块24，在图5中，第二延时器(图5中右侧的D触发器)将A[7,5](000)延迟一拍为A_DLY[7,5]，第二MUX组对应的选择信号A_DLY[5]～A_DLY[7]分别为0-0-0。数据输出模块24将选择第一路(000)对应的第一个MUX阵列(D0)进行数据输出，即D_OUT为A[7,0]是0000 1000对应的LUT[16]。

可以理解的是，对于上述的地址为8bit、位宽为128bit的查找表电路，在图5的实现方式中，由于每次选择数据仅有一个MUX阵列的选择器进行了翻转，减少了至少7/8的动态开关功耗。需要说明的是，上述主要针对的是地址为8bit、位宽为128bit的查找表电路，在其它情况下，还可以是地址为4bit、位宽为8bit的查找表电路，地址为6bit、位宽为32bit的查找表电路等，查找表电路的具体地址和位宽选择可以根据不同需求来设置。

可以预见的是，对于地址为8bit、位宽为128bit的查找表电路，可以增加255个延时器，对所有MUX的选择端进行屏蔽设计，做到只有一条选择通路翻转，其余通路全部不动的状态，动态开关功耗可以降低到现有技术的1/128。需要说明的是，上述实现方式仅为示意性的，针对地址、位宽不同的查找表电路，可以依据本申请的实现原理进行不同的组合或拼接，以达到减少查找表功耗的作用。

基于图1的查找表电路，为了实现低功耗的数据查找，本申请提供一种数据查找方法，如图6，图6为本申请实施例提供的一种数据查找方法的流程示意图。该数据查找方法包括：

步骤300、获取第一选择信号和第一调节信号。

第一选择信号的翻转率小于第一调节信号的翻转率。

步骤301、判断第一选择信号与MUX阵列是否匹配。

若匹配，则执行步骤302。

步骤302、确定MUX阵列为目标阵列，并将第一调节信号发送至与目标MUX阵列连接的第一延时模块。

步骤303、将第一调节信号延迟第一时间发送至目标MUX阵列。

步骤304、根据第一调节信号，调整第一MUX组输出的待选数据。

步骤305、根据第一选择信号和待选数据，调整数据输出模块输出的目标数据。

若不匹配，则返回执行步骤300。

使用本申请提供的查找表电路和数据查找方法，能有效的减少选择器的无效翻转，大量减少查找表的动态开关功耗，从而降低集成电路的整体功耗。

在可选的实施方式中，为了能够输出与用户的选择地址对应的数据，基于图2的查找表电路20，对于图6中的步骤305，给出一种可能的实现方式，如图7，图7是本申请实施例提供的另一种数据查找方法的流程示意图。步骤305包括：

步骤3051、通过第二延时模块将第一选择信号延迟第二时间为第二调节信号，并将第二调节信号发送至第二MUX组。

步骤3052、根据第二调节信号和待选数据，调整第二MUX组输出的目标数据。

在查找表规模较大的情况下，针对较大的数据查找，合理分配查找时间，以使输出数据与选择地址相匹配，有利于保持输出数据的准确性。

本申请实施例提供一种集成电路芯片，包括前述实施方式任一项的查找表电路，以执行上述的数据查找方法。

该集成电路芯片具有信号处理能力，可以是，但不限于，通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(Digital Signal Processing，DSP)、专用集成电路(ApplicationSpecific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable GateArray，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。

上述集成电路芯片可以应用于手机、平板电脑、笔记本电脑、服务器、智能穿戴设备、智能家电设备等需要进行数据读取的电子设备中，还可以应用在路由器、具有数据读取功能的网络交换设备等。

本申请实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述实施方式任一项数据查找方法。该计算机可读存储介质可以是，但不限于随机存取存储器(Random Access Memory，RAM)，静态存储器(StaticsRAM，SRAM)，动态存储器(Dynamic RAM，DRAM)，同步异态存储器(Synchronous DRAM，SDRAM)，外扩充数据模式存储器(Extended Date Out RAM，EDO RAM)，只读存储器(ReadOnly Memory，ROM)，可编程只读存储器(Programmable Read-Only Memory，PROM)，可擦除只读存储器(Erasable Programmable Read-Only Memory，EPROM)，电可擦除只读存储器(Electric Erasable Programmable Read-Only Memory，EEPROM)等。

综上所述，本申请提供一种查找表电路、数据查找方法、集成电路芯片和存储介质，涉及集成电路领域。查找表电路包括：阵列选择模块、第一MUX组、第一延时模块和数据输出模块；第一MUX组包括至少两个MUX阵列；阵列选择模块用于确定与第一选择信号对应的目标MUX阵列，发送第一调节信号至与目标MUX阵列连接的第一延时模块；第一延时模块用于将第一调节信号延迟第一时间发送至目标MUX阵列；目标MUX阵列用于根据第一调节信号，调整第一MUX组输出的待选数据；数据输出模块用于根据第一选择信号和待选数据，输出目标数据。使用本申请的查找表电路，能有效的减少选择器的无效翻转，减少查找表的动态开关功耗，从而降低集成电路的整体功耗。

以上所述，仅为本申请的各种实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (11)

1.一种查找表电路，其特征在于，包括：阵列选择模块、第一数据选择器MUX组、第一延时模块和数据输出模块；

所述阵列选择模块与所述第一延时模块连接，所述第一延时模块与所述第一MUX组连接，所述第一MUX组与所述数据输出模块连接；所述第一MUX组包括至少两个MUX阵列；

所述阵列选择模块，用于确定与第一选择信号对应的目标MUX阵列；发送第一调节信号至与所述目标MUX阵列连接的所述第一延时模块，所述第一选择信号的翻转率小于所述第一调节信号的翻转率；

所述第一延时模块，用于将所述第一调节信号延迟第一时间发送至所述目标MUX阵列；

所述目标MUX阵列，用于根据所述第一调节信号，调整所述第一MUX组输出的待选数据；

所述数据输出模块，用于根据所述第一选择信号和所述待选数据，输出目标数据。

2.根据权利要求1所述的电路，其特征在于，所述数据输出模块包括第二延时模块和第二MUX组；

所述第二延时模块，用于将所述第一选择信号延迟第二时间发送至所述第二MUX组；

所述第二MUX组，用于根据所述第一选择信号和所述待选数据，输出所述目标数据。

3.根据权利要求1所述的电路，其特征在于，所述阵列选择模块包括第一阵列选择器，所述第一延时模块包括第一延时器；所述第一阵列选择器与所述第一延时器连接，所述第一延时器与所述目标MUX阵列连接；

所述第一阵列选择器，用于将通过第一输入端获取的所述第一调节信号发送至所述第一延时器的第二输入端；

所述第一延时器，用于将所述第一调节信号延迟所述第一时间发送至所述目标MUX阵列的第二信号端和所述第一阵列选择器的第三输入端。

4.根据权利要求2所述的电路，其特征在于，所述第二延时模块包括第二延时器；

所述第二延时器，用于将通过第四输入端获取的所述第一选择信号延迟所述第二时间发送至所述第二MUX组的信号选择端。

5.根据权利要求3所述的电路，其特征在于，所述第一延时器为D触发器。

6.根据权利要求4所述的电路，其特征在于，所述第二延时器为D触发器。

7.一种数据查找方法，应用于查找表电路，其特征在于，所述查找表电路包括：阵列选择模块、第一MUX组、第一延时模块和数据输出模块，所述阵列选择模块与所述第一延时模块连接，所述第一延时模块与所述第一MUX组连接，所述第一MUX组与所述数据输出模块连接，所述第一MUX组包括至少两个MUX阵列；所述方法包括：

获取第一选择信号和第一调节信号，所述第一选择信号的翻转率小于所述第一调节信号的翻转率；

判断所述第一选择信号与所述MUX阵列是否匹配；

若匹配，则确定所述MUX阵列为目标MUX阵列，并将所述第一调节信号发送至与所述目标MUX阵列连接的所述第一延时模块；

将所述第一调节信号延迟第一时间发送至所述目标MUX阵列；

根据所述第一调节信号，调整所述第一MUX组输出的待选数据；

根据所述第一选择信号和所述待选数据，调整所述数据输出模块输出的目标数据。

8.根据权利要求7所述的方法，其特征在于，所述方法还包括：

若不匹配，则返回执行所述获取第一选择信号和第一调节信号的步骤。

9.根据权利要求7或8所述的方法，其特征在于，所述数据输出模块包括第二延时模块和第二MUX组，所述根据所述第一选择信号和所述待选数据，调整所述数据输出模块输出的目标数据的步骤，包括：

通过所述第二延时模块将所述第一选择信号延迟第二时间为第二调节信号，并将所述第二调节信号发送至所述第二MUX组；

根据所述第二调节信号和所述待选数据，调整所述第二MUX组输出的所述目标数据。

10.一种集成电路芯片，其特征在于，包括如权利要求1-6任一项所述的查找表电路。

11.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求7-9中任一项所述的数据查找方法。