CN105185763B - 内置可编程电路的芯片 - Google Patents
内置可编程电路的芯片 Download PDFInfo
- Publication number
- CN105185763B CN105185763B CN201510627315.3A CN201510627315A CN105185763B CN 105185763 B CN105185763 B CN 105185763B CN 201510627315 A CN201510627315 A CN 201510627315A CN 105185763 B CN105185763 B CN 105185763B
- Authority
- CN
- China
- Prior art keywords
- programmable
- controlling switch
- control
- circuit
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明提供一种内置可编程电路的芯片，其包括：可编程引脚、通讯引脚、与通讯引脚相连的通讯接口和可编程电路。所述可编程电路包括与可编程引脚相连的可编程端和一个或多个可编程单元，每个可编程单元包括第一控制开关和可编程器件，第一控制开关的一端与所述可编程端相连，另一端与可编程器件相连。在收到有效的可编程模式信号时，所述可编程引脚接入编程电源电压，在需要对所述可编程单元进行编程时，所述可编程电路控制第一控制开关导通，所述编程电源电压会将所述可编程器件击穿。这样，在封装之后仍能够实现可编程，从而提高了编程后的精度，避免了封装带来的偏移效应。
Description
【技术领域】
本发明涉及芯片设计领域，特别涉及一种内置可编程电路的芯片。
【背景技术】
在各种电路系统中，可编程电路越来越被广泛采用，这样可以提高芯片对不同应用情况的适用性。经常在数字电路、或者模拟电路或数模混合电路中集成一个可编程电路。传统的可编程电路如图1所示，其可以为金属熔丝或多晶硅熔丝。该熔丝包括引导部和熔丝部，该熔丝的两端分别连接焊垫PAD1和PAD2。因为一般对可编程电路进行编程时，需要较高的电流，所以一般在晶圆制造完成后、封装之前以探针的方式进行熔断。但对于精度较高的模拟电路来说，即使在封装前校准比较准确，但封装的热效应会产生应力，从而导致封装偏移效应(package shift effect)，封装导致精度下降。
因此，亟待提出一种改进的内置可编程电路的芯片。
【发明内容】
本发明的目的之一在于提供一种改进的内置可编程电路的芯片，其在封装之后仍能够实现可编程，从而提高了编程后的精度，避免了封装带来的偏移效应。
为了解决上述问题，本发明提供一种内置可编程电路的芯片，其包括：可编程引脚和通讯引脚；与通讯引脚相连的通讯接口；可编程电路，其包括与可编程引脚相连的可编程端、输入控制端、模式控制端和一个或多个可编程单元，每个可编程单元包括第一控制开关和可编程器件，第一控制开关的一端与所述可编程端相连，另一端与可编程器件相连，所述输入控制端与所述通讯接口的第一输出端相连，所述模式控制端与所述通讯接口的第二输出端相连，在通讯接口的第二输出端输出有效的可编程模式信号时，所述可编程引脚接入编程电源电压，所述可编程电路基于来自所述通讯接口的第一输出端的编程控制信号确定是否对所述可编程单元进行编程，在需要对所述可编程单元进行编程时，控制第一控制开关导通，所述编程电源电压会将所述可编程器件击穿，在通讯接口的第二输出端输出无效的可编程模式信号时，所述可编程电路不对所述可编程单元进行编程。
进一步的，所述内置可编程电路的芯片还包括：第二控制开关；功能电路，其通过第二控制开关与所述可编程引脚相连；在通讯接口的第二输出端输出有效的可编程模式信号时，控制第二控制开关截止，在通讯接口的第二输出端输出无效的可编程模式信号时，控制第二控制开关导通。
进一步的，所述内置可编程电路的芯片还包括：连接于所述可编程引脚的高压静电保护电路。
进一步的，在通讯接口的第二输出端输出无效的可编程模式信号时，所述可编程引脚接入最高电压等于或低于工作电源电压，该工作电源电压低于可编程电源电压。
进一步的，所述通讯接口为I2C接口，该I2C接口的第一输出端包括多个，该I2C接口的第二输出端包括一个，该第二输出端经过第一反相器后与第二控制开关的控制端相连。
进一步的，所述可编程电路还包括电源端、写控制电路和读控制电路，每个可编程单元还包括第一电流源和第三控制开关，所述可编程器件为可编程MOS晶体管，该可编程MOS晶体管的源极、漏极、衬体均与接地端相连，其栅极与对应的第一控制开关的一端相连，第一电流源的一端接可编程电路的电源端相连，所述电源端与工作电源电压相连，该工作电源电压低于可编程电源电压，第一电流源的另一端与第三控制开关的一端相连，第三控制开关的另一端与可编程MOS晶体管的栅极相连，第一控制开关的控制端与所述写控制电路的输出控制端相连，第三控制开关的控制端与读控制电路的输出控制端相连，第一电流源与第三控制开关的相连节点与所述读控制电路的输入端相连，所述写控制电路与所述可编程电路的输入控制端和模式控制端相连。
进一步的，在收到有效的可编程模式信号时，所述写控制电路基于所述输入控制端接收到的编程控制信号确定是否对所述可编程单元进行编程，在需要对所述可编程单元进行编程时，控制第一控制开关导通，所述编程电源电压会将所述可编程MOS晶体管击穿，在收到无效的可编程模式信号时，所述写控制电路控制所述可编程单元中的第一控制开关截止。
进一步的，在所述可编程MOS晶体管被击穿前，读控制电路在需要读取所述可编程单元时，控制第三控制开关导通，其读取到高电平信号，在所述可编程MOS晶体管被击穿后，读控制电路在需要读取所述可编程单元时，控制第三控制开关导通，其读取到低电平信号。
进一步的，在所述可编程MOS晶体管被击穿后，控制第一控制开关断开。
进一步的，所述可编程MOS晶体管为NMOS晶体管。
与现有技术相比，本发明通过可编程引脚将高于普通工作电压的可编程电压引入芯片内的可编程电路，在封装之后仍能够实现对可编程电路的编程，从而提高了编程后的精度，避免了封装带来的偏移效应。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1示意出了现有技术中的可编程电路的示例图；
图2示意出了本发明的内置可编程电路的芯片在一个实施例中的电路示意图；
图3为图2中的可编程电路在一个实施例中的电路示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明提出一种改进的内置可编程电路的芯片，其可以实现封装后进行编程或修调。图2示意出了本发明的内置可编程电路的芯片200在一个实施例中的电路示意图。图3为图2中的可编程电路220在一个实施例中的电路示意图。
如图2所示，所述芯片200包括：可编程引脚PIN1和通讯引脚SCK、SDA、与通讯引脚SCK、SDA相连的通讯接口210和可编程电路220。
结合参看图3所示，所述可编程电路220包括与可编程引脚PIN1相连的可编程端VH、输入控制端、模式控制端C和一个或多个可编程单元222。每个可编程单元222包括第一控制开关K1和可编程器件，第一控制开关K1的一端与所述可编程端VH相连，另一端与可编程器件相连，所述输入控制端与所述通讯接口210的第一输出端D0-DN相连，所述模式控制端与所述通讯接口的第二输出端Prog相连。在通讯接口210的第二输出端Prog输出有效的可编程模式信号时，所述可编程引脚PIN1接入编程电源电压，基于来自所述通讯接口210的第一输出端D0-DN的编程控制信号确定是否对所述可编程单元222进行编程，在需要对所述可编程单元222进行编程时，控制第一控制开关K1导通，所述编程电源电压会将所述可编程器件击穿。在通讯接口的第二输出端Prog输出无效的可编程模式信号时，所述可编程电路220不对所述可编程单元222进行编程。
如图2所示，所述芯片200还包括：第二控制开关K2、功能电路230和连接于所述可编程引脚PIN1的高压静电保护电路240。所述功能电路230通过第二控制开关K2与所述可编程引脚PIN1相连。在通讯接口210的第二输出端Prog输出有效的可编程模式信号时，控制第二控制开关K2截止，在通讯接口210的第二输出端Prog输出无效的可编程模式信号时，控制第二控制开关K2导通。在通讯接口210的第二输出端Prog输出无效的可编程模式信号时，所述可编程引脚PIN1接入最高电压等于或低于工作电源电压VDD，该工作电源电压VDD低于可编程电源电压，比如，工作电源电压VDD为5V，可编程电源电压为11V，再比如工作电源电压VDD为1.8V，可编程电源电压为4V及以上。
这样，所述可编程引脚PIN1不仅仅可以用于封装后的编程或修调，还可以在不进行编程或修调时，该可编程引脚也可以作为普通的芯片引脚来使用，此时该引脚上的信号可以直接与功能电路230相连。这样本发明通过复用一个或多个芯片管脚，从而实现无需额外芯片管脚的效果。
由于晶圆测试容易施加较大的编程电流，而封装后编程控制需要经过控制开关，如果编程电流太大，所需通过大电流的控制开关将消耗非常大的芯片面积，对于编程位数较多的电路来说不太实际。因此，本发明设计了较高的编程电源电压，这样仅需要较小的编程电流即可实现编程。
由于本发明需要较高的编程电源电压，需要对可编程管脚的相关电流进行特殊处理，因此在本发明中设置了连接于所述可编程引脚PIN1的高压静电保护电路240。
在一个实施例中，所述通讯接口210可以为I2C接口，该I2C接口的第一输出端包括多个D0-DN，该I2C接口的第二输出端包括一个，该第二输出端经过第一反相器INV1后与第二控制开关K2的控制端相连。
如图3所示的，所述可编程电路220还包括电源端VDD、写控制电路221和读控制电路223。每个可编程单元222还包括第一电流源I1和第三控制开关K3，所述可编程器件为可编程MOS晶体管MN1，该可编程MOS晶体管MN1的源极、漏极、衬体均与接地端相连，其栅极与对应的第一控制开关K1的一端相连，第一电流源I1的一端接可编程电路的电源端VDD相连，所述电源端VDD与工作电源电压相连。如上文所述的，该工作电源电压低于可编程电源电压。第一电流源I1的另一端与第三控制开关K3的一端相连，第三控制开关K3的另一端与可编程MOS晶体管MN1的栅极相连。第一控制开关K1的控制端与所述写控制电路221的输出控制端相连，第三控制开关K3的控制端与读控制电路223的输出控制端相连，第一电流源I1与第三控制开关K3的相连节点与所述读控制电路223的输入端相连，所述写控制电路221与所述可编程电路220的输入控制端和模式控制端相连。
在收到来自通讯接口210的有效的可编程模式信号时，所述写控制电路221基于所述输入控制端D0-DN接收到的编程控制信号确定是否对所述可编程单元22进行编程，在需要对所述可编程单元22进行编程时，控制第一控制开关K1导通，所述编程电源电压VH会将所述可编程MOS晶体管MN1击穿。在收到通讯接口210的无效的可编程模式信号时，所述写控制电路221控制所述可编程单元222中的第一控制开关K1截止。在所述可编程MOS晶体管MN1被击穿前，读控制电路223在需要读取所述可编程单元222时，控制第三控制开关K3导通，其能够读取到高电平信号。在所述可编程MOS晶体管MN1被击穿后，读控制电路223在需要读取所述可编程单元222时，控制第三控制开关K3导通，其读取到低电平信号。在所述可编程MOS晶体管MN1被击穿后，控制第一控制开关K1断开。
如图3所示的，所述可编程MOS晶体管MN1为NMOS(N-type Metal OxideSemiconductor)晶体管。在图3中，仅仅示例出了一个可编程单元222，在其他实施例中，其也可以由多个可编程单元。
在一个具体的应用实例中，通过I2C可以设置芯片工作在编程状态，
此时可编程模式信号Prog为高电平，其反相信号Progn为低电平，控制第二控制开关K2关断，这样第二控制开关K2将输入到可编程引脚PIN1的可编程电源电压(高电压信号)与功能电路230隔离，此时可以通过可编程引脚PIN1将高压信号输入到可编程电路的可编程端VH，同时避免功能电路230被高压所损坏。电源电压VDD连接为工作电源电压，其电压低于可编程电源电压，可以被视为低压电源，其提供可编程电路220的读操作功能。
当进行编程时，控制信号PGE为高电平，让第一控制开关K1导通，将高压VH接至晶体管MN1的栅极，将晶体管MN1的栅极击穿，从而实现编程效果。晶体管MN1的栅极未被击穿时，进行读操作时，控制信号RDE为高电平，让第二控制开关K2导通，数据DRD为高电平；如果晶体管MN1的栅极被击穿后，进行读操作时，控制信号RDE信号为高电平，让第二控制开关K2导通，数据DRD为低电平。因为晶体管MN1栅极被击穿后，晶体管MN1栅极与地电平之间表现为低阻抗，可以将第一电流源I1下拉至低电平。而被击穿前，晶体管MN1的栅极与地电平之间表现为高阻抗，第一电流源I1将节点DRD上拉至高电平。在具体实验中，如果晶体管MN1为5V器件，为了可靠的将其栅极击穿，可编程电源电压VH可设置为11V或以上；如果晶体管MN1为1.8V器件，为了可靠的将其栅极击穿，可编程电源电压VH可设置为4V或以上。一般晶体管MN1的栅极被击穿后，其对地阻抗小于10K欧姆，第一电流源I1的电流值一般设置为等于或小于10微安。
本发明中的连接、相接、相连等表示电性连接的词都是指直接或间接的电性连接，所述间接是指通过一个元件，比如电容、电感或晶体管等电性连接。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (9)
1.一种内置可编程电路的芯片，其特征在于，其包括：
可编程引脚和通讯引脚；
与通讯引脚相连的通讯接口；
可编程电路，其包括与可编程引脚相连的可编程端、输入控制端、模式控制端和一个或多个可编程单元，每个可编程单元包括第一控制开关和可编程器件，第一控制开关的一端与所述可编程端相连，另一端与可编程器件相连，所述输入控制端与所述通讯接口的第一输出端相连，所述模式控制端与所述通讯接口的第二输出端相连，
在通讯接口的第二输出端输出有效的可编程模式信号时，所述可编程引脚接入编程电源电压，所述可编程电路基于来自所述通讯接口的第一输出端的编程控制信号确定是否对所述可编程单元进行编程，在需要对所述可编程单元进行编程时，控制第一控制开关导通，所述编程电源电压会将所述可编程器件击穿，
在通讯接口的第二输出端输出无效的可编程模式信号时，所述可编程电路不对所述可编程单元进行编程，
所述可编程电路还包括电源端、写控制电路和读控制电路，每个可编程单元还包括第一电流源和第三控制开关，所述可编程器件为可编程MOS晶体管，该可编程MOS晶体管的源极、漏极、衬体均与接地端相连，其栅极与对应的第一控制开关的一端相连，第一电流源的一端接可编程电路的电源端相连，所述电源端与工作电源电压相连，该工作电源电压低于可编程电源电压，第一电流源的另一端与第三控制开关的一端相连，第三控制开关的另一端与可编程MOS晶体管的栅极相连，
第一控制开关的控制端与所述写控制电路的输出控制端相连，第三控制开关的控制端与读控制电路的输出控制端相连，第一电流源与第三控制开关的相连节点与所述读控制电路的输入端相连，所述写控制电路与所述可编程电路的输入控制端和模式控制端相连。
2.根据权利要求1所述的内置可编程电路的芯片，其特征在于，其还包括：
第二控制开关；
功能电路，其通过第二控制开关与所述可编程引脚相连；
在通讯接口的第二输出端输出有效的可编程模式信号时，控制第二控制开关截止，在通讯接口的第二输出端输出无效的可编程模式信号时，控制第二控制开关导通。
3.根据权利要求2所述的内置可编程电路的芯片，其特征在于，其还包括：
连接于所述可编程引脚的高压静电保护电路。
4.根据权利要求2所述的内置可编程电路的芯片，其特征在于，在通讯接口的第二输出端输出无效的可编程模式信号时，所述可编程引脚接入最高电压等于或低于工作电源电压，该工作电源电压低于可编程电源电压。
5.根据权利要求2所述的内置可编程电路的芯片，其特征在于，所述通讯接口为I2C接口，该I2C接口的第一输出端包括多个，该I2C接口的第二输出端包括一个，该第二输出端经过第一反相器后与第二控制开关的控制端相连。
6.根据权利要求1所述的内置可编程电路的芯片，其特征在于，
在收到有效的可编程模式信号时，所述写控制电路基于所述输入控制端接收到的编程控制信号确定是否对所述可编程单元进行编程，在需要对所述可编程单元进行编程时，控制第一控制开关导通，所述编程电源电压会将所述可编程MOS晶体管击穿，在收到无效的可编程模式信号时，所述写控制电路控制所述可编程单元中的第一控制开关截止。
7.根据权利要求6所述的内置可编程电路的芯片，其特征在于，在所述可编程MOS晶体管被击穿前，读控制电路在需要读取所述可编程单元时，控制第三控制开关导通，其读取到高电平信号，在所述可编程MOS晶体管被击穿后，读控制电路在需要读取所述可编程单元时，控制第三控制开关导通，其读取到低电平信号。
8.根据权利要求6所述的内置可编程电路的芯片，其特征在于，在所述可编程MOS晶体管被击穿后，控制第一控制开关断开。
9.根据权利要求1所述的内置可编程电路的芯片，其特征在于，所述可编程MOS晶体管为NMOS晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510627315.3A CN105185763B (zh) | 2015-09-28 | 2015-09-28 | 内置可编程电路的芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510627315.3A CN105185763B (zh) | 2015-09-28 | 2015-09-28 | 内置可编程电路的芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105185763A CN105185763A (zh) | 2015-12-23 |
| CN105185763B true CN105185763B (zh) | 2017-10-20 |
Family
ID=54907752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510627315.3A Active CN105185763B (zh) | 2015-09-28 | 2015-09-28 | 内置可编程电路的芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105185763B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109960180A (zh) * | 2017-12-22 | 2019-07-02 | 泰科电子(上海)有限公司 | 可编程学习的电子组件及传感器 |
| TWI817726B (zh) * | 2022-09-20 | 2023-10-01 | 世界先進積體電路股份有限公司 | 測試電路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205092236U (zh) * | 2015-09-28 | 2016-03-16 | 无锡中感微电子股份有限公司 | 内置可编程电路的芯片 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1069792A (ja) * | 1996-08-27 | 1998-03-10 | Denso Corp | 混成集積回路装置 |
| KR20100078226A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | Ｍｔｐ 메모리 소자 |
| CN102087877B (zh) * | 2009-12-08 | 2013-12-18 | 上海华虹Nec电子有限公司 | Mtp器件的单元结构及其操作方法 |
| CN103915440B (zh) * | 2013-01-08 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 可多次编程器件、半导体器件的制作方法 |
| CN104375429B (zh) * | 2014-11-27 | 2017-02-22 | 无锡中感微电子股份有限公司 | 一种可编程芯片的编程控制电路 |
-
2015
- 2015-09-28 CN CN201510627315.3A patent/CN105185763B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205092236U (zh) * | 2015-09-28 | 2016-03-16 | 无锡中感微电子股份有限公司 | 内置可编程电路的芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105185763A (zh) | 2015-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104599714B (zh) | 热载流子注入可编程存储器和编程该存储器的方法 | |
| CN107039057A (zh) | 具有高可靠度的电源切换装置 | |
| TWI574353B (zh) | 非揮發性記憶胞結構及其裝置 | |
| CN101499321A (zh) | 电熔丝电路 | |
| US20080084743A1 (en) | Memory stucture capable of bit-wise write or overwrite | |
| JPH077139A (ja) | 集積回路のためのヒューズ付き回路 | |
| JPH0346199A (ja) | 酸化物ブレークダウンｍｏｓヒューズ及びそのメモリカードへの利用 | |
| CN104078080A (zh) | 非易失性存储装置的单元及具有单元的非易失性存储装置 | |
| CN102646450B (zh) | 一次性可编程位单元 | |
| CN105185763B (zh) | 内置可编程电路的芯片 | |
| CN205092236U (zh) | 内置可编程电路的芯片 | |
| WO2005076357A1 (en) | Single-poly 2-transistor based fuse element | |
| CN104937666A (zh) | 用于闪存存储器装置的混合电荷泵以及调节手段和方法 | |
| CN104299646B (zh) | 基于标准工艺的超低功耗非易失性存储器 | |
| US7764108B2 (en) | Electrical fuse circuit | |
| CN108346449B (zh) | 一种eFuse存储电路 | |
| CN109164863A (zh) | Sonos栅端控制电压产生电路 | |
| JP6017291B2 (ja) | 不揮発性メモリ回路 | |
| CN102447468A (zh) | 耐高压驱动器 | |
| US6842041B1 (en) | Low-voltage non-degenerative transmitter circuit | |
| CN103971735A (zh) | 非易失性半导体存储装置以及半导体装置 | |
| US20070177329A1 (en) | Voltage clamping circuits using MOS transistors and semiconductor chips having the same and methods of clamping voltages | |
| US7667521B2 (en) | Voltage switch circuit of semiconductor device | |
| KR20080097537A (ko) | 퓨즈 테스트 장치 | |
| CN103000601A (zh) | 半导体芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |