CN105139818B

CN105139818B - 一种液晶显示面板的驱动方法

Info

Publication number: CN105139818B
Application number: CN201510631888.3A
Authority: CN
Inventors: 卢建宏; 蓝东鑫; 廖木山
Original assignee: Nanjing CEC Panda LCD Technology Co Ltd
Current assignee: Nanjing CEC Panda LCD Technology Co Ltd
Priority date: 2015-09-29
Filing date: 2015-09-29
Publication date: 2019-02-19
Anticipated expiration: 2035-09-29
Also published as: CN105139818A

Abstract

本发明提供一种液晶显示面板的驱动方法，时序控制器给源极驱动芯片提供TP信号，时序控制器给栅极驱动芯片提供OE信号；每个栅极驱动芯片和源极驱动器均设有多个通道，假定栅极驱动芯片具有n个通道，每个源极驱动芯片的通道通过一WOA走线与液晶显示基板内的对应的栅极线连接，栅极驱动芯片多个通道对应的液晶显示基板内的多条栅极线的开启时间不同、或多条栅极线的上升缘的时间不同、或栅极驱动芯片输出电流大小不同。本发明通过改变栅极驱动芯片的通道输入至打开栅极线电流大小，解决Tab不均的问题，可以提升液晶显示面板显示质量，还能降低驱动IC成本。

Description

一种液晶显示面板的驱动方法

技术领域

本发明涉及液晶显示器制造，特别是液晶羡慕面板的驱动方法。

背景技术

由于TFT-LCD液晶面板边框要求愈来愈窄，分辨率愈来愈高，在规格愈来愈高的情况下，却希望成本愈来愈低。在栅极驱动器数量减少，面板边框又窄的情况下，增加了扇出(Fan out)时的难度。当制程参数(膜厚)变动或WOA走线阻抗匹配不佳的情况下造成Tab(区块)不均。

图1所示为现有TFT-LCD液晶面板的结构示意图，TFT-LCD液晶面板包括液晶显示基板100、连接在液晶显示基板100的源极侧的多个源极驱动芯片200、连接在液晶显示基板100的栅极侧的多个栅极驱动芯片300、以及与源极驱动芯片200连接的驱动电路板400，在本实施例中，假定栅极驱动芯片300有2个，分别为第一栅极驱动芯片301和第二栅极驱动芯片302，其中，第一栅极驱动芯片301和第二栅极驱动芯片302均具有n个通道(G1-Gn)，每个栅极驱动芯片均通过WOA(基板走线)走线与对应的栅极线连接，图2所示为栅极驱动芯片从通道G1至通道Gn与所对应的WOA走线阻抗分布示意图，在栅极驱动芯片两侧的通道由于走线距离最远，所以阻抗最大，如本实施例的通道G1及Gn。

栅极驱动芯片300是用来控制打开液晶显示基板内像素TFT元件的打开和关断。当输出高电压VGH时，TFT元件打开，像素进行充电；当输出低电压VGL时， TFT元件关断，像素停止充电。

图3所示为栅极驱动芯片的波形图，中间通道的阻抗较小，两侧通道的阻抗较大。当栅极驱动芯片的波形经过玻璃走线阻抗愈大时，其波形输出失真会愈严重，反之，经过玻璃走线阻抗愈小时，波形失真就愈小。根据图3所示栅极驱动芯片波形图的差异，造成不同栅极通道之间所对应的像素电压也有差异，当写入像素的电压准位有差异，或是写入像素电压的速度有差异时，其所产生的电场让液晶旋转到位的角度或速度也会有差异，因此所表现出来的像素亮度有差异，所以产生图1所示的Tab Mura(区块不均)。

针对此问题，现有的解决方法如图4所示，图4为栅极驱动芯片输出阻抗补偿与面板端WOA走线阻抗分布的波形图，通过栅极驱动芯输出阻抗来补偿面板端 WOA走线阻抗，若面板端WOA走线阻抗分布如图4所示，G1、G2、…、G(n-1)、 G(n)所对应的走线阻抗依序由大到小(中间通道)，再由小(中间通道)到大，则通过栅极驱动芯片输出阻抗补偿，栅极驱动芯片内部G1、G2、…、G(n-1)、G(n) 所对应的输出阻抗依序由小到大(中间通道)，再由大(中间通道)到小。栅极驱动芯片输出阻抗和面板端WOA走线阻抗进行反向补偿，当面板端WOA走线阻抗大时，栅极驱动芯片输出阻抗就小，相反地，当面板端WOA走线阻抗小时，栅极驱动芯片输出阻抗就大。通过图4所示的补偿方法，理论上得到图5所示所示让G1、 G2、…、G(n-1)、G(n)的阻抗一致，补偿后阻抗均匀性较好。

但图4所示的补偿方法具有缺点，图4所示的补偿方法需要提前知道面板端走线阻抗值才能利用栅极驱动芯片输出阻抗进行补偿，而且一旦决定了栅极驱动芯片内部的补偿电阻后，此栅极驱动芯片不再是通用芯片，变为客制化芯片，只有特定公司技术且搭配特定面板才能使用，栅极驱动芯片成本会提升很多。另外，当面板端WOA走线阻抗因为制程能力有所变动时，其走线阻抗将和理论值不同，通过匣极驱动IC输出电阻补偿后的效果就会打折扣，补偿后阻抗均匀性还是不佳，如图6所示。

发明内容

本发明的目的在于解决解决液晶显示面板的配线阻抗不匹配所造成的Tab 不均的驱动方法。

本发明提供一种液晶显示面板的驱动方法，液晶显示面板包括液晶显示基板、连接在液晶显示基板的源极侧的多个源极驱动芯片、连接在液晶显示基板的栅极侧的多个栅极驱动芯片、以及均与源极驱动芯片和栅极驱动芯片连接的时序控制器，其中，时序控制器给源极驱动芯片提供TP信号，时序控制器给栅极驱动芯片提供OE信号；每个栅极驱动芯片和源极驱动器均设有多个通道，假定栅极驱动芯片具有n个通道，每个源极驱动芯片的通道通过一WOA走线与液晶显示基板内的对应的栅极线连接，栅极驱动芯片多个通道对应的液晶显示基板内的多条栅极线的开启时间不同、或多条栅极线的上升缘的时间不同、或栅极驱动芯片的输出电流大小不同。

其中，所述栅极驱动芯片的输出端连接有第一控制电路和第二控制电路，第一控制电路与高电压连接，第二控制电路与低电压连接。

其中，栅极驱动芯片内部电路还包括：电平转换电路、P型MOS管、以及N 型MOS管，其中，第一控制电路与P型MOS管连接，第二控制电路与N型MOS 管连接；P型MOS管的一端和N型MOS管的一端并联后与电平转换电路连接，P 型MOS管的一端和N型MOS管的一端并联后与输出端连接。

其中，与每个栅极驱动芯片连接的多个WOA走线分为两个区域，与栅极驱动芯片的通道G1至通道Gn/2连接的WOA走线为A区域，与栅极驱动芯片的通道Gn/2至通道Gn连接的WOA走线为B区域，WOA走线A区域的阻抗分别由大到小，WOA走线B区域的阻抗分别由小到大。

其中，时序控制器依序输入OE信号至栅极驱动芯片多个通道的时间宽度不同，时序控制器依序输入TP信号输入至源极驱动芯片多个通道的时间宽度相同。

其中，OE信号在A区域依序输入栅极驱动芯片每个通道的时间宽度依序增大，在A区域对应的液晶显示面板的每条栅极线依序打开的时间依序减少；OE 信号在B区域依序输入栅极驱动芯片每个通道的时间宽度依序减少，B区域对应的液晶显示基板的每条栅极线依序打开的时间依序增大。

其中，OE信号在A区域输入栅极驱动芯片每个通道的时间宽度为：t0、t0+t1、 to+t2、to+t3、…，t3>t2>t1，其中，t0＜t0+t1＜to+t2＜to+t3＜…；在A区域对应的液晶显示面板的每条栅极线依序打开的时间为：Tg1、Tg2、Tg3、…，其中，Tg1＞Tg2＞Tg3＞…；OE信号在B区域依序输入栅极驱动芯片每个通道的时间宽度为：…、、t0+t3、t0+t2、t0+t1、t0，其中，…＞t0+t3＞t0+t2＞t0+t1 ＞t0；B区域对应的液晶显示基板1的每条栅极线依序打开的时间为：…、Tg(n-2)、 Tg(n-1)、Tgn，其中，…＜Tg(n-2)<Tg(n-1)<Tgn。

其中，时序控制器依序输入OE信号至栅极驱动芯片多个通道的时间宽度相同，时序控制器依序输入TP信号输入至源极驱动芯片多个通道的时间宽度不同。

其中，TP信号在A区域依序输入源极驱动芯片每个通道的时间宽度依序增大，B区域对应的液晶显示基板的每条栅极线的上升缘的时间依序减小；TP信号在B区域依序输入源极驱动芯片每个通道的时间宽度依序减小，B区域对应的液晶显示基板的每条栅极线的上升缘的时间依序增大。

其中，TP信号在A区域依序输入源极驱动芯片每个通道的时间宽度为：t0、t0+t1、t0+t2、、t0+t3、…，t3>t2>t1、其中，t0＜t0+t1＜t0+t2＜t0+t3＜…； A区域对应的液晶显示基板，输入源极驱动芯片的TP信号下降缘到每条栅极线的上升缘的时间为：Ts0、Ts1、Ts2、…，其中，Ts0>Ts1>Ts2＞…；TP信号在 B区域依序输入源极驱动芯片每个通道的时间宽度为：…、t0+t3、t0+t2、t0+t1，其中，…＞t0+t3＞t0+t2＞t0+t1＞t0；B区域对应的液晶显示基板，输入源极驱动芯片的TP讯号下降缘到每条栅极线的上升缘的时间为…、Ts(n-2)、Ts(n-1)、 Ts(n)，其中，…＜Ts(n-2)<Ts(n-1)<Ts(n)。

本发明通过改变栅极驱动芯片的通道输入至打开栅极线电流大小，解决Tab 不均的问题，可以提升液晶显示面板显示质量，还能降低驱动IC成本。

附图说明

图1为现有TFT-LCD液晶面板的结构示意图；

图2为图1的栅极驱动芯片所对应WOA走线布示意图；

图3为栅极驱动芯片的波形图；

图4为栅极驱动芯片输出阻抗补偿与面板端WOA走线阻抗分布的波形图；

图5为经过图4补偿后的波形示意图；

图6为经过图4补偿后的另一波形示意图；

图7为本发明TFT-LCD液晶面板的结构示意图；

图8为本发明栅极驱动芯片内部电路示意图；

图9为通过图8的栅极驱动芯片输出的电压波形示意图；

图10为图7的栅极驱动芯片所对应WOA走线布示意图；

图11为图10的WOA走线A区域对应的OE信号输入栅极芯片宽度及打开栅极线的时间的第一实施例的波形图；

图12为图10的WOA走线B区域对应的OE信号输入栅极芯片宽度及打开栅极线的时间的第一实施例的波形图；

图13为图10的WOA走线A区域对应的OE信号输入栅极芯片宽度及打开栅极线的时间的第二实施例的波形图；

图14为图10的WOA走线B区域对应的OE信号输入栅极芯片宽度及打开栅极线的时间的第二实施例的波形图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

本发明解释一种解决液晶显示基板配线阻抗不匹配所造成的Tab不均的驱动方法，本发明通过控制栅极驱动芯片不同通道之间输出VGH/VGL的电流大小，使得所对应的像素的充电效果产生差异,即可改善Tab Mura。

通过本发明提升液晶显示基板显示质量，降低驱动芯片成本。

图7所示为本发明TFT-LCD液晶显示面板的结构示意图，TFT-LCD液晶显示面板包括液晶显示基板1、连接在液晶显示基板1的源极侧的多个源极驱动芯片 2、连接在液晶显示基板1的栅极侧的多个栅极驱动芯片3、均与源极驱动芯片2 和栅极驱动芯片3连接的时序控制器4、以及与源极驱动芯片2连接的驱动电路板5。其中，液晶显示基板1设有纵横交错的多跟栅极线(G1-Gx)和源极线(S1-Sy)；时序控制器4给源极驱动芯片2提供TP信号，时序控制器4给栅极驱动芯片3 提供OE信号。在本实施例中，每个栅极驱动芯片3和源极驱动芯片2均具有多个通道，假定栅极驱动芯片3具有n个通道(G1-Gn)，栅极驱动芯片3的每个通道通过一WOA(基板走线)走线与对应的栅极线G连接。

本发明通过栅极驱动芯片多个通道对应的液晶显示基板内的多条栅极线的开启时间不同、或多条栅极线的上升缘的时间不同、或栅极驱动芯片输出的电流大小不同，使得打开栅极线对对应的像素的充电效果产生差异，改善Tab Mura。

如图8所示为栅极驱动芯片内部电路示意图，在栅极驱动芯片3的输出端 (outputbuffer)36加入两个控制电路：第一控制电路31和第二控制电路32，栅极驱动芯片内部电路包括：第一控制电路31、第二控制电路32、电平转换电路33、P型MOS管34、以及N型MOS管35，栅极驱动芯片的内部电路连接关系为：第一控制电路31的一端与高电压VGH连接，第一控制电路31的另一端与 P型MOS管34连接；第二控制电路32的一端与低电压VGL连接，第二控制电路32的另一端与N型MOS管35连接；P型MOS管34的一端和N型MOS管35 的一端并联后与电平转换电路33连接，P型MOS管34的一端和N型MOS管35 的一端并联后与输出端36连接。

其中，第一控制电路31与输出的高电压VGH连接，通过第一控制电路31 控制栅极驱动芯片输出至液晶显示基板1的多条栅极线的高电压VGH时的电流大小，电流愈大推力予强，电压由低电压VGL变化到高电压VGH的速度愈快，对像素的充电效果愈好。反之电流愈小推力减弱，电压由低电压VGL变化到高电压 VGH的速度变缓，对像素的充电效果较弱；第二控制电路32与输出的低电压VGL 连接，第二控制电路32控制栅极驱动芯片输出至液晶显示基板1的多条栅极线的低电压VGL的电流大小，电流愈大推力愈强，电压由高电压VGH变化到低电压 VGL的速度愈快。

通过第一控制电路和第二控制电路，改变栅极驱动芯片输出的电流大小。

图9为通过驱动芯片输出的电压波形示意图，过控制栅极驱动芯片不同通道之间输出VGH/VGL的电流大小，使得所对应的像素的充电效果产生差异,如图9 所示，即可改善Tab Mura。

图10所示为本发明栅极驱动芯片所对应WOA走线布示意图，同时参阅图7，将WOA走线分为两个区域，与栅极驱动芯片的通道G1至通道Gn/2连接的 WOA走线为A区域，与栅极驱动芯片的通道Gn/2至通道Gn连接的WOA走线为B区域，WOA走线A区域的阻抗分别由大到小，WOA走线B区域的阻抗分别由小到大，通过调整OE信号打开栅极线的时间的方法来改变栅极驱动芯片通道在A、B两区所开启(高电压VGH)的时间。

图11所示为WOA走线A区域对应的OE信号输入栅极芯片宽度及打开栅极线的时间的第一实施例的波形图，同时参阅图7，时序控制器依序输入OE信号至栅极驱动芯片，改变OE信号输入至栅极驱动芯片控制多个通道的时间宽度，时序控制器依序输入TP信号输入至源极驱动芯片控制多个通道的时间宽度不变。

假设OE信号原始输入至栅极驱动芯片时间宽度为t0。在本实施例中，OE 信号输入栅极驱动芯片每个通道的时间宽度为：t0、t0+t1、to+t2、to+t3、…，其中，t3>t2>t1；利用控制信号OE时间宽度改变液晶显示面板1内每条栅极线的打开时间，液晶显示面板1的每条栅极线依序打开的时间为：Tg1、Tg2、Tg3、…。

OE信号输入栅极驱动芯片的时间宽度的意思是，当OE信号为高电位(high) 时，栅极驱动芯片的通道输出低电压(VGL)至面板，反之，当OE信号为低电位(Low) 时，栅极驱动芯片的通道输出高电压(VGH)至面板。

OE信号在A区域依序输入栅极驱动芯片控制每个通道的时间宽度依序增大，即：t0＜t0+t1＜to+t2＜to+t3＜…；A区域对应的液晶显示面板1的每条栅极线依序打开的时间依序减少，即：Tg1＞Tg2＞Tg3＞…。

图12所示为WOA走线B区域对应的OE信号输入栅极芯片宽度及打开栅极线的时间的第一实施例的波形图，同时参阅图7，在本实施例中，OE信号输入栅极驱动芯片控制每个通道的时间宽度为：…、t0+t3、t0+t2、t0+t1、t0，其中， t3>t2>t1；利用控制信号OE时间宽度改变液晶显示基板1内每条栅极线的打开时间，液晶显示面板1的每条栅极线依序打开的时间为：…、Tg(n-2)、Tg(n-1)、 Tgn。

OE信号在B区域依序输入栅极驱动芯片每个通道的时间宽度依序减少，即：…＞t0+t3＞t0+t2＞t0+t1＞t0；B区域对应的液晶显示基板1的每条栅极线依序打开的时间依序增大，即：…＜Tg(n-2)<Tg(n-1)<Tgn。

通过与栅极驱动芯片连接的WOA走线进行分区，依照每个区域的阻抗分布状况调整每个栅极线打开的时间，并通过控制OE信号的时间宽度来改变每个栅极线打开的时间。在相同配线阻抗的栅极通道，所对应的栅极打开时间相同。

图13所示为WOA走线A区域对应的OE信号输入栅极芯片宽度及打开栅极线的时间的第二实施例的波形图，OE信号输入至栅极芯片时间宽度不变，改变TP 信号输入至源极驱动芯片的时间宽度。

假设TP信号原始输入至源极驱动芯片时间宽度为t0。在本实施例中，在WOA 走线的A区域：TP信号输入源极驱动芯片每个通道的时间宽度为t0、t0+t1、to+t2、 to+t3、…，其中，t3>t2>t1；利用TP信号下缘(falling edge)控制源极驱动芯片输出Vs电压至液晶显示基板的时间点，搭配栅极驱动芯片的每个通道输入至 A区域对应的液晶显示基板1的每条栅极线的上升缘的时间为：Ts0、Ts1、Ts2、…，每条栅极线的实际开启时间相同。

栅极线的上升缘的时间为栅极线从开始打开至完全打开的时间段，即，图 13中的弧形部分。

TP信号在A区域依序输入源极驱动芯片控制每个通道的时间宽度依序增大，即：t0＜t0+t1＜t0+t2＜t0+t3＜…；A区域对应的液晶显示基板1的每条栅极线的上升缘的时间依序减小，即：Ts0>Ts1>Ts2＞…。

图14所示为WOA走线B区域对应的OE信号输入栅极芯片宽度及打开栅极线的时间的第二实施例的波形图，在WOA走线的B区域：TP信号输入源极驱动芯片控制每个通道的时间宽度为…、t0+t3、t0+t2、t0+t1、t0，其中，t3>t2>t1； B区域对应的栅极驱动芯片的每个通道输入至液晶显示基板1的每条栅极线的上升缘的时间为：…、Ts(n-2)、Ts(n-1)、Ts(n)，每条栅极线的实际开启时间相同。

TP信号在B区域依序输入源极驱动芯片每个通道的时间宽度依序减小，即：…＞t0+t3＞t0+t2＞t0+t1＞t0，B区域对应的液晶显示基板1的每条栅极线的上升缘的时间依序增大，即：…＜Ts(n-2)<Ts(n-1)<Ts(n)。

通过与栅极驱动芯片连接的WOA走线进行分区，依照每区的阻抗分布状况调整源极驱动电路输出电压的时间点：让阻抗较大的栅极走线所对应的通道早些开始充电，或者让阻抗较小的栅极走线所对应的通道晚些开始充电，以使阻抗互不相同的栅极走线之间，其所对应的通道形成差异。

Claims

1.一种液晶显示面板的驱动方法，液晶显示面板包括液晶显示基板、连接在液晶显示基板的源极侧的多个源极驱动芯片、连接在液晶显示基板的栅极侧的多个栅极驱动芯片、以及均与源极驱动芯片和栅极驱动芯片连接的时序控制器，其中，时序控制器给源极驱动芯片提供TP信号，时序控制器给栅极驱动芯片提供OE信号；每个栅极驱动芯片和源极驱动芯片均设有多个通道，假定栅极驱动芯片具有n个通道，每个栅极驱动芯片的通道通过一WOA走线与液晶显示基板内的对应的栅极线连接，其特征在于：栅极驱动芯片多个通道对应的液晶显示基板内的多条栅极线的开启时间不同、或多条栅极线的上升缘的时间不同、或栅极驱动芯片的输出电流大小不同，所述栅极驱动芯片的输出端连接有第一控制电路和第二控制电路，第一控制电路与高电压连接，第二控制电路与低电压连接，栅极驱动芯片内部电路还包括：电平转换电路、P型MOS管、以及N型MOS管，其中，第一控制电路与P 型MOS管的第一端连接，第二控制电路与N型MOS管的第一端连接；P型MOS管的第二端和N型MOS管的第二端并联后与电平转换电路连接，P型MOS管的第三端和N型MOS管的第三端并联后与栅极驱动芯片的输出端连接，与每个栅极驱动芯片连接的多个WOA走线分为两个区域，与栅极驱动芯片的通道G1至通道Gn/2连接的WOA走线为A区域，与栅极驱动芯片的通道Gn/2至通道Gn连接的WOA走线为B区域，时序控制器依序输入OE信号至栅极驱动芯片多个通道的时间宽度不同，时序控制器依序输入TP信号至源极驱动芯片多个通道的时间宽度相同，即OE信号在A区域依序输入栅极驱动芯片每个通道的时间宽度依序增大，在A区域对应的液晶显示面板的每条栅极线依序打开的时间依序减少；OE信号在B区域依序输入栅极驱动芯片每个通道的时间宽度依序减少，B区域对应的液晶显示基板的每条栅极线依序打开的时间依序增大，WOA走线A区域的阻抗分别由大到小，WOA走线B区域的阻抗分别由小到大，通过控制OE信号的时间宽度来改变每个栅极线打开的时间，相同阻抗的栅极驱动芯片的通道，所对应的栅极线打开时间相同； OE信号在A区域输入栅极驱动芯片每个通道的时间宽度为：t0、t0+t1、to+t2、to+t3、…，t3>t2>t1，其中，t0＜t0+t1＜to+t2＜to+t3＜…；在A区域对应的液晶显示面板的每条栅极线依序打开的时间为：Tg1、Tg2、Tg3、…，其中，Tg1＞Tg2＞Tg3＞…；OE信号在B区域依序输入栅极驱动芯片每个通道的时间宽度为：…、t0+t3、t0+t2、t0+t1、t0，其中，…＞t0+t3＞t0+t2＞t0+t1＞t0；B区域对应的液晶显示基板的每条栅极线依序打开的时间为：…、Tg(n-2)、Tg(n-1)、Tgn，其中，…＜Tg(n-2)<Tg(n-1)<Tgn。