CN105137673B - 一种亚像素结构及其制造方法、阵列基板及显示装置 - Google Patents

一种亚像素结构及其制造方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN105137673B
CN105137673B CN201510497876.6A CN201510497876A CN105137673B CN 105137673 B CN105137673 B CN 105137673B CN 201510497876 A CN201510497876 A CN 201510497876A CN 105137673 B CN105137673 B CN 105137673B
Authority
CN
China
Prior art keywords
electrode
sub
conductive layer
pixel structure
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510497876.6A
Other languages
English (en)
Other versions
CN105137673A (zh
Inventor
王英涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510497876.6A priority Critical patent/CN105137673B/zh
Publication of CN105137673A publication Critical patent/CN105137673A/zh
Application granted granted Critical
Publication of CN105137673B publication Critical patent/CN105137673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种亚像素结构及其制造方法、阵列基板及显示装置，涉及显示技术领域，能够在保证显示面板的驱动电压和透过率的同时，降低显示装置的存储电容。该亚像素结构包括：第一电极，位于第一电极之上的第二电极，第一电极和第二电极相互绝缘，第二电极包括多个间隔排布且连接的电极条，第一电极对应第二电极的区域包括至少一个过孔。

Description

一种亚像素结构及其制造方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种亚像素结构及其制造方法、阵列基板及显示装置。
背景技术
随着显示技术的不断发展，人们对显示装置的要求也越来越高。为了能够使显示装置实现更高的显示质量，高频驱动显示装置也层出不穷。因此，对于ADS(Advanced SuperDimension Switch，高级超维场转换技术)型高频驱动显示装置，如何降低存储电容成为制造显示装置的重要问题。
为了解决上述问题，现有技术提供了一种能够降低存储电容的电极亚像素结构，其中该亚像素结构的俯视图如图1所示，包括第一电极11和第二电极21，第一电极11与第二电极21之间设置有绝缘层。第一电极11包括至少一组相互平行且间隔排布的第一电极条，第二电极21包括至少一组相互平行且间隔排布的第二电极条。第一电极条与第二电极条间的夹角大于0度且小于等于90度。
对于现有技术，由于工艺条件的限制，如果想进一步降低存储电容，只能增大电极条之间的间距，然而增加电极条之间的间距会影响显示面板的透过率，且使用上述亚像素结构的显示面板的驱动电压也会增大。
发明内容
本发明的实施例提供一种亚像素结构及其制造方法、阵列基板及显示装置，能够在保证显示面板的驱动电压和透过率的同时，降低显示装置的存储电容。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例提供一种亚像素结构，所述亚像素结构包括：第一电极，位于所述第一电极之上的第二电极，所述第一电极和所述第二电极相互绝缘，所述第二电极包括多个间隔排布且连接的电极条，所述第一电极对应所述第二电极的区域包括至少一个过孔。
可选的，所述第一电极为面状电极，所述第一电极对应所述第二电极的每一个电极条的区域包括至少两个过孔。
可选的，所述第一电极对应所述第二电极的每一个电极条的区域包括均匀分布的所述至少两个过孔。
可选的，所述电极条的宽度在2微米到7微米的范围内，相邻的所述电极条之间的间隙的宽度在2微米到14微米的范围内，所述过孔的宽度大于或者等于所述电极条的宽度。
可选的，所述亚像素结构还包括：
所述多个间隔排布且连接的电极条中的至少一个电极条对应所述第一电极的区域包括至少一个过孔。
本发明实施例提供一种阵列基板，包括具有上述任一特征的亚像素结构。
本发明实施例提供一种显示装置，包括具有上述任一特征的阵列基板。
本发明实施例提供一种亚像素结构的制造方法，包括：
在衬底基板上形成第一导电层，并对所述第一导电层进行构图得到具有至少一个过孔的第一电极；
在所述第一电极上形成绝缘层；
在所述绝缘层上形成第二导电层，并对所述第二导电层进行构图得到第二电极，所述第二电极包括多个间隔排布且连接的电极条；
其中，所述至少一个过孔位于第一电极与所述第二电极对应的区域。
可选的，所述在衬底基板上形成第一导电层，并对所述第一导电层进行构图得到具有至少一个过孔的第一电极，包括：
在所述衬底基板上形成所述第一导电层，并对所述第一导电层进行构图得到具有多个过孔的所述第一电极，其中，所述第一电极为面状电极，所述第一电极对应所述第二电极的每一个电极条的区域包括至少两个过孔。
可选的，所述在所述衬底基板上形成所述第一导电层，并对所述第一导电层进行构图得到具有多个过孔的所述第一电极，包括：
在所述衬底基板上形成所述第一导电层，并对所述第一导电层进行构图得到具有多个均匀分布的过孔的所述第一电极，其中，所述第一电极对应所述第二电极的每一个电极条的区域包括均匀分布的所述至少两个过孔。
可选的，所述电极条的宽度在2微米到7微米的范围内，相邻的所述电极条之间的间隙的宽度在2微米到14微米的范围内，所述过孔的宽度大于或者等于所述电极条的宽度。
可选的，所述在所述绝缘层上形成第二导电层，并对所述第二导电层进行构图得到第二电极，包括：
在所述绝缘层上形成所述第二导电层，并对所述第二导电层进行构图得到具有至少一个过孔的第二电极，其中，所述至少一个过孔位于所述多个间隔排布且连接的电极条中的至少一个电极条对应所述第一电极的区域。
本发明实施例提供了一种亚像素结构及其制造方法、阵列基板及显示装置，亚像素结构包括：第一电极，位于第一电极之上的第二电极，第一电极和第二电极相互绝缘，第二电极包括多个间隔排布且连接的电极条，第一电极对应第二电极的区域包括至少一个过孔。基于上述实施例的描述，由于第一电极对应第二电极的区域包括至少一个过孔，即像素电极对应公共电极的区域包括至少一个过孔，或者公共电极对应像素电极的区域包括至少一个过孔，减小了公共电极与像素电极的交叠面积，保证了在显示面板的驱动电压和透过率不变的同时，降低了显示装置的存储电容。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中能够降低存储电容的电极结构的结构示意图；
图2为本发明实施例所提供的亚像素结构的一种结构示意图；
图3为本发明实施例所提供的亚像素结构的另一种结构示意图；
图4为本发明实施例所提供的亚像素结构的驱动电压-透过率仿真关系图；
图5为本发明实施例所提供的亚像素结构的驱动电压-存储电容仿真关系图；
图6为本发明实施例所提供的一种亚像素结构的制造方法的流程示意图；
图7为本发明实施例所提供的另一种亚像素结构的制造方法的流程示意图；
图8为本发明实施例所提供的在衬底基板上形成公共电极层，对公共电极层进行构图，形成具有至少一个过孔的公共电极后的亚像素结构的结构示意图；
图2、图3和图8中的标记：1-亚像素结构；10-公共电极；11-像素电极；12-过孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的亚像素结构包括“第一电极”和“第二电极”，且“第二电极”位于“第一电极”之上，在实际的生产应用中，“第一电极”可以是像素电极，“第二电极”可以是公共电极，即公共电极位于像素电极之上；“第一电极”也可以是公共电极，“第二电极”也可以是像素电极，即像素电极位于公共电极之上，本发明不做限制。本发明是以“第一电极”是公共电极，“第二电极”是像素电极，像素电极位于公共电极之上进行说明的。同理，“第一电极”是像素电极，“第二电极”是公共电极，即公共电极位于像素电极之上也同样在本申请的保护范围内，本发明实施例不再赘述。
需要说明的是：本发明实施例中所描述的“上”“下”只是参考附图对本发明进行说明，不作为限定用语。
本发明实施例提供一种亚像素结构，亚像素结构包括：第一电极，位于第一电极之上的第二电极，第一电极和第二电极相互绝缘，第二电极包括多个间隔排布且连接的电极条，第一电极对应第二电极的区域包括至少一个过孔。
示例性的，本发明实施例提供一种亚像素结构1，其俯视图如图2所示，包括：公共电极10，位于公共电极10之上的像素电极11，公共电极10和像素电极11相互绝缘，其中，像素电极11包括多个间隔排布且连接的电极条。
公共电极10对应像素电极11的区域包括至少一个过孔12。
需要说明的是，本发明实施例所提到的公共电极10与像素电极11“对应”具体是指：沿垂直阵列基板的方向看过去公共电极10与像素电极11部分重叠，这里重叠可以是公共电极10与像素电极11一个面积大一个面积小，即面积较小的位于面积较大的空间范围内，也可以是公共电极10与像素电极11面积大小相等，本发明不做限制。
进一步地，过孔12的形状可以为圆形、矩形、多边形、三角形等规则形状，也可以为不规则的封闭形状，本发明不做限制。
公共电极10对应像素电极11的区域包括至少一个过孔12，保证了在显示面板的驱动电压和透过率不变的同时，减小了公共电极10与像素电极11的交叠面积，由于公共电极10与像素电极11之间的电压处处相等，根据电容计算公式C＝εS/4πkd可知，介电常数ε，静电力常量k，以及公共电极10与像素电极11之间的距离d均相等，因此公共电极10与像素电极11之间的电容由公共电极10与像素电极11的交叠面积S决定。公共电极10与像素电极11的交叠面积减小，则显示装置的存储电容减小。
可以理解的是，通过控制公共电极10对应像素电极11的区域内过孔的个数和过孔的大小，能够控制公共电极10与像素电极11的交叠面积，从而达到精确控制存储电容的目的。另外，根据上述电容计算公式可知，增大公共电极10与像素电极11之间的距离d也是减小显示装置的存储电容的一个方法，然而增大公共电极10与像素电极11之间的距离d会造成驱动电压增大的问题，所以，本发明实施例采用减小公共电极10与像素电极11的交叠面积S的方式减小显示装置的存储电容。
进一步地，公共电极10为面状电极，公共电极10对应像素电极11的每一个电极条的区域包括至少两个过孔12。
为了保证驱动电压的均匀性，可以理解的是，公共电极10对应像素电极11的每一个电极条的区域包括均匀分布的至少两个过孔12。
进一步地，电极条的宽度在2微米到7微米的范围内，相邻的电极条之间的间隙的宽度在2微米到14微米的范围内，过孔15的宽度大于或者等于电极条的宽度。
需要说明的是，本发明实施例所提到的过孔的宽度，是指过孔与电极条的宽平行的方向(沿图中箭头所示方向)的最大距离。
进一步地，多个间隔排布且连接的电极条中的至少一个电极条对应公共电极10的区域包括至少一个过孔12。
可以理解的是，本发明实施例所给出的方案只要在公共电极10上形成过孔12使得公共电极10和像素电极11的交叠面积减小，就能够在保证显示面板的驱动电压和透过率的同时，降低显示装置的存储电容。同理可知，在公共电极10对应像素电极11的区域上形成过孔12，且在像素电极11对应公共电极10的区域上形成过孔12同样可以达到上述有益效果，因此多个间隔排布且连接的电极条中的至少一个电极条对应公共电极10的区域可以包括至少一个过孔12。
示例性的，亚像素结构1的俯视图如图3所示，包括：公共电极10，位于公共电极10之上的像素电极11，公共电极10和像素电极11相互绝缘，其中，像素电极11包括多个间隔排布且连接的电极条。
公共电极10对应像素电极11的区域包括至少一个过孔12。
进一步地，过孔12的形状为矩形。
进一步地，公共电极10为面状电极，公共电极10对应像素电极11的每一个电极条的区域包括两个过孔12，两个过孔12位于每一个电极条的区域的两端。
进一步地，电极条的宽度在2微米到7微米的范围内，相邻的电极条之间的间隙的宽度在2微米到14微米的范围内，过孔15的宽度大于或者等于电极条的宽度。
针对如图3所示的亚像素结构1的描述，本发明实施例示例性的给出了仿真结果，如图4和图5所示。其中，D为公共电极10对应同一个电极条区域的过孔12之间的间距(如图中D所标注的距离)，L为公共电极10对应相邻两个电极条区域的过孔12之间的间距(如图中L所标注的距离)。
图4给出了亚像素结构1的透过率与驱动电压的关系，其中，横轴表示驱动电压的大小，纵轴表示亚像素结构1的透过率。
仿真结果A：当L为2微米，D为8微米时仿真得出的驱动电压-透过率关系图；
仿真结果B：当L为2微米，D为13微米时仿真得出的驱动电压-透过率关系图；
仿真结果C：当L为2微米，D为20微米时仿真得出的驱动电压-透过率关系图；
仿真结果D：当像素电极为传统的面状电极时仿真得出的驱动电压-透过率关系图。
图5给出了亚像素结构1的存储电容与驱动电压的关系，其中，横轴表示驱动电压的大小，纵轴表示亚像素结构1存储电容的大小。
仿真结果A：当L为2微米，D为8微米时仿真得出的驱动电压-存储电容关系图；
仿真结果B：当L为2微米，D为13微米时仿真得出的驱动电压-存储电容关系图；
仿真结果C：当L为2微米，D为20微米时仿真得出的驱动电压-存储电容关系图；
仿真结果D：当像素电极为传统的面状电极时仿真得出的驱动电压-存储电容关系图。
下面对这两种仿真分别进行说明：
从图4中可以清楚地看到，使用本发明实施例所提供的亚像素结构1，在驱动电压相同的条件下，透过率与传统的像素电极为面状电极的大致相同。
从图5中可以清楚地看到，使用本发明实施例提供的亚像素结构1，在驱动电压相同的条件下，存储电容明显小于传统的像素电极为面状电极的结构。
结合上述两个仿真结果可以看出，使用本发明实施例提供的亚像素结构1，能够在保证显示面板的驱动电压和透过率的同时，降低显示装置的存储电容。
本发明实施例提供一种亚像素结构，包括：第一电极，位于第一电极之上的第二电极，第一电极和第二电极相互绝缘，第二电极包括多个间隔排布且连接的电极条，第一电极对应第二电极的区域包括至少一个过孔。基于上述实施例的描述，由于第一电极对应第二电极的区域包括至少一个过孔，即像素电极对应公共电极的区域包括至少一个过孔，或者公共电极对应像素电极的区域包括至少一个过孔，减小了公共电极与像素电极的交叠面积，保证了在显示面板的驱动电压和透过率不变的同时，降低了显示装置的存储电容。
本发明实施例提供一种亚像素结构的制造方法，如图6所示，该方法包括：
S101、在衬底基板上形成第一导电层，并对第一导电层进行构图得到具有至少一个过孔的第一电极。
具体的，在衬底基板上形成第一导电层，并对第一导电层进行构图得到具有至少一个过孔的第一电极的方法可以包括：在衬底基板上形成第一导电层，并对第一导电层进行构图得到具有多个过孔的第一电极，其中，第一电极为面状电极，第一电极对应第二电极的每一个电极条的区域包括均匀分布的至少两个过孔。
S102、在第一电极上形成绝缘层。
S103、在绝缘层上形成第二导电层，并对第二导电层进行构图得到第二电极，第二电极包括多个间隔排布且连接的电极条。
其中，至少一个过孔位于第一电极与第二电极对应的区域。
具体的，在绝缘层上形成第二导电层，并对第二导电层进行构图得到第二电极的方法可以包括：在绝缘层上形成第二导电层，并对第二导电层进行构图得到具有至少一个过孔的第二电极，其中，至少一个过孔位于多个间隔排布且连接的电极条中的至少一个电极条对应第一电极的区域。
进一步地，电极条的宽度在2微米到7微米的范围内，相邻的电极条之间的间隙的宽度在2微米到14微米的范围内，过孔的宽度大于或者等于电极条的宽度。
还需要说明的是，本发明实施例提供的一种亚像素结构的制造方法仅仅只是制造亚像素结构方法的概述，具体的，如何在衬底基板上形成开关晶体管的方法与现有技术中的方法相同，本发明只需要在现有技术形成开关晶体管等的方法基础上，在第一电极对应第二电极的区域形成至少一个过孔即可，本发明不做限制。
示例性的，本发明实施例提供一种亚像素结构的制造方法，如图7所示，方法包括：
S201、在衬底基板上形成公共电极层，对公共电极层进行构图，形成具有至少一个过孔的公共电极、栅线和栅极，其中，栅极连接栅线。
需要说明的是，若栅线、栅极和公共电极位于结构构图的同一层，则可以通过一次刻蚀形成。
对公共电极层进行构图包括：对公共电极层进行刻蚀形成公共电极、栅线和栅极的金属图案，以及对公共电极层进行打孔，在公共电极上形成至少一个过孔，在衬底基板上形成公共电极层，对公共电极层进行构图，形成具有至少一个过孔的公共电极、栅线和栅极后的亚像素结构的结构示意图如图8所示。
进一步地，过孔的形状可以为圆形、矩形、多边形、三角形等规则形状，也可以为不规则的封闭形状，本发明不做限制。
S202、在公共电极、栅线和栅极上形成栅绝缘层。
S203、在栅绝缘层上形成有源层。
S204、在有源层上形成源漏金属层，对源漏金属层进行构图，形成源极、漏极和数据线，源极连接数据线。
S205、在形成了包括至少一个过孔的公共电极后的衬底基板上，对应过孔的位置形成像素电极层。
S206、对像素电极层进行构图，形成像素电极。
其中，公共电极为面状电极，像素电极包括多个间隔排布且连接的电极条。
为了保证驱动电压的均匀性，可以理解的是，公共电极对应每个像素电极条的区域包括至少两个过孔均匀分布。
进一步地，电极条的宽度在2微米到7微米的范围内，相邻的电极条之间的间隙的宽度在2微米到14微米的范围内，过孔15的宽度大于或者等于电极条的宽度。
公共电极对应像素电极的区域包括至少一个过孔，保证了在显示面板的驱动电压和透过率不变的同时，减小了公共电极与像素电极的交叠面积，由于公共电极与像素电极之间的电压处处相等，根据电容计算公式C＝εS/4πkd可知，介电常数ε，静电力常量k，以及公共电极与像素电极之间的距离d均相等，因此公共电极与像素电极之间的电容由公共电极与像素电极的交叠面积S决定。公共电极与像素电极的交叠面积减小，则显示装置的存储电容减小。
可以理解的是，通过控制公共电极对应像素电极的区域内过孔的个数和过孔的大小，能够控制公共电极与像素电极的交叠面积，从而达到精确控制存储电容的目的。
本发明实施例提供一种亚像素结构的制造方法，包括：在衬底基板上形成第一导电层，并对第一导电层进行构图得到具有至少一个过孔的第一电极；在第一电极上形成绝缘层；在绝缘层上形成第二导电层，并对第二导电层进行构图得到第二电极，第二电极包括多个间隔排布且连接的电极条；其中，至少一个过孔位于第一电极与第二电极对应的区域。基于上述实施例的描述，由于第一电极对应第二电极的区域包括至少一个过孔，即像素电极对应公共电极的区域包括至少一个过孔，或者公共电极对应像素电极的区域包括至少一个过孔，减小了公共电极与像素电极的交叠面积，保证了在显示面板的驱动电压和透过率不变的同时，降低了显示装置的存储电容。
本发明实施例提供一种阵列基板，包括具有上述任一特征的亚像素结构，亚像素结构包括：第一电极，位于第一电极之上的第二电极，第一电极和第二电极相互绝缘，第二电极包括多个间隔排布且连接的电极条，第一电极对应第二电极的区域包括至少一个过孔。基于上述实施例的描述，由于第一电极对应第二电极的区域包括至少一个过孔，即像素电极对应公共电极的区域包括至少一个过孔，或者公共电极对应像素电极的区域包括至少一个过孔，减小了公共电极与像素电极的交叠面积，保证了在显示面板的驱动电压和透过率不变的同时，降低了显示装置的存储电容。
本发明实施例还提供一种显示装置，包括具有上述任一特征的阵列基板。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种亚像素结构，所述亚像素结构包括：第一电极，位于所述第一电极之上的第二电极，所述第一电极和所述第二电极相互绝缘，其特征在于，所述第二电极包括多个间隔排布且连接的电极条，所述第一电极对应所述第二电极的区域包括至少一个过孔；
其中，所述过孔的宽度大于所述电极条的宽度。
2.根据权利要求1所述的亚像素结构，其特征在于，所述第一电极为面状电极，所述第一电极对应所述第二电极的每一个电极条的区域包括至少两个过孔。
3.根据权利要求2所述的亚像素结构，其特征在于，所述第一电极对应所述第二电极的每一个电极条的区域包括均匀分布的所述至少两个过孔。
4.根据权利要求2或3所述的亚像素结构，其特征在于，所述电极条的宽度在2微米到7微米的范围内，相邻的所述电极条之间的间隙的宽度在2微米到14微米的范围内。
5.根据权利要求1所述的亚像素结构，其特征在于，所述亚像素结构还包括：
所述多个间隔排布且连接的电极条中的至少一个电极条对应所述第一电极的区域包括至少一个过孔。
6.一种阵列基板，其特征在于，包括如权利要求1-5中任意一项所述的亚像素结构。
7.一种显示装置，其特征在于，包括如权利要求6所述的阵列基板。
8.一种亚像素结构的制造方法，其特征在于，包括：
在衬底基板上形成第一导电层，并对所述第一导电层进行构图得到具有至少一个过孔的第一电极；
在所述第一电极上形成绝缘层；
在所述绝缘层上形成第二导电层，并对所述第二导电层进行构图得到第二电极，所述第二电极包括多个间隔排布且连接的电极条；
其中，所述至少一个过孔位于第一电极与所述第二电极对应的区域；且所述过孔的宽度大于所述电极条 的宽度。
9.根据权利要求8所述的亚像素结构的制造方法，其特征在于，所述在衬底基板上形成第一导电层，并对所述第一导电层进行构图得到具有至少一个过孔的第一电极，包括：
在所述衬底基板上形成所述第一导电层，并对所述第一导电层进行构图得到具有多个过孔的所述第一电极，其中，所述第一电极为面状电极，所述第一电极对应所述第二电极的每一个电极条的区域包括至少两个过孔。
10.根据权利要求9所述的亚像素结构的制造方法，其特征在于，所述在所述衬底基板上形成所述第一导电层，并对所述第一导电层进行构图得到具有多个过孔的所述第一电极，包括：
在所述衬底基板上形成所述第一导电层，并对所述第一导电层进行构图得到具有多个均匀分布的过孔的所述第一电极，其中，所述第一电极对应所述第二电极的每一个电极条的区域包括均匀分布的所述至少两个过孔。
11.根据权利要求9或10所述的亚像素结构的制造方法，其特征在于，所述电极条的宽度在2微米到7微米的范围内，相邻的所述电极条之间的间隙的宽度在2微米到14微米的范围内。
12.根据权利要求8所述的亚像素结构的制造方法，其特征在于，所述在所述绝缘层上形成第二导电层，并对所述第二导电层进行构图得到第二电极，包括：
在所述绝缘层上形成所述第二导电层，并对所述第二导电层进行构图得到具有至少一个过孔的第二电极，其中，所述至少一个过孔位于所述多个间隔排布且连接的电极条中的至少一个电极条对应所述第一电极的区域。
CN201510497876.6A 2015-08-13 2015-08-13 一种亚像素结构及其制造方法、阵列基板及显示装置 Active CN105137673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510497876.6A CN105137673B (zh) 2015-08-13 2015-08-13 一种亚像素结构及其制造方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510497876.6A CN105137673B (zh) 2015-08-13 2015-08-13 一种亚像素结构及其制造方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN105137673A CN105137673A (zh) 2015-12-09
CN105137673B true CN105137673B (zh) 2018-06-29

Family

ID=54723069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510497876.6A Active CN105137673B (zh) 2015-08-13 2015-08-13 一种亚像素结构及其制造方法、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN105137673B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690228B (zh) 2019-09-06 2022-03-08 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770102A (zh) * 2009-01-05 2010-07-07 统宝光电股份有限公司 影像显示系统
CN202159215U (zh) * 2011-08-01 2012-03-07 京东方科技集团股份有限公司 阵列基板和液晶显示面板
CN102830560A (zh) * 2012-08-27 2012-12-19 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN203773203U (zh) * 2014-04-24 2014-08-13 北京京东方显示技术有限公司 一种阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770102A (zh) * 2009-01-05 2010-07-07 统宝光电股份有限公司 影像显示系统
CN202159215U (zh) * 2011-08-01 2012-03-07 京东方科技集团股份有限公司 阵列基板和液晶显示面板
CN102830560A (zh) * 2012-08-27 2012-12-19 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN203773203U (zh) * 2014-04-24 2014-08-13 北京京东方显示技术有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
CN105137673A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN104777692B (zh) 阵列基板及制作方法、触控显示面板
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN104793420B (zh) 阵列基板及制作方法、显示装置
CN106024909A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103941498B (zh) 一种tft阵列基板、显示面板和显示装置
CN104914630B (zh) 阵列基板、显示面板以及显示装置
CN104793421B (zh) 阵列基板、显示面板和显示装置
CN102789104B (zh) 一种横向电场电极及其制造方法
CN104793386A (zh) 触控阵列基板、液晶显示面板和液晶显示装置
CN105093607A (zh) 阵列基板、触控显示面板以及触控显示装置
CN104460163B (zh) 一种阵列基板及其制作方法及显示装置
CN105278180A (zh) 像素结构及其制作方法、阵列基板和显示面板
CN102655156A (zh) 一种阵列基板及其制造方法
CN105140293B (zh) 薄膜晶体管、goa栅极驱动电路、阵列基板和显示装置
CN105097832B (zh) 一种阵列基板及其制作方法、显示装置
CN105045434B (zh) 触控显示面板及其制作方法和修复方法
CN104932159A (zh) 显示基板及其制造方法、驱动方法和显示装置
CN103323988B (zh) 透明电极、阵列基板和液晶显示装置
CN104749836B (zh) 一种像素结构、阵列基板、显示装置及制作方法
CN105161499A (zh) 一种显示基板及其制作方法和显示装置
CN104317123A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN106647059A (zh) 阵列基板、显示面板及其制造方法
CN107179637A (zh) 阵列基板、液晶显示面板和液晶显示装置
CN104090429B (zh) 阵列基板及其制作方法和液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant