CN105118780A - 一种降低GaN HEMT器件欧姆接触电阻的方法 - Google Patents

一种降低GaN HEMT器件欧姆接触电阻的方法 Download PDF

Info

Publication number
CN105118780A
CN105118780A CN201510457150.XA CN201510457150A CN105118780A CN 105118780 A CN105118780 A CN 105118780A CN 201510457150 A CN201510457150 A CN 201510457150A CN 105118780 A CN105118780 A CN 105118780A
Authority
CN
China
Prior art keywords
ohmic contact
contact resistance
metal
utilize
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510457150.XA
Other languages
English (en)
Other versions
CN105118780B (zh
Inventor
周建军
孔岑
郁鑫鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201510457150.XA priority Critical patent/CN105118780B/zh
Publication of CN105118780A publication Critical patent/CN105118780A/zh
Application granted granted Critical
Publication of CN105118780B publication Critical patent/CN105118780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明是一种降低GaN?HEMT器件欧姆接触电阻的方法,包括1)GaN异质结材料上生长Si3N4和SiO2复合介质层;2)欧姆区域薄层Ni蒸发剥离;3)Ni金属纳米团制作及SiO2介质层刻蚀;4)光刻胶掩模层制作;5)氧等离子刻蚀光刻胶掩模层;6)Si3N4和SiO2复合介质层的刻蚀;7)GaN异质结微孔制作;8)蒸发/剥离/退火形成欧姆接触。本发明解决了GaN欧姆接触电阻率高,金属形貌差的问题,具有(1)可降低欧姆合金温度,改善欧姆金属表面及边缘形貌;(2)微通道的尺寸通过纳米点来控制,尺寸可以达到纳米级,无须采用电子束工艺制备,工艺耗时少;(3)可获得低欧姆接触电阻的优点。

Description

一种降低GaN HEMT器件欧姆接触电阻的方法
技术领域
本发明是一种在GaN(氮化镓)材料上利用纳米微孔技术降低GaNHEMT(高电子迁移率晶体管)器件欧姆接触电阻的方法,属于半导体器件制备技术领域。
技术背景
GaNHEMT器件具有耐压高、输出功率密度高、耐高温以及工作频率高等特点,在通讯、雷达探测以及电源管理等多方面具有重要的应用价值。欧姆接触的性能对GaNHEMT器件性能有很大的影响。降低GaNHEMT器件欧姆接触,提升欧姆接触的表面及边缘形貌,对提升GaNHEMT器件的性能至关重要。为此,开发了多种提升GaNHEMT欧姆接触的技术,包括基于离子注入的低温欧姆接触技术、基于再生长技术的非合金欧姆接触技术、基于Si掺杂的Ti/Si/Al/Si/Au多层金属欧姆接触技术等。其中以基于Ti/Al/Ni/Au的多层金属欧姆接触技术应用最广泛。基于离子注入和再生长技术虽然可以获得极地的欧姆接触电阻,但该技术对设备的要求也更高。而常用的Ti/Al/Ni/Au欧姆接触体系,需要在800℃以上进行合金,才可以获得低的欧姆接触电阻。在高温合金过程中部分Al会与Au形成AlAu2或AlAu4等晶粒颗状物,使得欧姆金属表面粗糙。对于功率电子器件,粗糙的欧姆接触边缘会导致尖峰电场的出现,从而使得器件击穿特性下降。对于微波器件,还会引起电流分布不均匀以及高的信号衰减。器件在大电流工作时,还可能导致欧姆接触金属表面凸起处开裂,从而影响器件可靠性。因此,降低GaNHEMT欧姆接触电阻的同时,还需要考虑提升欧姆接触的表面以及边缘质量。
GaN基半导体材料由于具有宽的带隙,通常的欧姆接触都是基于隧穿效应来实现的。为了提升金属和半导体之间的隧穿效应,通常采用提升欧姆接触区域材料掺杂浓度或者减少欧姆区域下势垒层厚度来提升电子的隧穿能力。如W.S.Lau等采用势垒层刻蚀的技术,减薄势垒层的厚度来降低欧姆接触的合金温度。(W.S.Lau,J.B.H.Tan,B.P.Singh,FormationofOhmiccontactsinAlGaN/GaNHEMTstructuresat500℃byOhmiccontactrecessetching,MicroelectronicsReliability49(2009)558–561)。但A.Fontserè等采用微细分析技术发现,在低欧姆接触的GaNHEMT器件中,欧姆金属和GaN异质结种的二维电子气的直接接触通道的形成,才更有效降低器件的欧姆接触电阻。(A.Fontserè,A.Pérez-Tomás,M.Placidi,J.Llobet,N.Baronetal.,Microandnanoanalysisof0.2ΩmmTi/Al/Ni/AuohmiccontacttoAlGaN/GaN,Appl.Phys.Lett.99,213504(2011))。
发明内容
本发明提出了一种基于纳米微孔技术来降低GaNHEMT欧姆接触电阻的方法,针对传统GaNHEMT欧姆接触电阻率不易降低,合金温度过高容易降低接触金属表面及边缘形貌的问题,具有有效降低GaNHEMT器件的欧姆接触电阻,并可以改善欧姆接触金属表面及边缘形貌,广泛应用于各类GaNHEMT器件的研制生产中。
本发明的技术解决方案为:一种基于纳米微孔技术降低GaNHEMT器件欧姆接触电阻的方法,步骤如下:
(1)在具有沟道层1和势垒层2的GaN异质结材料上生长Si3N43和SiO24复合介质层;
(2)利用光刻定义欧姆区域,在欧姆接触区域蒸发一薄层Ni金属5,利用金属剥离工艺将欧姆区域薄Ni金属5剥离下来;
(3)通过高温工艺使Ni金属4形成纳米团后,利用Ni的纳米团作为掩模,采用干法刻蚀工艺对SiO24介质层进行刻蚀,形成纳米柱;
(4)在完成纳米柱的样品表面,通过甩胶工艺涂一层光刻胶掩模层6;
(5)利用氧等离子体刻蚀部分光刻胶掩模层6,将纳米柱部分露出;
(6)利用缓冲氢氟酸溶液将SiO24刻蚀掉,利用干法刻蚀工艺刻蚀Si3N43介质层;
(7)利用有机溶剂去除光刻胶掩模层6,以Si3N43作为掩模,利用氯基干法刻蚀工艺将势垒层2和部分沟道层1的材料刻蚀,GaN异质结材料上形成微孔7;
(8)通过氢氟酸溶液将Si3N4去除,通过光刻定义源漏区域,利用金属剥离工艺在形成微孔7的源漏区域上制作欧姆接触金属8,并通过合金工艺获得欧姆接触。
本发明与现有技术具有的显著优点为:
1)在GaN异质结的势垒层和沟道间形成多个微通道,增加欧姆接触金属和异质结中二维电子气直接接触的几率,可有效改善器件接触电阻率;
2)微通道的尺寸通过纳米点来控制,尺寸可以达到纳米级,无须采用电子束工艺制备,工艺耗时少;
3)微通道的引入可降低GaNHEMT器件欧姆接触合金温度,改善欧姆金属表面及边缘形貌。
附图说明
图1为含微孔GaNHEMT欧姆接触结构示意图。
图2-1~图2-9为含微孔GaNHEMT欧姆接触工艺流程图。
具体实施方式
如图1所示,在具有沟道层1和势垒层2的GaN异质结材料上生长Si3N43和SiO24复合介质层;GaN异质结材料上形成微孔7;
一种基于纳米微孔技术降低GaNHEMT器件欧姆接触电阻的方法,包括:
(1)Si3N4和SiO2
(2)复合介质层的制备;
(3)欧姆区域Ni纳米掩模的制作;
(4)Ni纳米掩模/SiO2纳米柱的制作;
(5)纳米柱图形转移到Si3N4掩模上;
(6)势垒层和沟道层区域微孔的形成;
(7)蒸发/剥离/退火形成欧姆接触。
下面结合附图2-1~图2-9,进一步描述本发明的技术方案:
(1)在AlGaN势垒层2/GaN沟道层1形成的GaN异质结材料上采用PECVD生长100nmSi3N43和100nmSiO24复合介质层,如图2-1所示;
(2)通过甩胶、前烘在样品上涂一层AZ7908光刻胶,通过光刻的曝光、显影和后烘工艺定义出源漏区域,采用电子束蒸发设备,蒸发10nm的Ni金属5,将样品放入丙酮/乙醇溶液,通过超声剥离,在源漏定义区域获得薄层Ni金属5,如图2-2所示;
(3)通将样品放入高温处理设备,在氮气保护下800℃处理10min使Ni金属形成纳米团,利用RIE设备,采用SF6气体对SiO2介质层4进行刻蚀,形成纳米柱,如图2-3所示;
(4)利用涂胶台,通过甩胶、前烘,在样品上涂一层300nm的UV135光刻胶掩模层6,如图2-4所示;
(5)利用氧等离子体刻蚀部分UV135光刻胶掩模层6,将纳米柱部分露出,如图2-5所示;
(6)利用缓冲氢氟酸溶液将SiO2介质层4刻蚀掉,将纳米柱图形转移到UV135光刻胶掩模层6上,如图2-6所示;
(7)利用RIE设备,UV135光刻胶掩模层6作为掩模,采用SF6气体刻蚀掉纳米柱区域的Si3N4介质层3,利用丙酮/乙醇,通过超声去除UV135光刻胶掩模层6,利用ICP刻蚀设备,采用Cl2,刻蚀纳米柱区域AlGaN势垒层2和部分GaN沟道层1,在GaN异质结材料中形成微孔7,如图2-7所示;
(8)通过氢氟酸溶液将Si3N43介质层去除,如图2-8所示;
(9)通过甩胶、前烘在样品上涂一层AZ7908光刻胶,通过光刻的曝光、显影和后烘工艺定义出源漏区域,采用电子束蒸发设备,蒸发Ti/Al/Ni/Au欧姆金属8,将样品放入丙酮/乙醇溶液,通过超声剥离,在欧姆接触区域获得欧姆接触金属8,在氮气气氛下,600℃处理获得欧姆接触。如图2-9所示。
实施例1,
基于纳米微孔技术降低GaNHEMT器件欧姆接触电阻,包括如下步骤:
(1)在具有二维电子气的GaN异质结材料的沟道层1为GaN、AlGaN或InGaN材料,势垒层2为含AlGaN、InAlN或AlN材料上生长Si3N43和SiO24复合介质层;所述的Si3N43和SiO24介质材料可通过PECVD、溅射以及热蒸发方法来生长,其中Si3N43和SiO24介质的厚度在50nm,Si3N43材料在缓冲氢氟酸溶液中刻蚀速率比SiO24材料要低5倍以上;
(2)利用光刻定义欧姆区域,在欧姆接触区域蒸发一薄层Ni金属5,利用金属剥离工艺将欧姆区域薄Ni金属5剥离下来;薄Ni金属5厚度为10nm,高温工艺处理温度在800℃,处理时间30sec,采用惰性气体如氮气或氩气进行保护;
(3)通过高温工艺处理温度在800℃,处理时间30sec,使Ni金属4形成纳米团后,利用Ni的纳米团作为掩模,采用干法刻蚀工艺对SiO24介质层进行刻蚀,形成纳米柱;所述干法刻蚀工艺基于氟基气体,采用RIE设备;
(4)在完成纳米柱的样品表面,通过甩胶工艺涂一层光刻胶掩模层6,光刻胶掩模层6采用UV光刻胶,厚度在300nm;
(5)利用氧等离子体刻蚀工艺刻蚀功率在20W刻蚀部分光刻胶掩模层6,将纳米柱部分露出;
(6)利用缓冲氢氟酸溶液为氟化氨溶液、氟化氢溶液和水的混合溶液(氟化氨溶液:50%的氟化氢溶液:水=3:1:2)将SiO24刻蚀掉,利用干法刻蚀工艺,刻蚀Si3N43介质层;
(7)利用有机溶剂(丙酮)去除光刻胶掩模层6,以Si3N43作为掩模,利用氯基干法刻蚀工艺,氯基干法刻蚀工艺基于氯气,采用RIE设备,刻蚀功率低于20W,将势垒层2和部分沟道层1的材料刻蚀,GaN异质结材料上形成微孔7;
(8)通过氢氟酸溶液(质量浓度10%)将Si3N4去除,通过光刻定义源漏区域,利用金属剥离工艺在形成微孔7的源漏区域上制作欧姆接触金属8,并通过合金工艺在惰性气体如N2气中处理,处理温度在500℃,获得欧姆接触。
实施例2,
基于纳米微孔技术降低GaNHEMT器件欧姆接触电阻,包括如下步骤:
(1)在具有二维电子气的GaN异质结材料的沟道层1为GaN、AlGaN或InGaN材料,势垒层2为含AlGaN、InAlN或AlN材料上生长Si3N43和SiO24复合介质层;所述的Si3N43和SiO24介质材料可通过PECVD、溅射以及热蒸发方法来生长,其中Si3N43和SiO24介质的厚度在50nm到200nm之间,Si3N43材料在缓冲氢氟酸溶液中刻蚀速率比SiO24材料要低6倍以上;
(2)利用光刻定义欧姆区域,在欧姆接触区域蒸发一薄层Ni金属5,利用金属剥离工艺将欧姆区域薄Ni金属5剥离下来;薄Ni金属5厚度为10nm,高温工艺处理温度在900℃,处理时间20min,采用惰性气体如氮气或氩气进行保护;
(3)通过高温工艺处理温度在900℃,处理时间20min,使Ni金属4形成纳米团后,利用Ni的纳米团作为掩模,采用干法刻蚀工艺对SiO24介质层进行刻蚀,形成纳米柱;所述干法刻蚀工艺基于氟基气体,采用ICP设备;
(4)在完成纳米柱的样品表面,通过甩胶工艺涂一层光刻胶掩模层6,光刻胶掩模层6采用UV光刻胶,厚度在500nm;
(5)利用氧等离子体刻蚀工艺刻蚀功率在20W到100W刻蚀部分光刻胶掩模层6,将纳米柱部分露出;
(6)利用缓冲氢氟酸溶液为氟化氨溶液、氟化氢溶液和水的混合溶液(氟化氨溶液:50%的氟化氢溶液:水=3:1:2)将SiO24刻蚀掉,利用干法刻蚀工艺,刻蚀Si3N43介质层;
(7)利用有机溶剂(丙酮)去除光刻胶掩模层6,以Si3N43作为掩模,利用氯基干法刻蚀工艺,氯基干法刻蚀工艺基于氯气,采用ICP设备,刻蚀功率低于20W,将势垒层2和部分沟道层1的材料刻蚀,GaN异质结材料上形成微孔7;
(8)通过氢氟酸溶液(10%质量浓度)将Si3N4去除,通过光刻定义源漏区域,利用金属剥离工艺在形成微孔7的源漏区域上制作欧姆接触金属8,并通过合金工艺在惰性气体如N2气中处理,处理温度在800℃,获得欧姆接触。

Claims (8)

1.一种降低GaNHEMT器件欧姆接触电阻的方法,其步骤包括:
(1)在具有沟道层和势垒层的GaN异质结材料上生长Si3N4和SiO2复合介质层;
(2)利用光刻定义欧姆区域,在欧姆接触区域蒸发一薄层Ni金属,利用金属剥离工艺将欧姆区域薄Ni金属剥离下来;
(3)通过高温工艺使Ni金属形成纳米团后,利用Ni的纳米团作为掩模,采用干法刻蚀工艺对SiO2介质层进行刻蚀,形成纳米柱;
(4)在完成纳米柱的样品表面,通过甩胶工艺涂一层光刻胶掩模层;
(5)利用氧等离子体刻蚀部分光刻胶掩模层,将纳米柱部分露出;
(6)利用缓冲氢氟酸溶液将SiO2刻蚀掉,利用干法刻蚀工艺刻蚀Si3N4介质层;
(7)利用有机溶剂去除光刻胶掩模层,以Si3N4作为掩模,利用氯基干法刻蚀工艺将势垒层和部分沟道层的材料刻蚀,GaN异质结材料上形成微孔;
(8)通过氢氟酸溶液将Si3N4去除,通过光刻定义源漏区域,利用金属剥离工艺在形成微孔的源漏区域上制作欧姆接触金属,并通过合金工艺获得欧姆接触。
2.如权利要求书1所述的一种降低GaNHEMT器件欧姆接触电阻的方法,其特征是所述的步骤(1)中,具有二维电子气的GaN异质结材料的沟道层为GaN、AlGaN或InGaN材料,势垒层为含AlGaN、InAlN或AlN材料,在步骤(1)所述的Si3N4和SiO2介质材料可通过PECVD、溅射以及热蒸发方法来生长,其中Si3N4和SiO2介质的厚度在50nm到200nm之间,Si3N4材料在缓冲氢氟酸溶液中刻蚀速率比SiO2材料要低5倍以上。
3.如权利要求书1所述的一种降低GaNHEMT器件欧姆接触电阻的方法,其特征是所述步骤(2)和(3)中的薄Ni金属厚度为10nm,高温工艺处理温度在800℃到900℃之间,处理时间30sec到20min,采用惰性气体如氮气或氩气进行保护。
4.如权利要求书1所述的一种降低GaNHEMT器件欧姆接触电阻的方法,其特征是所述的步骤(3)和(6)中的干法刻蚀工艺基于氟基气体,采用RIE或ICP设备,步骤(6)中缓冲氢氟酸溶液为氟化氨溶液、氟化氢溶液和水的混合溶液。
5.如权利要求书1所述的一种降低GaNHEMT器件欧姆接触电阻的方法,其特征是所述步骤(4)中的光刻胶掩模层采用UV光刻胶,厚度在300nm到500nm。
6.如权利要求书1所述的一种降低GaNHEMT器件欧姆接触电阻的方法,其特征是在步骤(5)中,所述氧等离子体刻蚀工艺刻蚀功率在20W到100W之间。
7.如权利要求书1所述的一种降低GaNHEMT器件欧姆接触电阻的方法,其特征是所述步骤(7)中的氯基干法刻蚀工艺基于氯气,采用RIE或ICP设备,刻蚀功率低于20W。
8.如权利要求书1所述的一种降低GaNHEMT器件欧姆接触电阻的方法,其特征是所述的步骤(8)中的合金工艺在惰性气体如N2气中处理,处理温度在500℃到800℃之间。
CN201510457150.XA 2015-07-30 2015-07-30 一种降低GaN HEMT器件欧姆接触电阻的方法 Active CN105118780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510457150.XA CN105118780B (zh) 2015-07-30 2015-07-30 一种降低GaN HEMT器件欧姆接触电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510457150.XA CN105118780B (zh) 2015-07-30 2015-07-30 一种降低GaN HEMT器件欧姆接触电阻的方法

Publications (2)

Publication Number Publication Date
CN105118780A true CN105118780A (zh) 2015-12-02
CN105118780B CN105118780B (zh) 2018-08-14

Family

ID=54666734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510457150.XA Active CN105118780B (zh) 2015-07-30 2015-07-30 一种降低GaN HEMT器件欧姆接触电阻的方法

Country Status (1)

Country Link
CN (1) CN105118780B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810575A (zh) * 2016-04-18 2016-07-27 中国电子科技集团公司第五十五研究所 一种GaN HEMT上低温欧姆接触的制备方法
CN106872784A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 Hemt器件欧姆接触区方块电阻的测试方法
WO2017206439A1 (en) * 2016-05-31 2017-12-07 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display panel having the same, and fabricating method thereof
CN109216171A (zh) * 2017-06-30 2019-01-15 新加坡国立大学 一种降低宽禁带半导体器件欧姆接触电阻的方法
CN109326522A (zh) * 2018-11-20 2019-02-12 中国电子科技集团公司第五十五研究所 一种金刚石异质结二极管器件的制备方法
CN109728087A (zh) * 2019-01-08 2019-05-07 西安电子科技大学 基于纳米球掩模的低欧姆接触GaN基高电子迁移率晶体管制备方法
CN112259455A (zh) * 2020-10-19 2021-01-22 扬州扬杰电子科技股份有限公司 一种改善带钝化层结构的Ag面产品金属残留的方法
CN113284948A (zh) * 2020-12-30 2021-08-20 南方科技大学 一种GaN器件及其制备方法
CN114843187A (zh) * 2021-02-02 2022-08-02 北京大学 一种GaN基多纳米沟道高电子迁移率晶体管的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373714A (zh) * 2007-08-22 2009-02-25 中国科学院半导体研究所 用于氮化物外延生长的纳米级图形衬底的制作方法
CN102147568A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 光刻图案化方法及双重图案化方法
CN102544116A (zh) * 2010-12-09 2012-07-04 三星电机株式会社 基于氮化物的半导体器件及其制造方法
US20120223317A1 (en) * 2011-03-01 2012-09-06 National Semiconductor Corporation Ohmic contact schemes for group iii-v devices having a two-dimensional electron gas layer
JP2014207379A (ja) * 2013-04-15 2014-10-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373714A (zh) * 2007-08-22 2009-02-25 中国科学院半导体研究所 用于氮化物外延生长的纳米级图形衬底的制作方法
CN102147568A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 光刻图案化方法及双重图案化方法
CN102544116A (zh) * 2010-12-09 2012-07-04 三星电机株式会社 基于氮化物的半导体器件及其制造方法
US20120223317A1 (en) * 2011-03-01 2012-09-06 National Semiconductor Corporation Ohmic contact schemes for group iii-v devices having a two-dimensional electron gas layer
JP2014207379A (ja) * 2013-04-15 2014-10-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810575A (zh) * 2016-04-18 2016-07-27 中国电子科技集团公司第五十五研究所 一种GaN HEMT上低温欧姆接触的制备方法
CN105810575B (zh) * 2016-04-18 2018-12-28 中国电子科技集团公司第五十五研究所 一种GaN HEMT上低温欧姆接触的制备方法
US10290741B2 (en) 2016-05-31 2019-05-14 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display panel having the same, and fabricating method thereof
WO2017206439A1 (en) * 2016-05-31 2017-12-07 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display panel having the same, and fabricating method thereof
CN106872784B (zh) * 2017-03-01 2019-03-01 西安电子科技大学 Hemt器件欧姆接触区方块电阻的测试方法
CN106872784A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 Hemt器件欧姆接触区方块电阻的测试方法
CN109216171A (zh) * 2017-06-30 2019-01-15 新加坡国立大学 一种降低宽禁带半导体器件欧姆接触电阻的方法
CN109326522A (zh) * 2018-11-20 2019-02-12 中国电子科技集团公司第五十五研究所 一种金刚石异质结二极管器件的制备方法
CN109728087A (zh) * 2019-01-08 2019-05-07 西安电子科技大学 基于纳米球掩模的低欧姆接触GaN基高电子迁移率晶体管制备方法
CN112259455A (zh) * 2020-10-19 2021-01-22 扬州扬杰电子科技股份有限公司 一种改善带钝化层结构的Ag面产品金属残留的方法
CN112259455B (zh) * 2020-10-19 2024-01-26 扬州扬杰电子科技股份有限公司 一种改善带钝化层结构的Ag面产品金属残留的方法
CN113284948A (zh) * 2020-12-30 2021-08-20 南方科技大学 一种GaN器件及其制备方法
CN114843187A (zh) * 2021-02-02 2022-08-02 北京大学 一种GaN基多纳米沟道高电子迁移率晶体管的制备方法
CN114843187B (zh) * 2021-02-02 2024-05-17 北京大学 一种GaN基多纳米沟道高电子迁移率晶体管的制备方法

Also Published As

Publication number Publication date
CN105118780B (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
CN105118780A (zh) 一种降低GaN HEMT器件欧姆接触电阻的方法
Shen et al. High-power polarization-engineered GaN/AlGaN/GaN HEMTs without surface passivation
US8803199B2 (en) III-nitride semiconductor device with stepped gate
US8039301B2 (en) Gate after diamond transistor
KR101202497B1 (ko) 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및 그의 제조 방법
JP2008124262A (ja) 選択再成長を用いたAlGaN/GaN−HEMTの製造方法
US20130200387A1 (en) Nitride based heterojunction semiconductor device and manufacturing method thereof
CN102148157A (zh) 制作带有自对准场板的增强型hemt的方法
CN106158950A (zh) 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
CN108615756A (zh) 半导体器件
EP2930754A1 (en) Semiconductor device
JP5227078B2 (ja) 半導体装置及びその作製方法並びに半導体装置応用システム
CN105448974B (zh) 一种GaN基薄膜晶体管结构及其制备方法
CN100505304C (zh) 一种氮化镓基场效应管及其制作方法
CN104465403B (zh) 增强型AlGaN/GaN HEMT器件的制备方法
JP2003086608A (ja) 電界効果トランジスタ及びその製造方法
CN105679679B (zh) 一种GaN基凹槽栅MISFET的制备方法
Do et al. The effects of tetramethylammonium hydroxide treatment on the performance of recessed-gate AlGaN/GaN high electron mobility transistors
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN107170809B (zh) 一种基于自对准工艺的GaNHEMT器件及其制造方法
JP2010087376A (ja) 半導体積層体を含む半導体装置の製造方法
Pei et al. Study of the n+ GaN cap in AlGaN/GaN high electron mobility transistors with reduced source–drain resistance
US20160013285A1 (en) High-frequency conductor having improved conductivity
Wang et al. A novel method for the fabrication of AlGaN/GaN HEMTs on Si (111) substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant