CN105097569A - 半导体叠层封装方法 - Google Patents

半导体叠层封装方法 Download PDF

Info

Publication number
CN105097569A
CN105097569A CN201510461039.8A CN201510461039A CN105097569A CN 105097569 A CN105097569 A CN 105097569A CN 201510461039 A CN201510461039 A CN 201510461039A CN 105097569 A CN105097569 A CN 105097569A
Authority
CN
China
Prior art keywords
packaging
chip
salient point
plastic
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510461039.8A
Other languages
English (en)
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201510461039.8A priority Critical patent/CN105097569A/zh
Publication of CN105097569A publication Critical patent/CN105097569A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

本发明提供一种半导体叠层封装方法，包括：A：制作上封装体，B：基于四边扁平无引脚QFN框架制作中层封装体，C：将上封装体和下封装体叠层封装，步骤B包括：S101：提供一QFN框架，QFN框架的边缘两侧为金属凸点；S102：将芯片连接在所述QFN框架正面并进行打线；S103：通过塑封底填料将芯片固定和封装在所述QFN框架上，形成塑封体；S104：在塑封体的两侧金属凸点的上表面或者下面形成焊球。本发明提供的封装方法，利用传统的QFN框架边缘的金属凸点作为电极形成中层封装体，实现三层塑封体的堆叠，从而实现芯片在一个封装体中上下电性导通；利用QFN框架形成中层封装体节省封装空间，有利于实现芯片封装的微型化，提高芯片封装的集成度。

Description

半导体叠层封装方法
技术领域
本发明涉及一种半导体封装方法，尤其涉及一种半导体叠层封装方法。
背景技术
随着半导体制造技术以及立体封装技术的不断发展，电子器件和电子产品对多功能化和微型化的要求越来越高，同时要求芯片的封装尺寸不断减小。为了实现芯片封装的微型化，提高芯片封装的集成度，叠层芯片封装(stackeddiepackage)技术逐渐成为技术发展的主流。
叠层芯片封装技术，又称三维封装技术，具体是在同一个封装体内堆叠至少两个芯片的封装技术。叠层芯片封装技术能够实现半导体器件的大容量、多功能、小尺寸、低成本等技术需求，因此叠层芯片技术近年来得到了蓬勃发展。以使用叠层封装技术的存储器为例，相较于没有使用叠层技术的存储器，采用叠层封装技术的存储器能够拥有两倍以上的存储容量。此外，使用叠层封装技术更可以有效地利用芯片的面积，多应用于大存储空间的U盘、SD卡等方面。
叠层芯片封装技术能够通过多种技术手段来实现，例如打线工艺、硅通孔(throughsiliconvia，简称TSV)技术、或者塑封通孔(throughmoldingvia，简称TMV)技术。
例如，硅通孔(TSV)技术，就是在芯片上形成通孔，在通孔侧壁形成金属层再填充导电物质形成通孔效果实现上下连接。该工艺成本高，良品率低，直接在硅片上开口易对芯片造成损伤或是令整片晶元强度减低导致破片等问题，实现难度较大。
又如，塑封通孔(TMV)技术是指在塑封层开口，即塑封后使用激光等方法打通塑封层，填充导电物质，但该工艺在塑封层开口深度方面以及打通塑封层的孔边缘绝缘层方面不易控制。
其余的就是一些先预制可导通材质如凹型架构，进行打磨、打线等工艺用于连接。
上述工艺在堆叠芯片的过程中，通过孔内填充介电质形成电极较难，特别是在多个塑封体连接形成整个封装体的过程中，通过传统工艺方法中间的塑封体不易实现上下封装体的导通，从而实现芯片在一个封装体上下导通的难度较大，且成本较高。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明的目的是提供一种半导体叠层封装方法，解决现有封装工艺(例如TSV、TMV等工艺)中形成电极较难，特别是在多个塑封体连接形成封装体的过程中，通过中间的塑封体不易实现上下封装体的导通，从而不易实现芯片在一个封装体上下导通的问题。
本发明提供了一种半导体叠层封装方法，包括：
A：制作上封装体，
B：制作基于四边扁平无引脚QFN框架的中层封装体，
C：将所述上封装体、所述中层封装体和所述下封装体叠层封装，
其中，所述步骤B包括：
S101：提供一QFN框架，所述QFN框架的边缘两侧为金属凸点；
S102：将芯片连接在所述QFN框架正面并进行打线；
S103：通过塑封底填料将上述芯片固定和封装在所述QFN框架上，形成塑封体；
S104：在上述塑封体的两侧的金属凸点的上下面形成焊球。
本发明提供的一种半导体叠层封装方法，利用传统的QFN框架边缘的金属凸点作为电极形成中层封装体，实现三层塑封体的连通，从而实现堆叠的多个芯片在一个封装体中实现上下导通；利用QFN框架形成中层封装体节省封装空间，有利于实现多层塑封体堆叠时封装的微型化，提高芯片封装的集成度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明基于四边扁平无引脚QFN框架制作封装有芯片的中层封装体的流程图；
图2-图4为本发明基于四边扁平无引脚QFN框架制作封装有芯片的中层封装体的过程示意图；
图5位本发明叠层封装结构示意图。
附图标记：
1-QFN框架2-金属凸点3-金属层
4-芯片5-塑封体6-第一焊球
7-第二焊球8-下封装体9-上封装体
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种半导体叠层封装方法，包括：
A：制作上封装体，
B：基于四边扁平无引脚QFN框架制作封装有芯片的中层封装体，
C：将所述上封装体、所述中层封装体和所述下封装体叠层封装，
其中，如图1所示为基于四边扁平无引脚QFN框架制作封装有芯片的中层封装体的步骤B包括：
S101：提供一QFN框架，所述QFN框架的边缘两侧为金属凸点；
S102：将芯片连接在所述QFN框架正面并进行打线；
S103：通过塑封底填料将上述芯片固定和封装在所述QFN框架上，形成塑封体；
S104：在上述塑封体的两侧的金属凸点的上表面或者下面形成焊球。
上述步骤提供了一种制作封装有芯片的中层封装体的方法，如图2所示，实施步骤S101，提供一QFN框架1，QFN框架1的边缘两侧为金属凸点2。
可选的，金属凸点2为L型。
可选的，QFN框架1包括两侧对称设置的金属凸点2，且金属凸点2的中间设置一金属层3，金属层3与金属凸点2位于同一平面上且相互分隔开，方便后续芯片的连接以及电极的形成。
本方案中，金属凸点2远离金属层3的一侧高于金属凸点2靠近金属层3的一侧。金属层3与设置在金属层3两侧的金属凸点2位于同一平面上且相互分隔开，金属凸点2远离金属层3的一侧可进行植球用于后续上下封装体的连接，金属凸点2靠近所述金属层3的一侧可用于在金属层3上的待装载的芯片打线连接。并且，金属凸点2远离金属层3的一侧的高度高于待装载的芯片与金属层3的高度之和。
接着实施步骤S102，如图3所示，将芯片4连接在上述QFN框架正面并进行打线。
可选的，步骤S102中芯片4安装在金属层3的正面，且与金属凸点2靠近金属层3的一侧电连接。
接着实施步骤S103，通过塑封底填料将芯片4固定和封装在QFN框架上，形成塑封体5，如图4所示。
可选的，步骤S103中芯片4以塑封底填料固定于上述金属层上并且塑封底填料填充上述QFN框架。芯片的封装采用模塑底部填充技术，将芯片和所述金属凸点都包在塑封体内部。
上述用于模塑底部填充技术的胶为一种化学胶，主要成分可为环氧树脂，将芯片与QFN框架间的空隙填满，并且包裹所述芯片和QFN框架的内侧，对填充胶进行加热固化，即可达到加固的目的，有保证了焊接工艺的电气安全性。
可选的，步骤S103中形成上述塑封体5后还包括：在塑封体5的下表面贴膜。在部分封装中，需要在塑封体5的下表面贴膜，提供支撑以防止塑封体5的下表面溢料。
最后实施步骤S104，在上述塑封体两侧的金属凸点的上表面或者下面形成焊球。
经过上述步骤，基于QFN框架封装有芯片的中层封装体完成，接着进行步骤C，中层封装体通过焊球与所述上封装体和所述下封装体的导电连接部位对接，再进行回流焊接形成如图5所示的半导体叠层封装结构。如图5所示，本发明中上封装体9的基板底面为金属板，以作为上封装体的导电连接部位；所述下封装体8下表面用于连接的部位为金属凸点，例如铜柱，以作为下封装体的导电连接部位。
可选的，步骤S104中在塑封体5两侧的金属凸点的下表面形成第一焊球6,上述中层封装体通过两侧金属凸点2的下表面上形成的第一焊球6与下封装体8的导电连接部位对接，再进行回流焊接；上述中层封装体通过两侧的金属凸点2的上表面与基板上设置有第二焊球7的上封装体9对接，再进行回流焊接，最终形成如图5所示的半导体叠层封装结构。
又或者步骤S104中在塑封体5两侧的金属凸点的上表面形成第二焊球7，上述中层封装体通过两侧金属凸点2的下表面与上表面设置有第一焊球6的下封装体8对接，再进行回流焊接；上述中层封装体通过两侧金属凸点2的上表面的形成的第二焊球7与上封装体9的导电连接部位对接，再进行回流焊接，最终形成如图5所示的半导体叠层封装结构。
图5为本发明叠层封装结构示意图，通过中层封装体两侧的金属凸点2实现上封装体9和下封装体8的电互连，从而实现叠层封装的芯片在一个封装体中上下导通。本发明中通过改进传统的QFN框架，利用两侧的触点，即本发明中的L型金属凸点，作为中层封装体的电极，封装结构简单，节省封装空间，有利于实现多层堆叠时芯片封装的微型化，提高芯片封装的集成度。
同时，本方案提出的叠层封装为上、中、下三个封装体的连接，当然根据实际的需要，叠层封装的封装体个数可以根据实际情况决定，可以在上封装体与下封装体之间叠层封装更多的芯片封装层，增加叠层封装的结构，形成三层芯片封装或者更多层的芯片封装。
在本发明的装置和方法等实施例中，显然，各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。同时，在上面对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (10)

1.一种半导体叠层封装方法，包括：
A：制作上封装体，
B：基于四边扁平无引脚QFN框架制作封装有芯片的中层封装体，
C：将所述上封装体、所述中层封装体和所述下封装体叠层封装，
其特征在于，所述步骤B包括：
S101：提供一QFN框架，所述QFN框架的边缘两侧为金属凸点；
S102：将芯片连接在所述QFN框架正面并进行打线；
S103：通过塑封底填料将上述芯片固定和封装在所述QFN框架上，形成塑封体；
S104：在上述塑封体的两侧金属凸点的上表面或者下面形成焊球。
2.根据权利要求1所述的方法，其特征在于，步骤C包括：上述中层封装体通过焊球与所述上封装体和所述下封装体的导电连接部位对接，再进行回流焊接形成半导体叠层封装结构。
3.根据权利要求1所述的方法，其特征在于，所述金属凸点为L型。
4.根据权利要求3所述的方法，其特征在于，步骤S101提供的QFN框架，包括两侧对称设置的金属凸点，且所述金属凸点的中间设置一金属层，所述金属层与所述金属凸点位于同一平面上且相互分隔开。
5.根据权利要求4所述的方法，其特征在于，所述金属凸点远离所述金属层的一侧的高度高于所述金属凸点靠近所述金属层的一侧。
6.根据权利要求3或4所述的方法，其特征在于，所述金属凸点远离所述金属层的一侧的高度高于所述芯片与所述金属层的高度之和。
7.根据权利要求6所述的方法，其特征在于，步骤S102中芯片安装在所述金属层的正面，且与所述金属凸点靠近所述金属层的一侧电连接。
8.根据权利要求1所述的方法，其特征在于，步骤S103所述芯片以塑封底填料固定于所述金属层上并且所述塑封底填料填充所述QFN框架。
9.根据权利要求8所述的方法，其特征在于，步骤S103中形成塑封体后还包括：在所述塑封体的下表面贴膜。
10.根据权利要求1-5和6-9任一所述的方法，其特征在于，在所述上封装体与所述下封装体之间设置一个或多个中层封装体。
CN201510461039.8A 2015-07-30 2015-07-30 半导体叠层封装方法 Pending CN105097569A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510461039.8A CN105097569A (zh) 2015-07-30 2015-07-30 半导体叠层封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510461039.8A CN105097569A (zh) 2015-07-30 2015-07-30 半导体叠层封装方法

Publications (1)

Publication Number Publication Date
CN105097569A true CN105097569A (zh) 2015-11-25

Family

ID=54577712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510461039.8A Pending CN105097569A (zh) 2015-07-30 2015-07-30 半导体叠层封装方法

Country Status (1)

Country Link
CN (1) CN105097569A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512762A (zh) * 2006-08-28 2009-08-19 爱特梅尔公司 用于半导体电路小片的三维封装的可堆叠封装
CN101764127A (zh) * 2008-12-23 2010-06-30 日月光封装测试(上海)有限公司 无外引脚的半导体封装体及其堆迭构造
US20140203432A1 (en) * 2012-08-10 2014-07-24 Huawei Technologies Co., Ltd. Method for Packaging Quad Flat Non-Leaded Package Body, and Package Body
US20150155215A1 (en) * 2013-11-29 2015-06-04 Stmicroelectronics (Shenzhen) Manufacturing Co. Ltd Electronic device with first and second contact pads and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512762A (zh) * 2006-08-28 2009-08-19 爱特梅尔公司 用于半导体电路小片的三维封装的可堆叠封装
CN101764127A (zh) * 2008-12-23 2010-06-30 日月光封装测试(上海)有限公司 无外引脚的半导体封装体及其堆迭构造
US20140203432A1 (en) * 2012-08-10 2014-07-24 Huawei Technologies Co., Ltd. Method for Packaging Quad Flat Non-Leaded Package Body, and Package Body
US20150155215A1 (en) * 2013-11-29 2015-06-04 Stmicroelectronics (Shenzhen) Manufacturing Co. Ltd Electronic device with first and second contact pads and related methods

Similar Documents

Publication Publication Date Title
US8829686B2 (en) Package-on-package assembly including adhesive containment element
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
EP3007225B1 (en) Semiconductor package assembly
US20130277831A1 (en) Semiconductor package and method of fabricating the same
CN104025288A (zh) 半导体封装及其制造方法
US8674496B2 (en) System and method for fine pitch PoP structure
CN104008998B (zh) 多芯片层叠封装方法
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
KR101840447B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
KR102452242B1 (ko) 보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법
JP5358089B2 (ja) 半導体装置
CN105244347A (zh) 一种新型嵌入式封装及封装方法
CN105097568A (zh) 半导体叠层封装方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US20210098426A1 (en) Packaging structure, and forming method and packaging method thereof
CN105161451B (zh) 半导体叠层封装方法
CN105097569A (zh) 半导体叠层封装方法
CN105161424A (zh) 半导体叠层封装方法
CN112908984A (zh) 一种带有散热片的ssd堆叠封装结构及其制作方法
CN203733774U (zh) 半导体叠层封装结构
CN210956649U (zh) 芯片封装结构
CN105161425A (zh) 半导体叠层封装方法
US11171106B2 (en) Semiconductor package structure with circuit substrate and manufacturing method thereof
CN212392241U (zh) 扇出型封装结构
US11721686B2 (en) Semiconductor package structure and packaging method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125

RJ01 Rejection of invention patent application after publication