CN210956649U - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN210956649U
CN210956649U CN201922480998.0U CN201922480998U CN210956649U CN 210956649 U CN210956649 U CN 210956649U CN 201922480998 U CN201922480998 U CN 201922480998U CN 210956649 U CN210956649 U CN 210956649U
Authority
CN
China
Prior art keywords
chip
layer
packaged
wafer
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922480998.0U
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201922480998.0U priority Critical patent/CN210956649U/zh
Application granted granted Critical
Publication of CN210956649U publication Critical patent/CN210956649U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供一种芯片封装结构，包括：封装晶圆、金属凸块、待封装芯片、底部填充层以及塑封层。本实用新型将待封装芯片直接键合在待封装晶圆上，无需进行外部的重新布线层，形成了双面封装的系统级封装结构，从而提升单一芯片功能，并可以通过本实用新型的封装方式实现封装体积的优化，另外，通过底部填充层，并进一步结合塑封层，进一步实现待封装芯片以及连接结构的保护，提高封装结构机械及电性的稳定性，另外，通过机械加压的方式控制金属凸块显露于塑封层的高度，从而可以省略对塑封层进行研磨的步骤，简化工艺，提高封装结构的稳定性。

Description

芯片封装结构
技术领域
本实用新型属于半导体封装技术领域，特别涉及一种芯片封装结构。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，随着人们对功能更强大、性能更佳、能源效率更高、制造成本更低以及外形尺寸越来越小的需求，晶圆级封装(WLPSiP)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。然而，现有的封装结构大多存在功能单一、单面封装以及封装体积大等缺陷。
因此，如何提供一种芯片封装方法及芯片封装结构以解决现有的上述问题实属必要。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种芯片封装结构，用于解决现有技术中封装结构功能单一、单面封装以及封装体积大等问题。
为实现上述目的及其他相关目的，本实用新型提供一种芯片封装方法，所述封装方法包括：
提供待封装晶圆，并于所述待封装晶圆上制备与其电连接的金属凸块；
提供待封装芯片，将所述待封装芯片键合于所述待封装晶圆上，所述待封装芯片与所述金属凸块设置于所述待封装晶圆的同一侧；
于所述待封装芯片与所述待封装晶圆之间制备底部填充层；
于所述待封装晶圆上形成将所述金属凸块、所述待封装芯片及所述底部填充层包围的塑封层，且所述塑封层显露所述金属凸块的连接面；以及
对形成所述塑封层后的结构进行切割，以得到独立的芯片封装结构。
可选地，形成所述塑封层之后还包括对所述待封装晶圆远离所述塑封层的一侧进行研磨的步骤。
可选地，进行所述切割之前还包括步骤：将形成有所述塑封层的结构置于切割蓝膜上，并将所述切割蓝膜固定于固定环上。
可选地，形成所述塑封层的工艺包括压缩成型工艺、传递模塑工艺、液体密封剂固化成型工艺、真空层压工艺及旋涂工艺中的一种；所述塑封层的材质包括环氧基树脂、液体型热固环氧树脂及塑性化合物中的一种。
可选地，所述底部填充层的材质包括树脂。
可选地，所述金属凸块的所述连接面高于所述塑封层的上表面；所述塑封层的上表面高于所述待封装芯片的上表面。
可选地，所述待封装晶圆包括内部布线层，所述内部布线层包括第一连接部及第二连接部，其中，所述金属凸块电连接于所述第一连接部上，所述待封装芯片电连接于所述第二连接部上，且所述底部填充层还包围所述第二连接部。
本实用新型还提供一种芯片封装结构，所述芯片封装结构优选采用本实用新型的芯片封装方法制作得到，当然也可以采用其他方法制备得到，所述芯片封装结构包括：
封装晶圆；
金属凸块，位于所述封装晶圆上；
待封装芯片，键合于所述封装晶圆上，且所述待封装芯片与所述金属凸块设置于所述封装晶圆的同一侧；
底部填充层，形成于所述待封装芯片与所述封装晶圆之间；以及
塑封层，形成于所述封装晶圆上，所述塑封层将所述金属凸块、所述待封装芯片及所述底部填充层包围，且所述塑封层显露所述金属凸块的连接面。
可选地，所述塑封层的上表面高于所述待封装芯片的上表面。
可选地，所述金属凸块的所述连接面高于所述塑封层的上表面。
可选地，所述塑封层的材质包括环氧基树脂、液体型热固环氧树脂及塑性化合物中的一种。
可选地，所述底部填充层的材质包括树脂。
可选地，所述封装晶圆上形成有内部布线层，所述内部布线层包括第一连接部及第二连接部，所述金属凸块电连接于所述第一连接部上，所述待封装芯片电连接于所述第二连接部上。
可选地，所述底部填充层还包围所述第二连接部。
如上所述，本实用新型的芯片封装结构，将待封装芯片直接键合在待封装晶圆上，无需进行外部的重新布线层，形成了双面封装的系统级封装结构，从而提升单一芯片功能，并可以通过本实用新型的封装方式实现封装体积的优化，另外，通过底部填充层，并进一步结合塑封层，进一步实现待封装芯片以及连接结构的保护，提高封装结构机械及电性的稳定性，另外，通过机械加压的方式控制金属凸块显露于塑封层的高度，从而可以省略对塑封层进行研磨的步骤，简化工艺，提高封装结构的稳定性。
附图说明
图1显示为本实用新型实施例中提供的芯片封装方法的流程图。
图2显示为本实用新型实施例中提供的芯片封装方法中提供待封装晶圆的结构示意图。
图3显示为本实用新型实施例中提供的芯片封装方法中制备金属凸块的结构示意图。
图4显示为本实用新型实施例中提供的芯片封装方法中键合待封装芯片的结构示意图。
图5显示为本实用新型实施例中提供的芯片封装方法中制备底部填充层的结构示意图。
图6显示为本实用新型实施例中提供的芯片封装方法中制备塑封层的结构示意图。
图7显示为本实用新型实施例中提供的芯片封装方法中对待封装晶圆研磨后的示意图。
图8显示为本实用新型实施例中提供的芯片封装方法中置于切割蓝膜及固定环上图示。
图9显示为本实用新型实施例中提供的芯片封装方法中切割得到的独立封装结构图示。
元件标号说明
100 待封装晶圆
100a 第一连接部
100b 第二连接部
101 金属凸块
102 待封装芯片
103 底部填充层
104 塑封层
105 封装晶圆
106 切割蓝膜
107 固定环
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
如在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1-9，本实用新型提供一种芯片封装方法，所述封装方法包括：
提供待封装晶圆，并于所述待封装晶圆上制备与其电连接的金属凸块；
提供待封装芯片，将所述待封装芯片键合于所述待封装晶圆上，所述待封装芯片与所述金属凸块设置于所述待封装晶圆的同一侧；
于所述待封装芯片与所述待封装晶圆之间制备底部填充层；
于所述待封装晶圆上形成将所述金属凸块、所述待封装芯片及所述底部填充层包围的塑封层，且所述塑封层显露所述金属凸块的连接面；以及
对形成所述塑封层后的结构进行切割，以得到独立的芯片封装结构。
下面将结合附图详细说明本实用新型的封装方法。
如图1中的S1及图2-3所示，提供待封装晶圆100，并于所述待封装晶圆100上制备与其电连接的金属凸块101；其中，所述待封装晶圆100可以是CMOS晶圆，当然，也可以是制备有其他所需要功能器件的晶圆，可以是任意有源或无源性能的晶圆。所述待封装晶圆100的形貌可以是圆形的12寸、8寸或者6寸晶圆，材质可以为硅。另外，所述金属凸块101形成在所述待封装晶圆100上，以将所述待封装晶圆100上的器件结构电性引出。
具体的，所述金属凸块101可以为金属柱、焊料球或者铜柱与焊料金属的组合等，可以为锡焊料、银焊料及金锡合金焊料中的一种，本示例在Ball mount(植球)后锡球经过回流焊初步固定于待封装晶圆。在一示例中，提供一种所述金属凸块101，其制备包括：于所述待封装晶圆100上制作凸块下金属层；于所述凸块下金属层表面形成铜柱；于所述铜柱表面形成金属阻挡层；于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。其中，在一可选示例中，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
如图1中的S2及图4所示，提供待封装芯片102，将所述待封装芯片102键合于所述待封装晶圆100上，其中，所述待封装芯片102之间键合于所述待封装晶圆上，无需进行外部的重新布线层，形成了双面封装的系统级封装结构，另外，所述待封装芯片102与所述金属凸块101设置于所述待封装晶圆100的同一侧。在一示例中，所述待封装芯片102可以是MEMS芯片，当然，也可以是其他具有独立功能的芯片，所述待封装芯片102可以包括衬底及设置在其上的电路。在一示例中，将所述待封装芯片102键合于所述待封装晶圆100上并于所述待封装晶圆100中的器件结构实现电连接，以实现二者的功能。另外，与所述待封装晶圆100相键合的所述待封装芯片102的数量可以是一个也可以是两个以上，也可以是具有不同功能的芯片，均可以依据实际需求进行布置，图中仅示出本实用新型封装结构一示例一视角的视图，相关结构布置是本领域技术人员可以知晓的。另外，在一示例中，所述待封装芯片102的背面可以临时键合在一支撑结构上，并用于进行所述待封装芯片102的取放，将所述待封装芯片102的正面(所述待封装芯片102的正面向下)键合在所述待封装晶圆100的正面上，以得到双面封装的封装结构。
作为示例，所述待封装晶圆100包括内部布线层，所述内部布线层包括第一连接部100a及第二连接部100b，其中，所述金属凸块101电连接于所述第一连接部100a上，所述待封装芯片102电连接于所述第二连接部100b上，另外，所述内部布线层还可以依据实际需求与所述待封装晶圆100中的器件结构进行电连接。可选地，所述内部布线层包括多层金属层、多层介质层，多层金属层通过形成于所述介质层中的连接柱依据实际需求实现布线，从而满足需要方式的线路电连接，实现电路布线引出，可以采用常用的布线互连结构，例如，所述待封装晶圆100上具有一需要与所述待封装芯片102连接的电连接端，可以在所述电连接端上依次设置介质层、金属层，并在该介质层中设置于该金属层电连接的接线柱，所述待封装芯片102电连接在该金属层上，从而实现二者之间的布线连接，当然，具体布线方式依据实际需求布置。其中，所述金属层的材料可以为但不仅限于铜、铝、镍、仅、银或钛中的一种材料或两种以上材料的叠层材料层，所述介质层的材料可以为低k介电材料，具体的，可以包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的任意一种。
该示例中，所述金属凸块101形成于所述内部布线层的所述第一连接部100a上，以进行进一步堆叠封装(POP package)，所述第一连接部100a可以是所述内部布线层中的所述金属层，所述待封装芯片102键合于所述内部布线层的所述第二连接部100b上，所述第二连接部100b可以是所述内部布线层中的所述金属层，在一示例中，所述待封装芯片102直接形成在所述内部布线层上并实现电连接(bond-on-trace)，进而实现所述待封装晶圆100与所述待封装芯片102的功能，可选地，如图4所示，所述待封装芯片102通过金属连接柱(micro solder bump)键合在所述内部布线层的所述金属层上，所述连接柱的材料可以是铜、镍、锡银等。在一可选示例中，所述待封装芯片102电性键合于所述内部布线层上之后通过布置的所述金属凸块101进行电性引出。
如图1中的S3及图5所示，于所述待封装芯片102与所述待封装晶圆100之间制备底部填充层103。在一示例中，所述底部填充层103完全覆盖在所述待封装芯片102靠近所述待封装晶圆100一侧的表面，较佳地，所述底部填充层103超出所述待封装芯片102的表面并延伸至所述待封装芯片102两侧，可选地，所述待封装芯片102与所述底部填充层103在结构上对称布置，二者中心重合，进一步可选地，所述底部填充层103边缘大出所述封装芯片102边缘的尺寸对应介于所述待封装芯片102尺寸的0.1-0.3。在一示例中，进行底部填充的填充材料可以是环氧树脂，可以是填充材料通过毛细虹吸作用，流到芯片底部，填充待封装芯片102与待封装晶圆100之间的空隙，凝固后起到固定芯片的作用，保护所述待封装芯片及二者之间的连接柱，另外，所述底部填充层102还可以保护半导体芯片在工艺过程中的粘附力以及稳定性，还可以缓解半导体芯片的边缘以及顶角出的应力集中问题，避免半导体芯片破裂等，从而提高了封装可靠性。此外，当所述待封装芯片102键合在所述内部布线层的所述第二连接部100b上时，所述底部填充层103还包围所述第二连接部100b，从而有利于保证二者之间电性连接的稳定性。
如图1中的S4及图6所示，于所述待封装晶圆100上形成将所述金属凸块101、所述待封装芯片102及所述底部填充层103包围的塑封层104，且所述塑封层104显露所述金属凸块101的连接面。在一示例中，所述金属凸块101的顶面作为所述连接面，实现外部电连接。作为示例，形成所述塑封层104的工艺包括压缩成型工艺、传递模塑工艺、液体密封剂固化成型工艺、真空层压工艺及旋涂工艺中的一种；所述塑封层104的材质包括环氧基树脂、液体型热固环氧树脂及塑性化合物中的一种。
在一示例中，所述金属凸块101的所述连接面高于所述塑封层104的上表面，在一示例中，所述金属凸块101的顶部作为所述连接面以进行电连接；所述塑封层104的上表面高于所述待封装芯片102的上表面。其中，可以采用减薄的方式使得所述金属凸块101的顶部露出于所述塑封层104，以形成所述连接面，在一较佳的示例中，可以是采用封装材料将所述金属凸块101、所述待封装芯片102及所述底部填充层103封装之后采用机械压力施加压力的方式使得所述金属凸块101的上表面露出，即通过机械加压施加的压力控制所述金属凸块101显露于所述塑封层104的上表面的高度，从而可以省略对封装层减薄的步骤。在一示例中，所述金属凸块101高出所述塑封层104上表面的距离小于所述塑封层104的上表面高出所述待封装芯片102的上表面的距离。另外，所述塑封层104结合所述底部填充层103进一步实现所述待封装芯片102及其与所述待封装晶圆100之间的连接部件的保护，提高器件的机械及电性稳定性。
如图7所示，作为示例，形成所述塑封层104之后还包括对所述待封装晶圆100远离所述塑封层104的一侧进行研磨的步骤，在塑封层104形成之后进行研磨，得到封装晶圆105，以进一步有利于得到封装结构，保证封装结构的稳定性，防止研磨过程对封装结构的影响。
如图1中的S5及图8-9所示，对形成所述塑封层后的结构进行切割，以得到独立的芯片封装结构。按照封装需求对形成所述塑封层104之后的结构进行切割，从而可以得到需要的独立的封装结构。作为示例，进行所述切割之前还包括步骤：将形成有所述塑封层的结构置于切割蓝膜106上，并将所述切割蓝膜106固定于固定环107上。
作为示例，所述固定环107的材料包括玻璃、金属、半导体、聚合物及陶瓷中的一种。在本实施例中，所述固定环107的材料为玻璃，采用玻璃作为固定环，在后续与所述切割蓝膜106分离时，较容易撕除，提高分离的效率及稳定性。所述固定环107的形状可以为圆形、矩形、或者其他所需的形状，所述切割蓝膜106具有粘性的一面粘合固定于所述固定环107上，以将所述切割蓝膜106固定，防止其翘曲等现象的发生，提高稳定性。
如图9所示，并参阅图1-8，本实用新型还提供一种芯片封装结构，所述芯片封装结构优选采用本实用新型的芯片封装方法制作得到，当然也可以采用其他方法制备得到，本实施例中的所述芯片封装结构及其相关特征的描述可以参数本实施例中所述芯片封装方法中的相关描述，在此不再赘述，其中，所述芯片封装结构包括：
封装晶圆105；
金属凸块101，位于所述封装晶圆105上；
待封装芯片102，键合于所述封装晶圆105上，且所述待封装芯片102与所述金属凸块101设置于所述封装晶圆105的同一侧；
底部填充层103，形成于于所述待封装芯片102与所述封装晶圆105之间；
塑封层104，形成于所述封装晶圆105上，所述塑封层104将所述金属凸块101、所述待封装芯片102及所述底部填充层103包围，且所述塑封层104显露所述金属凸块的连接面。
作为示例，所述塑封层101的所述连接面高于所述待封装芯片102的上表面。
作为示例，所述金属凸块101的上表面，即所述金属凸块的顶部，作为所述金属凸块与外界电连接的连接面，其高于所述塑封层104的上表面。
作为示例，所述塑封层104的材质包括环氧基树脂、液体型热固环氧树脂及塑性化合物中的一种。
作为示例，所述底部填充层103的材质包括树脂。
作为示例，所述封装晶圆105上形成有内部布线层，所述内部布线层包括第一连接部100a及第二连接部100b，所述金属凸块101电连接于所述第一连接部100a上，所述待封装芯片电连接于所述第二连接部100b上。
作为示例，所述底部填充层103还包围所述第二连接部100b。
综上所述，本实用新型的芯片封装结构，将待封装芯片直接键合在待封装晶圆上，无需进行外部的重新布线层，形成了双面封装的系统级封装结构，从而提升单一芯片功能，并可以通过本实用新型的封装方式实现封装体积的优化，另外，通过底部填充层，并进一步结合塑封层，进一步实现待封装芯片以及连接结构的保护，提高封装结构机械及电性的稳定性，另外，通过机械加压的方式控制金属凸块显露于塑封层的高度，从而可以省略对塑封层进行研磨的步骤，简化工艺，提高封装结构的稳定性。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (7)

1.一种芯片封装结构，其特征在于，所述芯片封装结构包括：
封装晶圆；
金属凸块，位于所述封装晶圆上；
待封装芯片，键合于所述封装晶圆上，且所述待封装芯片与所述金属凸块设置于所述封装晶圆的同一侧；
底部填充层，形成于所述待封装芯片与所述封装晶圆之间；以及
塑封层，形成于所述封装晶圆上，所述塑封层将所述金属凸块、所述待封装芯片及所述底部填充层包围，且所述塑封层显露所述金属凸块的连接面。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述塑封层的上表面高于所述待封装芯片的上表面。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述金属凸块的所述连接面高于所述塑封层的上表面。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述塑封层的材质包括环氧基树脂、液体型热固环氧树脂及塑性化合物中的一种。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述底部填充层的材质包括树脂。
6.根据权利要求1-5中任意一项所述的芯片封装结构，其特征在于，所述封装晶圆上形成有内部布线层，所述内部布线层包括第一连接部及第二连接部，所述金属凸块电连接于所述第一连接部上，所述待封装芯片电连接于所述第二连接部上。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述底部填充层还包围所述第二连接部。
CN201922480998.0U 2019-12-31 2019-12-31 芯片封装结构 Active CN210956649U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922480998.0U CN210956649U (zh) 2019-12-31 2019-12-31 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922480998.0U CN210956649U (zh) 2019-12-31 2019-12-31 芯片封装结构

Publications (1)

Publication Number Publication Date
CN210956649U true CN210956649U (zh) 2020-07-07

Family

ID=71373208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922480998.0U Active CN210956649U (zh) 2019-12-31 2019-12-31 芯片封装结构

Country Status (1)

Country Link
CN (1) CN210956649U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128919A (zh) * 2019-12-31 2020-05-08 中芯长电半导体（江阴）有限公司 芯片封装方法及芯片封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128919A (zh) * 2019-12-31 2020-05-08 中芯长电半导体（江阴）有限公司 芯片封装方法及芯片封装结构

Similar Documents

Publication Publication Date Title
CN105374693B (zh) 半导体封装件及其形成方法
TWI538099B (zh) 半導體裝置和在半導體晶粒上形成中介物框架以提供垂直互連之方法
TWI557872B (zh) 半導體裝置及用於形成具有垂直互連之薄剖面wlcsp於封裝覆蓋區的方法
US8247269B1 (en) Wafer level embedded and stacked die power system-in-package packages
CN114914208A (zh) 半导体装置封装体及其制造方法
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US10276545B1 (en) Semiconductor package and manufacturing method thereof
WO2017049928A1 (zh) 一种芯片封装结构及封装方法
CN111883481A (zh) 3d封装件结构及其形成方法
US20140210080A1 (en) PoP Device
US11742296B2 (en) Electronic package and manufacturing method thereof
KR101840447B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US11756871B2 (en) Fan-out packaging structure and method
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
CN212392240U (zh) 扇出型封装结构
TW201843750A (zh) 晶圓級系統級封裝方法及其半導體封裝結構
TWI559480B (zh) 藉由使用內部堆疊模組的可堆疊封裝
CN210956649U (zh) 芯片封装结构
CN209804651U (zh) 半导体封装结构
WO2024066466A1 (zh) 集成电路封装结构及制备方法
CN114188226A (zh) 扇出型封装结构及封装方法
CN114188227A (zh) 扇出型封装结构及封装方法
CN110660752A (zh) 半导体装置封装体及其制造方法
CN211088246U (zh) 半导体芯片封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address