CN105097506A - 多晶硅发射极垂直npn晶体管的制造方法 - Google Patents
多晶硅发射极垂直npn晶体管的制造方法 Download PDFInfo
- Publication number
- CN105097506A CN105097506A CN201410179392.2A CN201410179392A CN105097506A CN 105097506 A CN105097506 A CN 105097506A CN 201410179392 A CN201410179392 A CN 201410179392A CN 105097506 A CN105097506 A CN 105097506A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- emitter
- monocrystalline silicon
- npn transistor
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种多晶硅发射极垂直NPN晶体管的制造方法，包括下列步骤：在晶圆上形成集电区和基区；淀积绝缘介质层；在绝缘介质层上光刻并刻蚀出发射区域；淀积多晶硅，多晶硅位于所述发射区域的部分与基区的单晶硅直接接触；对晶圆进行热退火；对发射区域的多晶硅进行掺杂；进行热退火使得多晶硅中的杂质扩散到基区的单晶硅中，形成发射结。本发明通过在多晶硅淀积后、掺杂之前的热退火过程中产生的热应力，使得多晶硅和单晶硅界面的薄氧化层断裂，变得更加不连续。这样在后续的发射极杂质退火中，掺杂元素能够更好地扩散，多晶硅和单晶硅界面的氧元素也会有更好的界面态，从而改善晶体管低频下的噪声特性。
Description
技术领域
本发明涉及半导体器件，特别是涉及一种多晶硅发射极垂直NPN晶体管的制造方法。
背景技术
由于具有较佳的放大特性和频率特性，器件面积可获大幅度降低，多晶硅发射极的垂直NPN(VNPN)晶体管应用越来越广泛。
在应用中，常常要求多晶硅发射极的VNPN晶体管具有较好的低频噪声特性。
发明内容
基于此，有必要提供一种能够改善多晶硅发射极的VNPN晶体管在低频下的噪声特性的多晶硅发射极VNPN晶体管的制造方法。
一种多晶硅发射极垂直NPN晶体管的制造方法，包括下列步骤：在晶圆上形成集电区和基区；淀积绝缘介质层；在绝缘介质层上光刻并刻蚀出发射区域；淀积多晶硅，位于所述发射区域的多晶硅与基区的单晶硅直接接触；对晶圆进行热退火；对发射区域的多晶硅进行掺杂；进行热退火使得多晶硅中的杂质扩散到基区的单晶硅中，形成发射结。
在其中一个实施例中，所述对晶圆进行热退火的步骤中，退火温度为900～950摄氏度。
在其中一个实施例中，所述对晶圆进行热退火的步骤中，退火时间为15～30分钟。
在其中一个实施例中，所述对发射区域的多晶硅进行掺杂的步骤，是注入砷元素进行注入掺杂。
上述多晶硅发射极垂直NPN晶体管的制造方法，通过在多晶硅淀积后、掺杂之前的热退火过程中产生的热应力，使得多晶硅和单晶硅界面的薄氧化层断裂，变得更加不连续。这样在后续的发射极杂质退火中，掺杂元素能够更好地扩散，多晶硅和单晶硅界面的氧元素也会有更好的界面态，从而改善晶体管低频下的噪声特性。
附图说明
图1一实施例中多晶硅发射极VNPN晶体管的制造方法的流程图；
图2是电路仿真得到的优化前后的VNPN晶体管在10赫兹下的噪声特性。
具体实施方式
为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图1是一实施例中多晶硅发射极垂直NPN晶体管的制造方法的流程图，包括下列步骤：
S11，在晶圆上形成集电区和基区。
按照习知的多晶硅发射极VNPN晶体管的制造方法，首先完成集电区和基区的制造工艺。
S12，淀积绝缘介质层。
在晶圆表面淀积一层绝缘介质。
S13，在绝缘介质层上光刻并刻蚀出发射区域。
涂胶、曝光、显影使得发射区域的光刻胶被去除，接着刻蚀掉无光刻胶保护的绝缘介质层，露出用于形成发射极的发射区域。
S14，淀积多晶硅。
多晶硅位于发射区域的部分和基区的单晶硅直接接触。
S15，对晶圆进行热退火。
在淀积多晶硅之后，掺杂之前先进行一次高温炉管退火。
S16，对发射区域的多晶硅进行掺杂。
进行发射极注入掺杂，在掺杂P型杂质的实施例中，一般是注入砷元素进行掺杂。
S17，进行热退火使得多晶硅中的杂质扩散到基区的单晶硅中，形成发射结。
由于多晶硅和基区的单晶硅直接接触，因此热退火以后，多晶硅中掺杂的杂质会扩散进入基区。
发明人经实验研究发现，在制造多晶硅发射极垂直NPN晶体管的过程中，单晶硅表面在淀积多晶硅之前不可避免地要裸露出来，并直接和空气中的氧接触，形成很薄的氧化层。该氧化层在多晶硅淀积后介于单晶硅和多晶硅之间，会对晶体管低频下的噪声特性造成很大影响，导致器件在低频应用时出问题。而上述多晶硅发射极垂直NPN晶体管的制造方法，在发射极多晶硅淀积之后、掺杂注入之前增加一次高温炉管退火(即步骤S15)，通过这个高温过程产生的热应力使得多晶硅和单晶硅界面的这层薄氧化层断裂，变得更加不连续。这样在后续的发射极杂质退火中(即步骤S17)，掺杂元素能够更好地扩散，多晶硅和单晶硅界面的氧元素也会有更好的界面态，从而改善晶体管低频下的噪声特性。
需要指出的是，如果没有步骤S15，则步骤S17的杂质退火也会使单晶硅和多晶硅之间薄氧化层断裂，但温度升高至薄氧化层开始断裂的时候，多晶硅中的杂质已经开始向单晶硅扩散了。也就是说，这种情况下是薄氧化层一边断裂杂质一边扩散，相对于上述多晶硅发射极垂直NPN晶体管的制造方法在薄氧化层断裂完了之后再扩散，发射结的profile和表面态情况相差比较大。
在其中一个实施例中，步骤S15的退火温度为900～950摄氏度，退火时间为15～30分钟。
图2是电路仿真得到的优化前后的VNPN晶体管在10赫兹下的噪声特性，其中横坐标表示6个片(#2、#4、#6、#8、#10、#12)，纵坐标的单位为。其中baseline的#2片是传统技术的VNPN晶体管，#4、#6、#8、#12为采用其它方法优化的VNPN晶体管，optimized的#10片是采用本发明的制造方法在上述优化的退火温度和退火时间条件下，制造得到的VNPN晶体管。从电路仿真结果来看，采用上述多晶硅发射极垂直NPN晶体管的制造方法制造的VNPN晶体管，其10Hz下的噪声比传统技术降低60％以上，能够满足客户在低频下的应用需求。另外，步骤S15的退火是在多晶硅淀积后、注入掺杂之前，故对发射极的结深不会造成太大影响，在改善噪声性能同时能够保证器件的频率特性。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (4)
1.一种多晶硅发射极垂直NPN晶体管的制造方法，包括下列步骤：
在晶圆上形成集电区和基区；
淀积绝缘介质层；
在绝缘介质层上光刻并刻蚀出发射区域；
淀积多晶硅，位于所述发射区域的多晶硅与基区的单晶硅直接接触；
对晶圆进行热退火；
对发射区域的多晶硅进行掺杂；
进行热退火使得多晶硅中的杂质扩散到基区的单晶硅中，形成发射结。
2.根据权利要求1所述的多晶硅发射极垂直NPN晶体管的制造方法，其特征在于，所述对晶圆进行热退火的步骤中，退火温度为900～950摄氏度。
3.根据权利要求2所述的多晶硅发射极垂直NPN晶体管的制造方法，其特征在于，所述对晶圆进行热退火的步骤中，退火时间为15～30分钟。
4.根据权利要求1所述的多晶硅发射极垂直NPN晶体管的制造方法，其特征在于，所述对发射区域的多晶硅进行掺杂的步骤，是注入砷元素进行注入掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410179392.2A CN105097506B (zh) | 2014-04-29 | 2014-04-29 | 多晶硅发射极垂直npn晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410179392.2A CN105097506B (zh) | 2014-04-29 | 2014-04-29 | 多晶硅发射极垂直npn晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097506A true CN105097506A (zh) | 2015-11-25 |
| CN105097506B CN105097506B (zh) | 2018-11-27 |
Family
ID=54577665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410179392.2A Active CN105097506B (zh) | 2014-04-29 | 2014-04-29 | 多晶硅发射极垂直npn晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097506B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057439A (en) * | 1990-02-12 | 1991-10-15 | Electric Power Research Institute | Method of fabricating polysilicon emitters for solar cells |
| CN1230771A (zh) * | 1998-03-30 | 1999-10-06 | 日本电气株式会社 | 能够抑制晶体管特性退化的制造双极晶体管的方法 |
| CN1507008A (zh) * | 2002-12-10 | 2004-06-23 | 国际商业机器公司 | 半导体制造方法及设备 |
| CN102915975A (zh) * | 2011-08-05 | 2013-02-06 | 无锡华润上华半导体有限公司 | 一种BJT以及BiCMOS的制作方法 |
-
2014
- 2014-04-29 CN CN201410179392.2A patent/CN105097506B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057439A (en) * | 1990-02-12 | 1991-10-15 | Electric Power Research Institute | Method of fabricating polysilicon emitters for solar cells |
| CN1230771A (zh) * | 1998-03-30 | 1999-10-06 | 日本电气株式会社 | 能够抑制晶体管特性退化的制造双极晶体管的方法 |
| CN1507008A (zh) * | 2002-12-10 | 2004-06-23 | 国际商业机器公司 | 半导体制造方法及设备 |
| CN102915975A (zh) * | 2011-08-05 | 2013-02-06 | 无锡华润上华半导体有限公司 | 一种BJT以及BiCMOS的制作方法 |
Non-Patent Citations (2)
| Title |
|---|
| 刘国维、谢孟贤编: "《半导体工艺原理 下》", 30 November 1980, 国防工业出版社 * |
| 王广发编: "《晶体管原理与设计》", 30 November 1984, 上海科学技术出版社 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097506B (zh) | 2018-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2021061432A (ja) | ディープトレンチ充填のためのポリサンドイッチ | |
| US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| US20090127585A1 (en) | Integration of an NPN device with phosphorus emitter and controlled emitter-base junction depth in a BiCMOS process | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN106158957B (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN104112653A (zh) | 一种自补偿背封半导体衬底的制备方法 | |
| US9064886B2 (en) | Heterojunction bipolar transistor having a germanium extrinsic base utilizing a sacrificial emitter post | |
| SE513471C2 (sv) | Halvledarkomponent och tillverkningsförfarande för halvledarkomponent | |
| CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN101364538B (zh) | 栅层形成方法 | |
| CN103137473B (zh) | 以具有外延层的衬底制造场终止型igbt器件的方法 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN102592975A (zh) | 降低p型涂敷源工艺的p/n结电容和漏电的方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN105097506A (zh) | 多晶硅发射极垂直npn晶体管的制造方法 | |
| CN104425246B (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| TWI686900B (zh) | 半導體元件結構以及在基板中形成半導體插塞的方法 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN204029812U (zh) | 一种具有自补偿背封层的半导体衬底 | |
| CN106158644B (zh) | 半导体器件的栅极结构及防止其产生空洞的方法 | |
| CN105225933B (zh) | 掺杂方法 | |
| CN103594500B (zh) | 一种锗硅异质结双极晶体管的制造方法 | |
| US9018049B2 (en) | Method for manufacturing insulated gate bipolar transistor IGBT | |
| WO2014086014A1 (zh) | Itc-igbt及其制作方法 | |
| CN102148156B (zh) | 锗硅异质结双极型晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170926 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |