CN105097004B - 一种芯片中坏块地址的跳转方法和装置 - Google Patents
一种芯片中坏块地址的跳转方法和装置 Download PDFInfo
- Publication number
- CN105097004B CN105097004B CN201510383253.6A CN201510383253A CN105097004B CN 105097004 B CN105097004 B CN 105097004B CN 201510383253 A CN201510383253 A CN 201510383253A CN 105097004 B CN105097004 B CN 105097004B
- Authority
- CN
- China
- Prior art keywords
- address information
- block
- chip
- chip dies
- bad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供了一种芯片中坏块地址的跳转方法和装置，其中，所述芯片包括第零芯片裸片和第一芯片裸片，所述方法包括：将被访问的块的地址信息输入至所述第一芯片裸片；将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片；在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果；根据所述比对结果进行坏块地址的跳转。本发明节省了芯片的面积，降低了芯片的制作成本。
Description
技术领域
本发明涉及电子技术领域，特别是涉及一种芯片中坏块地址的跳转方法和装置。
背景技术
随着现代化技术的不断发展，嵌入式设备发展迅速，尤其是应用于智能系统，它们广泛应用于工业控制、手机、导航等领域，这些嵌入式设备大多都搭载了大容量的闪存芯片，以满足系统和数据的储存要求。
然而，由于闪存芯片的生产工艺导致内部会存在无法进行读写操作的坏块，但是嵌入式设备在设计过程中，会对坏块出现的范围有一定的要求，而闪存芯片的生产厂家一般只能保证闪存芯片无坏块或对坏块的数量进行控制，因而闪存芯片的生产厂家需要在闪存芯片出厂时进行坏块检测，嵌入式设备的生产商也会在设备生产前对采购的闪存芯片进行测试，以检测其坏块出现的区域是否在允许的范围内。
在市场上有很多针对闪存芯片的烧写、检测工具，它们功能强大，具备检测、烧写、擦除、校验等功能，但是普遍价格昂贵，使用复杂，速度慢。或者利用闪存芯片内设置的比较电路进行坏块位置的比对，一组坏块地址信息需要一个比较电路进行比对，过多的比较电路会占用闪存芯片的面积，造成闪存芯片的面积过大，也提高了闪存芯片的制作成本。
发明内容
本发明提供一种芯片中坏块地址的跳转方法和装置，以解决比较电路占用闪存芯片的面积，造成闪存芯片的面积过大，也提高了闪存芯片的制作成本的问题。
为了解决上述问题，本发明提供了一种芯片中坏块地址的跳转方法，所述芯片包括第零芯片裸片和第一芯片裸片，所述方法包括：
将被访问的块的地址信息输入至所述第一芯片裸片；
将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片；
在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果；
根据所述比对结果进行坏块地址的跳转。
优选地，所述将被访问的块的地址信息输入至所述第一芯片裸片之前，所述方法还包括：
通过列地址将所述坏块的地址信息锁存到所述第零芯片裸片。
优选地，所述通过列地址将所述坏块的地址信息锁存到所述第零芯片裸片，包括：
通过所述坏块的地址信息在阵列中的列地址寻址读出所述坏块的地址信息；
通过译码将所述坏块的地址信息从解码数据输入端锁存至所述第零芯片裸片。
优选地，所述将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片，包括：
通过所述坏块的地址信息在阵列中的列地址将所述第零芯片裸片中锁存的预设数量的所述坏块的地址信息依次串联输出至所述第一芯片裸片。
优选地，所述根据所述比对结果进行坏块地址的跳转，包括：
若所述比对结果表示所述坏块的地址信息包括所述被访问的块的地址信息，则进行坏块地址的跳转。
相应地，本发明还提供了一种芯片中坏块地址的跳转装置，所述芯片包括第零芯片裸片和第一芯片裸片，所述装置包括：
访问地址输入模块，用于将被访问的块的地址信息输入至所述第一芯片裸片；
坏块地址输出模块，用于将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片；
地址比对模块，用于在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果；
跳转模块，用于根据所述比对结果进行坏块地址的跳转。
优选地，所述装置还包括：
坏块地址锁存模块，用于在所述访问地址输入模块将被访问的块的地址信息输入至所述第一芯片裸片之前，通过列地址将所述坏块的地址信息锁存到所述第零芯片裸片。
优选地，所述坏块地址锁存模块，包括：
坏块地址读出模块，用于通过所述坏块的地址信息在阵列中的列地址寻址读出所述坏块的地址信息；
坏块地址输入模块，用于通过译码将所述坏块的地址信息从解码数据输入端锁存至所述第零芯片裸片。
优选地，所述坏块地址输出模块通过所述坏块的地址信息在阵列中的列地址将所述第零芯片裸片中锁存的预设数量的所述坏块的地址信息依次串联输出至所述第一芯片裸片。
优选地，所述跳转模块若所述比对结果表示所述坏块的地址信息包括所述被访问的块的地址信息，则进行坏块地址的跳转。
与现有技术相比，本发明包括以下优点：
芯片在出厂前需要进行坏块检测，如果检测到存在坏块，会把坏块的地址信息写入阵列的特定位置中，坏块的地址信息在芯片寿命范围内不会被改变，用户也不能改变。
芯片中包括第零芯片裸片和第一芯片裸片，将被访问的块的地址信息输入至第一芯片裸片；将第零芯片裸片中锁存的坏块的地址信息依次输出至第一芯片裸片，即将坏块的地址信息依次串联在一起输入至第一芯片裸片；在第一芯片裸片中比对坏块的地址信息与被访问的块的地址信息，得到比对结果；根据比对结果进行坏块地址的跳转。将坏块的地址信息依次串联在一起通过扫描式比对，则只需要一个第一芯片裸片，节省了芯片的面积，降低了芯片的制作成本。
附图说明
图1是本发明实施例一中的一种芯片中坏块地址的跳转方法的步骤流程图；
图2是本发明实施例二中的一种芯片中坏块地址的跳转方法的原理示意图；
图3是本发明实施例二中的一种芯片中坏块地址的跳转方法的步骤流程图；
图4是本发明实施例二中的一种芯片中坏块地址的跳转方法的匹配波形示意图；
图5是本发明实施例三中的一种芯片中坏块地址的跳转装置的结构图；
图6是本发明实施例四中的一种芯片中坏块地址的跳转装置的结构图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
下面通过列举几个具体的实施例详细介绍本发明提供的一种芯片中坏块地址的跳转方法和装置。
实施例一
本发明实施例一提供了一种芯片中坏块地址的跳转方法。本发明实施例中的芯片可以包括第零芯片裸片和第一芯片裸片。
参照图1，示出了本发明实施例一中的一种芯片中坏块地址的跳转方法的步骤流程图。
步骤100，将被访问的块的地址信息输入至所述第一芯片裸片。
在芯片上电结束后，用户可以对芯片进行正常的操作，以读操作为例，在正常的读数据之前，首先要进行坏块(bad block)扫描，被访问的块可以为芯片中的其中一个块。
以NAND FLASH为例，NAND FLASH中共有1024个block，地址从0到1023，若被访问的block的地址为314，则将RA<15:6>＝314(block的地址，即行地址为314)输入到Die1<11:0>(第一芯片裸片)。
步骤102，将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片。
芯片在出厂前需要测试，如果测试到坏块的存在，则会将坏块的地址信息写入到阵列(ARRAY)的特定位置中。在给芯片上电后，自动将ARRAY中的坏块的地址信息读出。
第零芯片裸片用于存储从ARRAY中读出的坏块的地址信息。
步骤104，在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果。
坏块的地址信息和被访问的块的地址信息均存储在第一芯片裸片中。
若坏块的地址信息包括被访问的块的地址信息，则Hit<11:0>(比对结果)全为1；若坏块的地址信息不包括被访问的块的地址信息，则表示被访问的块是正常的块。
步骤106，根据所述比对结果进行坏块地址的跳转。
芯片内部电路会根据Hit<11:0>的值来确定跳转到替换坏块的块的操作。
本发明实施例通过采用上述方案，芯片在出厂前需要进行坏块检测，如果检测到存在坏块，会把坏块的地址信息写入阵列的特定位置中，坏块的地址信息在芯片寿命范围内不会被改变，用户也不能改变。
芯片中包括第零芯片裸片和第一芯片裸片，将被访问的块的地址信息输入至第一芯片裸片；将第零芯片裸片中锁存的坏块的地址信息依次输出至第一芯片裸片，即将坏块的地址信息依次串联在一起输入至第一芯片裸片；在第一芯片裸片中比对坏块的地址信息与被访问的块的地址信息，得到比对结果；根据比对结果进行坏块地址的跳转。将坏块的地址信息依次串联在一起通过扫描式比对，则只需要一个第一芯片裸片，节省了芯片的面积，降低了芯片的制作成本。
实施例二
本发明实施例二提供了一种芯片中坏块地址的跳转方法。本发明实施例中的芯片可以为NAND FLASH，所述芯片可以包括第零芯片裸片和第一芯片裸片。其中，第零芯片裸片和第一芯片裸片可以为比对电路的核心组成部分。所述第零芯片裸片可以用于存储从阵列中读出的坏块的地址信息。
参照图2，示出了本发明实施例二中的一种芯片中坏块地址的跳转方法的原理示意图。其中，第零芯片裸片(Die0<23:0>)和第一芯片裸片(Die1<11:0>)是比对电路的两个核心组成部分，Die0<23:0>用于存储从阵列(ARRAY)中读出的bad block的地址信息，然后根据坏块的地址信息在ARRAY中的列地址(CA<7:0>)依次将预设数量(例如24组)bad block的地址信息输出，作为Die1<11:0>的输入；Die1<11:0>完成行(row)地址(RA<15:6>)与badblock的地址信息进行比对，输出比对结果(Hit<11:0>)。图2中TH与TL分别为逻辑“1”和逻辑“0”，为了实现正确的地址比对和坏块替换，坏块地址信息RBLKCAM<11:0>中的最高位和次高位为锁存器的特殊标识位，最高位用于标识24组锁存器是否被使用，为“1”时被使用；次高位用于标识可替换块资源是否为坏块，为“1”时则为坏块，24组锁存器中的USED(最高位)和BI(Bad Indication，次高位)初始值都为0。在对芯片进行测试时，先对芯片中的冗余块进行检测，若冗余块为坏块，则冗余块对应的锁存器中的USED和BI置为“1”，若为好块USED和BI保持“0”不变(注：芯片中有24组位宽是12位的锁存器，即Die0<23:0>，前4组锁存器与4个冗余块一一对应，冗余块检测时只会改变前4组锁存器USED和BI，其余20组锁存器的保持“0”不变)然后对ARRAY中的block进行检测，若出现坏块(假若坏块地址RA<15:6>＝356)，则内部电路会从第一组锁存器开始自动检测USED和BI，若USED和BI全为0，此时把356写入到相应的锁存器中，同时将存储USED的锁存器置为1，BI保持不变。故地址信息最高两位(最高位和次高位)固定为“10”，冗余块为坏块的坏块地址信息最高两位(最高位和次高位)固定为“11”，若坏块数量少于24个，即24组锁存器未使用完，坏块地址信息的最高两位(最高位和次高位)固定为“00”。所以在芯片出厂后，与坏块地址信息RBLKCAM<11:0>比对的数据的最高两位(最高位和次高位)必须是“10”即“TH、TL”。坏块地址信息RBLKCAM<11:0>的最高两位(最高位和次高位)固定为“10”，标识为坏块地址，故最高两位(最高位和次高位)分别与固定的TH和TL比较。
图2中<*24>RBLKCAM<11:0>是位宽为12bit的数据，RST即复位，用于复位Die0<23:0>中的锁存器，LD_B为使能信号，RDIN<7:0>为解码数据输入端口，<*6>SELA<7:0>和SELB<5:0*4>是列地址(CA<7:0>)的译码输出结果。
参照图3，示出了本发明实施例二中的一种芯片中坏块地址的跳转方法的步骤流程图。
步骤200，通过列地址将所述坏块的地址信息锁存到所述第零芯片裸片。
优选地，所述步骤200可以包括：
步骤2001，通过所述坏块的地址信息在阵列中的列地址寻址读出所述坏块的地址信息。
在芯片上电过程中，通过CA<7:0>寻址读出坏块的地址信息。
步骤2002，通过译码将所述坏块的地址信息从解码数据输入端锁存至所述第零芯片裸片。
通过译码将坏块的地址信息从解码数据输入端口(RDIN<7:0>)锁存在第零芯片裸片的特定锁存器(Latch)中。
步骤202，将被访问的块的地址信息输入至所述第一芯片裸片。
在芯片上电结束后，用户可以对芯片进行正常的操作，以读操作为例，在正常的读数据之前，首先要进行坏块(bad block)扫描，被访问的块可以为芯片中的其中一个块。
以NAND FLASH为例，NAND FLASH中共有1024个block，地址从0到1023，若被访问的block的地址为314，则将RA<15:6>＝314(block的地址，即行地址为314)输入到Die1<11:0>(第一芯片裸片)。
步骤204，将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片。
芯片在出厂前需要测试，如果测试到坏块的存在，则会将坏块的地址信息写入到阵列(ARRAY)的特定位置中。在给芯片上电后，自动将ARRAY中的坏块的地址信息读出。
第零芯片裸片用于存储从ARRAY中读出的坏块的地址信息。
优选地，所述步骤204可以为：
通过所述坏块的地址信息在阵列中的列地址将所述第零芯片裸片中锁存的预设数量的所述坏块的地址信息依次串联输出至所述第一芯片裸片。
第零芯片裸片主要有24组位宽为12bit的锁存器，故只能存储24个坏块的地址信息，芯片测试时，若发现存在超过24个坏块，则认为为废片。
预设数量可以为24，即可以理解为全部的坏块。
通过所述坏块的地址信息在阵列中的列地址将所述第零芯片裸片中锁存的预设数量的所述坏块的地址信息，依次输入到第一芯片裸片中进行逐一比较(注：图2中<*24>RBLKCAM<11:0>是标识24个位宽为12bit的地址数据)
步骤206，在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果。
坏块的地址信息和被访问的块的地址信息均存储在第一芯片裸片中。
若坏块的地址信息包括被访问的块的地址信息，则Hit<11:0>(比对结果)全为1；若坏块的地址信息不包括被访问的块的地址信息，则表示被访问的块是正常的块。
步骤208，根据所述比对结果进行坏块地址的跳转。
芯片内部电路会根据Hit<11:0>的值来确定跳转到替换坏块的块的操作。
优选地，所述步骤208可以包括：
若所述比对结果表示所述坏块的地址信息包括所述被访问的块的地址信息，则进行坏块地址的跳转。
若比对结果表示坏块的地址信息不包括被访问的块的地址信息，则被访问的块为正常的块，不需要执行跳转操作。
比对的波形示意图如图4所示，发生在上电结束后，其中，RA<15:6>为行地址，CA<7:0>为列地址，RBLKCAM<11:0>为位宽为12bit的数据，Hit<11:0>为比对结果，RA0是需要访问的任一块的地址，可以理解为被访问的地址，CA0～CA23控制第零芯片裸片依次输出RBLKCAM0～RBLKCAM23与RA0比对得到比对结果Hit0～Hit23。
24组bad block的地址信息只需要一组Die1<11:0>完成地址匹配，减少比较电路的面积消耗。
本发明实施例通过采用上述方案，芯片在出厂前需要进行坏块检测，如果检测到存在坏块，会把坏块的地址信息写入阵列的特定位置中，坏块的地址信息在芯片寿命范围内不会被改变，用户也不能改变。
芯片中包括第零芯片裸片和第一芯片裸片，将被访问的块的地址信息输入至第一芯片裸片；将第零芯片裸片中锁存的坏块的地址信息依次输出至第一芯片裸片，即将坏块的地址信息依次串联在一起输入至第一芯片裸片；在第一芯片裸片中比对坏块的地址信息与被访问的块的地址信息，得到比对结果；根据比对结果进行坏块地址的跳转。将坏块的地址信息依次串联在一起通过扫描式比对，则只需要一个第一芯片裸片，节省了芯片的面积，降低了芯片的制作成本。
实施例三
详细介绍本发明实施例三提供的一种芯片中坏块地址的跳转装置。
参照图5，示出了本发明实施例三中的一种芯片中坏块地址的跳转装置的结构图。
所述芯片可以包括第零芯片裸片和第一芯片裸片，所述装置可以包括下列模块：
访问地址输入模块300，坏块地址输出模块302，地址比对模块304，以及，跳转模块306。
下面分别详细介绍各模块的功能以及各模块之间的关系。
访问地址输入模块300，用于将被访问的块的地址信息输入至所述第一芯片裸片。
坏块地址输出模块302，用于将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片。
地址比对模块304，用于在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果。
跳转模块306，用于根据所述比对结果进行坏块地址的跳转。
本发明实施例通过采用上述方案，芯片在出厂前需要进行坏块检测，如果检测到存在坏块，会把坏块的地址信息写入阵列的特定位置中，坏块的地址信息在芯片寿命范围内不会被改变，用户也不能改变。
芯片中包括第零芯片裸片和第一芯片裸片，将被访问的块的地址信息输入至第一芯片裸片；将第零芯片裸片中锁存的坏块的地址信息依次输出至第一芯片裸片，即将坏块的地址信息依次串联在一起输入至第一芯片裸片；在第一芯片裸片中比对坏块的地址信息与被访问的块的地址信息，得到比对结果；根据比对结果进行坏块地址的跳转。将坏块的地址信息依次串联在一起通过扫描式比对，则只需要一个第一芯片裸片，节省了芯片的面积，降低了芯片的制作成本。
实施例四
详细介绍本发明实施例四提供的一种芯片中坏块地址的跳转装置。
参照图6，示出了本发明实施例四中的一种芯片中坏块地址的跳转装置的结构图。
所述芯片可以包括第零芯片裸片和第一芯片裸片，所述第零芯片裸片可以用于存储从阵列中读出的坏块的地址信息。所述装置可以包括下列模块：
坏块地址锁存模块400，访问地址输入模块402，坏块地址输出模块404，地址比对模块406，以及，跳转模块408。
其中，所述坏块地址锁存模块400可以包括：坏块地址读出模块4001，坏块地址输入模块4002。
下面分别详细介绍各模块的功能以及各模块之间的关系。
坏块地址锁存模块400，用于在所述访问地址输入模块402将被访问的块的地址信息输入至所述第一芯片裸片之前，通过列地址将所述坏块的地址信息锁存到所述第零芯片裸片。
优选地，所述坏块地址锁存模块400可以包括：
坏块地址读出模块4001，用于通过所述坏块的地址信息在阵列中的列地址寻址读出所述坏块的地址信息。
坏块地址输入模块4002，用于通过译码将所述坏块的地址信息从解码数据输入端锁存至所述第零芯片裸片。
访问地址输入模块402，用于将被访问的块的地址信息输入至所述第一芯片裸片。
坏块地址输出模块404，用于将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片。
优选地，所述坏块地址输出模块404通过所述坏块的地址信息在阵列中的列地址将所述第零芯片裸片中锁存的预设数量的所述坏块的地址信息依次串联输出至所述第一芯片裸片。
地址比对模块406，用于在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果。
跳转模块408，用于根据所述比对结果进行坏块地址的跳转。
优选地，所述跳转模块408若所述比对结果表示所述坏块的地址信息包括所述被访问的块的地址信息，则进行坏块地址的跳转。
本发明实施例通过采用上述方案，芯片在出厂前需要进行坏块检测，如果检测到存在坏块，会把坏块的地址信息写入阵列的特定位置中，坏块的地址信息在芯片寿命范围内不会被改变，用户也不能改变。
芯片中包括第零芯片裸片和第一芯片裸片，将被访问的块的地址信息输入至第一芯片裸片；将第零芯片裸片中锁存的坏块的地址信息依次输出至第一芯片裸片，即将坏块的地址信息依次串联在一起输入至第一芯片裸片；在第一芯片裸片中比对坏块的地址信息与被访问的块的地址信息，得到比对结果；根据比对结果进行坏块地址的跳转。将坏块的地址信息依次串联在一起通过扫描式比对，则只需要一个第一芯片裸片，节省了芯片的面积，降低了芯片的制作成本。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明实施例所提供的一种芯片中坏块地址的跳转方法和装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (8)
1.一种芯片中坏块地址的跳转方法，其特征在于，所述芯片包括第零芯片裸片和第一芯片裸片，所述方法包括：
将被访问的块的地址信息输入至所述第一芯片裸片；
将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片，其中第零芯片裸片有24组位宽为12bit的锁存器，芯片测试时，若发现存在超过24个坏块，则认为为废片，其中包括：通过所述坏块的地址信息在阵列中的列地址将所述第零芯片裸片中锁存的预设数量的所述坏块的地址信息依次串联输出至所述第一芯片裸片；
在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果；
根据所述比对结果进行坏块地址的跳转。
2.根据权利要求1所述的方法，其特征在于，所述将被访问的块的地址信息输入至所述第一芯片裸片之前，所述方法还包括：
通过列地址将所述坏块的地址信息锁存到所述第零芯片裸片。
3.根据权利要求2所述的方法，其特征在于，所述通过列地址将所述坏块的地址信息锁存到所述第零芯片裸片，包括：
通过所述坏块的地址信息在阵列中的列地址寻址读出所述坏块的地址信息；
通过译码将所述坏块的地址信息从解码数据输入端锁存至所述第零芯片裸片。
4.根据权利要求1所述的方法，其特征在于，所述根据所述比对结果进行坏块地址的跳转，包括：
若所述比对结果表示所述坏块的地址信息包括所述被访问的块的地址信息，则进行坏块地址的跳转。
5.一种芯片中坏块地址的跳转装置，其特征在于，所述芯片包括第零芯片裸片和第一芯片裸片，所述装置包括：
访问地址输入模块，用于将被访问的块的地址信息输入至所述第一芯片裸片；
坏块地址输出模块，用于将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片，其中第零芯片裸片有24组位宽为12bit的锁存器，芯片测试时，若发现存在超过24个坏块，则认为为废片，其中包括：通过所述坏块的地址信息在阵列中的列地址将所述第零芯片裸片中锁存的预设数量的所述坏块的地址信息依次串联输出至所述第一芯片裸片；
地址比对模块，用于在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果；
跳转模块，用于根据所述比对结果进行坏块地址的跳转。
6.根据权利要求5所述的装置，其特征在于，所述装置还包括：
坏块地址锁存模块，用于在所述访问地址输入模块将被访问的块的地址信息输入至所述第一芯片裸片之前，通过列地址将所述坏块的地址信息锁存到所述第零芯片裸片。
7.根据权利要求6所述的装置，其特征在于，所述坏块地址锁存模块，包括：
坏块地址读出模块，用于通过所述坏块的地址信息在阵列中的列地址寻址读出所述坏块的地址信息；
坏块地址输入模块，用于通过译码将所述坏块的地址信息从解码数据输入端锁存至所述第零芯片裸片。
8.根据权利要求5所述的装置，其特征在于，所述跳转模块若所述比对结果表示所述坏块的地址信息包括所述被访问的块的地址信息，则进行坏块地址的跳转。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510383253.6A CN105097004B (zh) | 2015-07-02 | 2015-07-02 | 一种芯片中坏块地址的跳转方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510383253.6A CN105097004B (zh) | 2015-07-02 | 2015-07-02 | 一种芯片中坏块地址的跳转方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097004A CN105097004A (zh) | 2015-11-25 |
| CN105097004B true CN105097004B (zh) | 2018-12-14 |
Family
ID=54577271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510383253.6A Active CN105097004B (zh) | 2015-07-02 | 2015-07-02 | 一种芯片中坏块地址的跳转方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097004B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969126A (en) * | 1988-01-14 | 1990-11-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having serial addressing and operating method thereof |
| CN102722443A (zh) * | 2012-05-21 | 2012-10-10 | 三星半导体(中国)研究开发有限公司 | 闪速存储器的坏块管理方法 |
| CN104461750A (zh) * | 2013-09-25 | 2015-03-25 | 北京兆易创新科技股份有限公司 | 一种NAND flash的访问方法和装置 |
-
2015
- 2015-07-02 CN CN201510383253.6A patent/CN105097004B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969126A (en) * | 1988-01-14 | 1990-11-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having serial addressing and operating method thereof |
| CN102722443A (zh) * | 2012-05-21 | 2012-10-10 | 三星半导体(中国)研究开发有限公司 | 闪速存储器的坏块管理方法 |
| CN104461750A (zh) * | 2013-09-25 | 2015-03-25 | 北京兆易创新科技股份有限公司 | 一种NAND flash的访问方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097004A (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8358548B2 (en) | Methods for efficiently repairing embedded dynamic random-access memory having marginally failing cells | |
| JPH06502263A (ja) | 障害許容データ記憶システム | |
| US20170062060A1 (en) | Method and controller for managing memory device | |
| US20100125766A1 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| US20140241084A1 (en) | Method and apparatus for repairing defective memory cells | |
| JP2010519647A (ja) | Ｎａｎｄ欠陥管理装置、方法、システム | |
| US7945723B2 (en) | Apparatus and method of managing mapping table of non-volatile memory | |
| KR20170136829A (ko) | 반도체 장치, 메모리 장치 및 메모리 장치의 동작 방법 | |
| JP2007220284A (ja) | 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減 | |
| CN110111832A (zh) | 半导体存储器装置及其操作方法 | |
| US6762965B2 (en) | Method for integrating imperfect semiconductor memory devices in data processing apparatus | |
| KR102597291B1 (ko) | 리페어 제어 장치 및 이를 포함하는 반도체 장치 | |
| US9466377B2 (en) | Method and device for processing an erase counter | |
| CN104704572A (zh) | 修复内存装置 | |
| CN105097004B (zh) | 一种芯片中坏块地址的跳转方法和装置 | |
| CN104932984B (zh) | 多位翻转检测方法和系统 | |
| US8832358B2 (en) | Data writing method, memory controller and memory storage apparatus | |
| US8375262B2 (en) | Field programmable redundant memory for electronic devices | |
| US20210365210A1 (en) | Apparatuses and methods for data management in a memory device | |
| CN113870931A (zh) | 数据写入和数据读取方法及装置、电子设备和存储介质 | |
| US20120002486A1 (en) | Nonvolatile memory apparatus and method for processing configuration information thereof | |
| JPH06119799A (ja) | メモリ試験装置 | |
| CN108573735B (zh) | 一种nand-flash的块修复方法及装置 | |
| CN105954614A (zh) | 提示数据线类型的方法、装置及终端设备 | |
| CN116597887B (zh) | Lpddr芯片的降容测试方法、系统、设备以及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |