CN104932984B - 多位翻转检测方法和系统 - Google Patents
多位翻转检测方法和系统 Download PDFInfo
- Publication number
- CN104932984B CN104932984B CN201510240026.8A CN201510240026A CN104932984B CN 104932984 B CN104932984 B CN 104932984B CN 201510240026 A CN201510240026 A CN 201510240026A CN 104932984 B CN104932984 B CN 104932984B
- Authority
- CN
- China
- Prior art keywords
- information
- address
- storage address
- under test
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种多位翻转检测方法和系统，所述方法包括：获取待测器件的发生信息翻转的存储地址的物理地址、所述存储地址的翻转信息和所述翻转信息的读取时间，生成各所述存储地址对应的物理地址、翻转信息和读取时间；判断所述待测器件的存储架构是否为交错架构；若是，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于预设时间、物理地址间隔小于或等于预设地址间隔且翻转信息相同的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转。本发明充分考虑了器件内部存储架构对多位翻转检测的影响，使判据更充分，可应用于高集成度存储器时，有效降低误判率，提高多位翻转检测效率。
Description
技术领域
本发明涉及电子技术领域，特别是涉及一种多位翻转检测方法和系统。
背景技术
对于低集成度存储器，目前有多种方法对其进行多位翻转检测和判别。通过定量分析工艺静态随机读取存储器(Static Random Access Memory，SRAM)的多位翻转贡献的检测方法，可检测到错误信息：错误发生的逻辑地址、写入存储器的数据、从存储器读出的数据和错误发生的时间。根据检测到的错误信息，将逻辑地址转换成物理地址后，可以获得单粒子翻转和多维翻转的可视化图像。将物理地址相邻、同一时间段的几个错误判定为多位翻转。根据报错率、器件容量和读写速度计算得到两个粒子在同一时间段内引起的两个错误的概率约为2×10-6，即误判率。
以上所述检测方法未考虑具体的器件架构，导致所述检测方法应用于高集成度存储器时，误判率增高且判据不充分。
发明内容
基于此，有必要针对上述检测方法应用于高集成度存储器时，误判率增高且判据不充分的问题，提供一种多位翻转检测方法和系统。
一种多位翻转检测方法，包括以下步骤：
获取待测器件的发生信息翻转的存储地址的物理地址、所述存储地址的翻转信息和所述翻转信息的读取时间，生成各所述存储地址对应的物理地址、翻转信息和读取时间；
判断所述待测器件的存储架构是否为交错架构；
若是，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于预设时间、物理地址间隔小于或等于预设地址间隔且翻转信息相同的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转，其中，所述预设时间为检测所述待测器件的存储地址是否发生信息翻转时辐照所述待测器件的粒子束流的持续时间。
一种多位翻转检测系统，包括：
信息获取模块，用于获取待测器件的发生信息翻转的存储地址的物理地址、所述存储地址的翻转信息和所述翻转信息的读取时间，生成各所述存储地址对应的物理地址、翻转信息和读取时间；
架构判断模块，用于判断所述待测器件的存储架构是否为交错架构；
第一检测模块，用于在所述待测器件的存储架构为交错架构时，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于预设时间、物理地址间隔小于或等于预设地址间隔且翻转信息相同的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转，其中，所述预设时间为检测所述待测器件的存储地址是否发生信息翻转时辐照所述待测器件的粒子束流的持续时间。
上述多位翻转检测方法和系统，获得待测器件的发生信息翻转的存储地址对应的物理地址、翻转信息和读取时间后，判断所述待测器件的存储架构是否为交错架构，在所述待测器件的存储架构为交错架构时，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于预设时间、物理地址间隔小于或等于预设地址间隔且翻转信息相同的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转。充分考虑了器件内部存储架构对多位翻转检测的影响，使判据更充分，可应用于高集成度存储器时，有效降低误判率，提高多位翻转检测效率。
附图说明
图1是本发明多位翻转检测方法第一实施方式的流程示意图；
图2是本发明多位翻转检测方法第二实施方式的流程示意图；
图3是本发明多位翻转检测系统第一实施方式的结构示意图；
图4是本发明多位翻转检测系统第二实施方式的结构示意图。
具体实施方式
本发明中的步骤虽然用标号进行了排列，但并不用于限定步骤的先后次序，除非明确说明了步骤的次序或者某步骤的执行需要其他步骤作为基础，否则步骤的相对次序是可以调整的。
请参阅图1，图1是本发明多位翻转检测方法第一实施方式的流程示意图。
本实施方式所述的多位翻转检测方法，可包括以下步骤：
步骤S101，获取待测器件的发生信息翻转的存储地址的物理地址、所述存储地址的翻转信息和所述翻转信息的读取时间，生成各所述存储地址对应的物理地址、翻转信息和读取时间。
步骤S102，判断所述待测器件的存储架构是否为交错架构。
步骤S103，若是，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于预设时间、物理地址间隔小于或等于预设地址间隔且翻转信息相同的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转，其中，所述预设时间为检测所述待测器件的存储地址是否发生信息翻转时辐照所述待测器件的粒子束流的持续时间。
本实施方式，获得待测器件的发生信息翻转的存储地址对应的物理地址、翻转信息和读取时间后，判断所述待测器件的存储架构是否为交错架构，在所述待测器件的存储架构为交错架构时，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于预设时间、物理地址间隔小于或等于预设地址间隔且翻转信息相同的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转。充分考虑了器件内部存储架构对多位翻转检测的影响，使判据更充分，可应用于高集成度存储器时，有效降低误判率，提高多位翻转检测效率。
对于步骤S101，优选地，所述待测器件可为高集成度存储器，发生信息翻转的存储地址为电路的逻辑状态发生变化的存储地址，即逻辑“1”变成逻辑“0”，或逻辑“0”变成逻辑“1”。所述翻转信息可为所述存储地址当前的逻辑“1”或逻辑“0”，所述翻转信息的读取时间可为读取所述存储地址当前的逻辑“1”或逻辑“0”的时间。
在一个实施例中，获取待测器件的发生信息翻转的存储地址的物理地址、所述储地址的翻转信息和所述翻转信息的读取时间的步骤包括以下步骤：
步骤S1011，读取粒子束流辐照下的所述待测器件的各存储地址的信息，生成各存储地址的读信息，并将各存储地址的读信息分别与预设数据进行比较，生成各存储地址的比信息，所述待测器件被粒子束流辐照前已上电和写入所述预设数据。
步骤S1012，若根据任一存储地址的比信息判定所述待测器件的所述任一存储地址发生信息翻转，则获取所述任一存储地址的逻辑地址、所述任一存储地址翻转信息和读取所述任一存储地址的信息的读取时间。
步骤S1013，根据所述待测器件的逻辑地址与物理地址的对应关系，将所述任一存储地址的逻辑地址转换为所述任一存储地址的物理地址。
本实施例，可快速准确地对待测器件进行在线动态测试，获得精确地物理地址、所述储地址的翻转信息和所述翻转信息的读取时间。
对于步骤S1011，所述粒子束流优选地为重离子束，还可为本领域技术人员惯用的其他粒子束。所述比信息用于标识所述读信息与预设数据间的比较结果。
优选地，读取粒子束流辐照下的所述待测器件的各存储地址的信息的读取速度可与所述待测器件的最高工作速度一致，可使得读取和比较能并行进行。
优选地，在粒子束流辐照所述待测器件前，可对所述待测器件进行上电和写入预设数据。所述预设数据可为全“1”、全“0”、“1”和“0”相间隔等。
在其他实施方式中，可预先检测到发生信息翻转的存储地址的物理地址、所述储地址的翻转信息和所述翻转信息的读取时间，并预存检测到物理地址、翻转信息和读取时间，在需要时，实时调取。还可通过本领域技术人员惯用的其他技术手段获取所述待测器件的发生信息翻转的存储地址的物理地址、所述储地址的翻转信息和所述翻转信息的读取时间，并预存检测到物理地址、翻转信息和读取时间。
在另一个实施例中，读取粒子束流辐照下的所述待测器件的各存储地址的信息，生成各存储地址的读信息，并将各存储地址的读信息分别与预设数据进行比较，生成各存储地址的比信息的步骤包括以下步骤：
按地址顺序读取粒子束流辐照下的所述待测器件的各存储地址的信息。
每生成一个存储地址的读信息，并行比较所生成的读信息与所述预设数据，生成一个存储地址的比信息。
每生成一个存储地址的比信息，并行根据所生成的比信息判定所述待测器件的存储地址是否发生信息翻转。
本实施例，对待测器件的读取与比较并行进行，可提高信息获取效率，进而提高多位翻转检测效率。
优选地，在比较一个存储地址的读信息与所述预设数据，生成一个存储地址的比信息的同时，读取另一个存储地址的读信息。
在其他实施方式中，还可通过串行的对所述待测器件进行读取和比较。
进一步地，读取粒子束流辐照下的所述待测器件的各存储地址的信息，生成各存储地址的读信息的步骤之前，还包括以下步骤：
预设粒子束流的粒子注量率，以使所述预设时间内根据各存储地址的比信息判定的发生信息翻转的存储地址的数目小于或等于10。
本实施例，可在对待测器件的读取和比较串行进行时，高效快速的完成多位翻转检测。
对于步骤S102，所述交错架构用于避免单个粒子引起的多位翻转位于同一个字内，可为将一个字内的多个位在物理上分开一段距离、周期排列的架构。
优选地，可通过检测所述待测器件中用于表示所述待测器件为交错架构的标识信息，来判断所述待测器件的内部存储架构是否为交错架构。还可通过本领域技术人员惯用的其他技术手段判断所述待测器件的存储架构是否为交错架构。
对于步骤S103，辐照所述待测器件的粒子束流的持续时间与粒子束流的辐照所述待测器件的周期对应，可为一个待测器件扫描周期，所述预设地址间隔可为两个存储地址对应的地址间隔。
在一个实施例中，判断所述待测器件的存储架构是否为交错架构的步骤之后，还包括以下步骤：
若所述待测器件的存储架构不是交错架构，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于所述预设时间且物理地址间隔小于或等于所述预设地址间隔的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转。
请参阅图2，图2是本发明多位翻转检测方法第二实施方式的流程示意图。
本实施方式所述的多位翻转检测方法与第一实施方式的区别在于：判断所述待测器件的存储架构是否为交错架构的步骤之后，还包括以下步骤：
步骤S201，若所述待测器件的存储架构是交错架构，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在物理地址在位线方向上的间隔小于或等于第二预设间隔、翻转信息对应的I/O数据块相邻且读取时间间隔小于所述预设时间的至少两个所述存储地址。
步骤S202，若存在，则所述待测器件中存在多位翻转。
本实施方式，可进一步提高多位翻转检测的效率和降低误判率。
优选地，所述第二预设间隔可为一个存储单元。
请参阅图3，图3是本发明多位翻转检测系统第一实施方式的结构示意图。
本实施方式所述的多位翻转检测系统，可包括信息获取模块1010、架构判断模块1020和第一检测模块1030，其中：
信息获取模块1010，用于获取待测器件的发生信息翻转的存储地址的物理地址、所述存储地址的翻转信息和所述翻转信息的读取时间，生成各所述存储地址对应的物理地址、翻转信息和读取时间.
架构判断模块1020，用于判断所述待测器件的存储架构是否为交错架构。
第一检测模块1030，用于在所述待测器件的存储架构为交错架构时，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于预设时间、物理地址间隔小于或等于预设地址间隔且翻转信息相同的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转，其中，所述预设时间为检测所述待测器件的存储地址是否发生信息翻转时辐照所述待测器件的粒子束流的持续时间。
本实施方式，获得待测器件的发生信息翻转的存储地址对应的物理地址、翻转信息和读取时间后，判断所述待测器件的存储架构是否为交错架构，在所述待测器件的存储架构为交错架构时，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于预设时间、物理地址间隔小于或等于预设地址间隔且翻转信息相同的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转。充分考虑了器件内部存储架构对多位翻转检测的影响，使判据更充分，可应用于高集成度存储器时，有效降低误判率，提高多位翻转检测效率。
对于信息获取模块1010，优选地，所述待测器件可为高集成度存储器，发生信息翻转的存储地址为电路的逻辑状态发生变化的存储地址，即逻辑“1”变成逻辑“0”，或逻辑“0”变成逻辑“1”。所述翻转信息可为所述存储地址当前的逻辑“1”或逻辑“0”，所述翻转信息的读取时间可为读取所述存储地址当前的逻辑“1”或逻辑“0”的时间。
在一个实施例中，信息获取模块1010还可包括第一信息获取模块、第二信息获取模块和第三信息获取模块，其中：
所述第一信息获取模块用于读取粒子束流辐照下的所述待测器件的各存储地址的信息，生成各存储地址的读信息，并将各存储地址的读信息分别与预设数据进行比较，生成各存储地址的比信息，所述待测器件被粒子束流辐照前已上电和写入所述预设数据。
所述第二信息获取模块用于在根据任一存储地址的比信息判定所述待测器件的所述任一存储地址发生信息翻转时，获取所述任一存储地址的逻辑地址、所述任一存储地址翻转信息和读取所述任一存储地址的信息的读取时间。
所述第三信息获取模块用于根据所述待测器件的逻辑地址与物理地址的对应关系，将所述任一存储地址的逻辑地址转换为所述任一存储地址的物理地址。
本实施例，可快速准确地对待测器件进行在线动态测试，获得精确地物理地址、所述储地址的翻转信息和所述翻转信息的读取时间。
对于所述第一信息获取模块，所述粒子束流优选地为重离子束，还可为本领域技术人员惯用的其他粒子束。所述比信息用于标识所述读信息与预设数据间的比较结果。
优选地，读取粒子束流辐照下的所述待测器件的各存储地址的信息的读取速度可与所述待测器件的最高工作速度一致，可使得读取和比较能并行进行。
优选地，在粒子束流辐照所述待测器件前，可对所述待测器件进行上电和写入预设数据。所述预设数据可为全“1”、全“0”、“1”和“0”相间隔等。
在另一个实施例中，所述第一信息获取模块还可用于：
按地址顺序读取粒子束流辐照下的所述待测器件的各存储地址的信息。
每生成一个存储地址的读信息，并行比较所生成的读信息与所述预设数据，生成一个存储地址的比信息。
每生成一个存储地址的比信息，并行根据所生成的比信息判定所述待测器件的存储地址是否发生信息翻转。
本实施例，对待测器件的读取与比较并行进行，可提高信息获取效率，进而提高多位翻转检测效率。
优选地，所述第一信息获取模块在比较一个存储地址的读信息与所述预设数据，生成一个存储地址的比信息的同时，读取另一个存储地址的读信息。
在其他实施方式中，所述第一信息获取模块还可通过串行的对所述待测器件进行读取和比较。
进一步地，读取粒子束流辐照下的所述待测器件的各存储地址的信息，生成各存储地址的读信息的步骤之前，还包括以下步骤：
预设粒子束流的粒子注量率，以使所述预设时间内根据各存储地址的比信息判定的发生信息翻转的存储地址的数目小于或等于10。
本实施例，可在对待测器件的读取和比较串行进行时，高效快速的完成多位翻转检测。
对于架构判断模块1020，所述交错架构用于避免单个粒子引起的多位翻转位于同一个字内，可为将一个字内的多个位在物理上分开一段距离、周期排列的架构。
优选地，可通过检测所述待测器件中用于表示所述待测器件为交错架构的标识信息，来判断所述待测器件的内部存储架构是否为交错架构。还可通过本领域技术人员惯用的其他技术手段判断所述待测器件的存储架构是否为交错架构。
对于第一检测模块1030，辐照所述待测器件的粒子束流的持续时间与粒子束流的辐照所述待测器件的周期对应，可为一个待测器件扫描周期，所述预设地址间隔可为两个存储地址对应的地址间隔。
在一个实施例中，所述多位翻转检测系统还可包括第二检测模块，用于在所述待测器件的存储架构不是交错架构时，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于所述预设时间且物理地址间隔小于或等于所述预设地址间隔的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转。
请参阅图4，图4是本发明多位翻转检测系统第二实施方式的结构示意图。
本实施方式所述的多位翻转检测系统与第一实施方式的区别在于：还包括第三检测模块1040，用于在所述待测器件的存储架构是交错架构时，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在物理地址在位线方向上的间隔小于或等于第二预设间隔、翻转信息对应的I/O数据块相邻且读取时间间隔小于所述预设时间的至少两个所述存储地址，若存在，则所述待测器件中存在多位翻转。
本实施方式，可进一步提高多位翻转检测的效率和降低误判率。
优选地，所述第二预设间隔可为一个存储单元。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种多位翻转检测方法，其特征在于，包括以下步骤：
获取待测器件的发生信息翻转的存储地址的物理地址、所述存储地址的翻转信息和所述翻转信息的读取时间，生成各所述存储地址对应的物理地址、翻转信息和读取时间；
判断所述待测器件的存储架构是否为交错架构；
若是，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于预设时间、物理地址间隔小于或等于预设地址间隔且翻转信息相同的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转，其中，所述预设时间为检测所述待测器件的存储地址是否发生信息翻转时辐照所述待测器件的粒子束流的持续时间；
若所述待测器件的存储架构不是交错架构，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于所述预设时间且物理地址间隔小于或等于所述预设地址间隔的至少两个所述存储地址，若存在，则所述待测器件中存在多位翻转。
2.根据权利要求1所述的多位翻转检测方法，其特征在于，判断所述待测器件的存储架构是否为交错架构的步骤之后，还包括以下步骤：
若所述待测器件的存储架构是交错架构，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在物理地址在位线方向上的间隔小于或等于第二预设间隔、翻转信息对应的I/O数据块相邻且读取时间间隔小于所述预设时间的至少两个所述存储地址，若存在，则所述待测器件中存在多位翻转。
3.根据权利要求1至2中任意一项所述的多位翻转检测方法，其特征在于，获取待测器件的发生信息翻转的存储地址的物理地址、所述存储地址的翻转信息和所述翻转信息的读取时间的步骤包括以下步骤：
读取粒子束流辐照下的所述待测器件的各存储地址的信息，生成各存储地址的读信息，并将各存储地址的读信息分别与预设数据进行比较，生成各存储地址的比信息，所述待测器件被粒子束流辐照前已上电和写入所述预设数据；
若根据任一存储地址的比信息判定所述待测器件的所述任一存储地址发生信息翻转，则获取所述任一存储地址的逻辑地址、所述任一存储地址翻转信息和读取所述任一存储地址的信息的读取时间；
根据所述待测器件的逻辑地址与物理地址的对应关系，将所述任一存储地址的逻辑地址转换为所述任一存储地址的物理地址。
4.根据权利要求3所述的多位翻转检测方法，其特征在于，读取粒子束流辐照下的所述待测器件的各存储地址的信息，生成各存储地址的读信息，并将各存储地址的读信息分别与预设数据进行比较，生成各存储地址的比信息的步骤包括以下步骤：
按地址顺序读取粒子束流辐照下的所述待测器件的各存储地址的信息；
每生成一个存储地址的读信息，并行比较所生成的读信息与所述预设数据，生成一个存储地址的比信息；
每生成一个存储地址的比信息，并行根据所生成的比信息判定所述待测器件的存储地址是否发生信息翻转。
5.根据权利要求4所述的多位翻转检测方法，其特征在于，读取粒子束流辐照下的所述待测器件的各存储地址的信息，生成各存储地址的读信息的步骤之前，还包括以下步骤：
预设粒子束流的粒子注量率，以使所述预设时间内根据各存储地址的比信息判定的发生信息翻转的存储地址的数目小于或等于10。
6.一种多位翻转检测系统，其特征在于，包括：
信息获取模块，用于获取待测器件的发生信息翻转的存储地址的物理地址、所述存储地址的翻转信息和所述翻转信息的读取时间，生成各所述存储地址对应的物理地址、翻转信息和读取时间；
架构判断模块，用于判断所述待测器件的存储架构是否为交错架构；
第一检测模块，用于在所述待测器件的存储架构为交错架构时，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于预设时间、物理地址间隔小于或等于预设地址间隔且翻转信息相同的至少两个所述存储地址，若存在，则所述检测器件中存在多位翻转，其中，所述预设时间为检测所述待测器件的存储地址是否发生信息翻转时辐照所述待测器件的粒子束流的持续时间；
还包括第二检测模块，用于在所述待测器件的存储架构不是交错架构时，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在读取时间间隔小于所述预设时间且物理地址间隔小于或等于所述预设地址间隔的至少两个所述存储地址，若存在，则所述待测器件中存在多位翻转。
7.根据权利要求6所述的多位翻转检测系统，其特征在于，还包括第三检测模块，用于在所述待测器件的存储架构是交错架构，判断各所述存储地址对应的物理地址、翻转信息和读取时间中是否存在物理地址在位线方向上的间隔小于或等于第二预设间隔、翻转信息对应的I/O数据块相邻且读取时间间隔小于所述预设时间的至少两个所述存储地址，若存在，则所述待测器件中存在多位翻转。
8.根据权利要求6至7中任意一项所述的多位翻转检测系统，其特征在于，所述信息获取模块包括第一信息获取模块、第二信息获取模块和第三信息获取模块，其中：
所述第一信息获取模块用于读取粒子束流辐照下的所述待测器件的各存储地址的信息，生成各存储地址的读信息，并将各存储地址的读信息分别与预设数据进行比较，生成各存储地址的比信息，所述待测器件被粒子束流辐照前已上电和写入所述预设数据；
所述第二信息获取模块用于在根据任一存储地址的比信息判定所述待测器件的所述任一存储地址发生信息翻转时，获取所述任一存储地址的逻辑地址、所述任一存储地址翻转信息和读取所述任一存储地址的信息的读取时间；
所述第三信息获取模块用于根据所述待测器件的逻辑地址与物理地址的对应关系，将所述任一存储地址的逻辑地址转换为所述任一存储地址的物理地址。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510240026.8A CN104932984B (zh) | 2015-05-12 | 2015-05-12 | 多位翻转检测方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510240026.8A CN104932984B (zh) | 2015-05-12 | 2015-05-12 | 多位翻转检测方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104932984A CN104932984A (zh) | 2015-09-23 |
| CN104932984B true CN104932984B (zh) | 2018-01-02 |
Family
ID=54120155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510240026.8A Active CN104932984B (zh) | 2015-05-12 | 2015-05-12 | 多位翻转检测方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104932984B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI632780B (zh) * | 2016-12-30 | 2018-08-11 | 慧榮科技股份有限公司 | 解碼方法與相關解碼裝置 |
| CN110188441B (zh) * | 2019-05-23 | 2022-11-04 | 西北核技术研究院 | 无版图信息条件下多位翻转信息提取方法 |
| CN113724772A (zh) * | 2021-07-12 | 2021-11-30 | 深圳市美信咨询有限公司 | 存储器失效位置查找方法、装置和计算机设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2060835A1 (en) * | 1991-02-11 | 1992-08-12 | Romney R. Katti | Integrated, non-volatile, high-speed analog random access memory |
| JP2001325155A (ja) * | 2000-05-18 | 2001-11-22 | Nec Eng Ltd | データ記憶装置の誤り訂正方法 |
| US7647543B2 (en) * | 2006-02-01 | 2010-01-12 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Reprogrammable field programmable gate array with integrated system for mitigating effects of single event upsets |
| US8750060B2 (en) * | 2012-03-05 | 2014-06-10 | Raytheon Company | Repair device and method for integrated circuit structured arrays |
| US9058853B2 (en) * | 2012-08-16 | 2015-06-16 | Xilinx, Inc. | Integrated circuit having improved radiation immunity |
| CN103021469A (zh) * | 2012-11-30 | 2013-04-03 | 北京时代民芯科技有限公司 | 一种存储器电路的通用单粒子效应检测方法 |
| CN104409103A (zh) * | 2014-09-22 | 2015-03-11 | 中国空间技术研究院 | 一种新颖的宇航用存储器二维编码加固方法及电路装置 |
| CN105022859B (zh) * | 2015-05-08 | 2018-01-19 | 西北核技术研究所 | 一种器件的重离子单粒子多位翻转效应的定量分析方法 |
-
2015
- 2015-05-12 CN CN201510240026.8A patent/CN104932984B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104932984A (zh) | 2015-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104240768B (zh) | 用于测试存储器的方法和存储器系统 | |
| US11461038B2 (en) | Method, device and terminal for testing memory chip | |
| TWI441189B (zh) | 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術 | |
| CN103246582B (zh) | 一种fpga故障检测方法和装置 | |
| CN103854705A (zh) | 用于提供智能存储器架构的方法和系统 | |
| CN104932984B (zh) | 多位翻转检测方法和系统 | |
| Hsiao et al. | Built-in self-repair schemes for flash memories | |
| KR101373668B1 (ko) | 메모리 수리 장치 및 방법 | |
| Meng et al. | A self-test framework for detecting fault-induced accuracy drop in neural network accelerators | |
| US6247153B1 (en) | Method and apparatus for testing semiconductor memory device having a plurality of memory banks | |
| CN112053732A (zh) | 基于March算法优化的DRAM检测故障方法、装置及系统 | |
| US20140195852A1 (en) | Memory testing of three dimensional (3d) stacked memory | |
| US7206237B2 (en) | Apparatus and method for testing a memory device with multiple address generators | |
| US9607718B2 (en) | Semiconductor memory device and test operation method thereof | |
| KR102389722B1 (ko) | 반도체 메모리 장치 | |
| JP2005332492A (ja) | 故障診断回路及び故障診断方法 | |
| JP2020042869A (ja) | 半導体装置 | |
| CN103744752A (zh) | 一种内存的在线故障检测方法和装置 | |
| JP2004086996A (ja) | メモリテスト回路 | |
| US7719908B1 (en) | Memory having read disturb test mode | |
| CN106776173B (zh) | 一种内存检测方法及装置 | |
| Oh et al. | A BIRA using fault-free memory region for area reduction | |
| JP4962277B2 (ja) | 半導体メモリ試験装置 | |
| Krištofík et al. | Enhancement of fault collection for embedded RAM redundancy analysis considering intersection and orphan faults | |
| KR20160005988A (ko) | 반도체 장치의 어레이 퓨즈 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |