CN105095592A - 一种新型集成电路芯片的片上电源噪声自主调节系统及其调节方法 - Google Patents

Abstract

本发明公开了一种新型集成电路芯片的片上电源噪声自主调节系统及调节方法，该系统由调节触发器、数据选择器和自适应控制模块组成，调节触发器与数据选择器连接在延时敏感路径上，自适应控制模块与数据选择器连接。该系统能够根据实时的电源噪声对延时敏感路径进行调节，从而避免因为电源噪声造成的路径输出错误。本发明设计的片上电源噪声自主调节系统对芯片的影响较小，且调节方便，能够用来在片上实时调节削弱电源噪声对芯片的影响，保证芯片正常运行。

Description

一种新型集成电路芯片的片上电源噪声自主调节系统及其调节方法

技术领域

本发明涉及一种调节电源噪声的系统，更确切的说，是一种新型集成电路芯片的片上电源噪声自主调节系统及调节方法。

背景技术

集成电路(integratedcircuit)是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管(所述晶体管为门电路中的主要器件)、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。

对于55nm及以下工艺的集成电路芯片，往往集成着数以亿计的门电路，这就使得在芯片工作时大量的门电路会在系统时钟信号的上升沿或者下降沿同时发生翻转，在电源网络上寄生电阻和电感的影响下，会产生电流/电阻压降(即IR-Drop)和同步开关噪声(即)两种较为严重的电源噪声。

在申请号200910052451.9，申请日2009年06月03日中公开了“快速设计电源网络的方法”。在此文献的图1中公开了电源网络的示意图。

通常电源网络中的电源噪声的电压峰值会达到供电电压的20％～30％，会造成门电路单元工作速度降低，可能引发某些延时路径时序紊乱，功能发生故障。具体来说就是，门电路单元存在有一定的延时，而且门电路单元的延时与其电源电压有密切的关系，一般来说，电源电压越高，其延时越小；电源电压越低，其延时越大。当集成电路某个区域受到电源噪声的干扰时，该区域内的门电路延时都会相应的增加。如果某条路径对时延敏感，即该条路径的时延接近一个控制该路径时钟的时钟周期，当整条路径因为电源电压降低造成时延增加超过一个时钟周期，就会导致当路径末端的触发器时钟周期结束要将信号传输到下一条路径时，此路径传输的信号尚未到达路径末端，致使其输出发生错误。另外，在一些集成电路芯片中，为了达到更快的工作速度，芯片中采用阈值较低的P沟道和N沟道的金属氧化物半导体场效应晶体管(PMOS/NMOS)，例如在某些芯片中使用的低阈值电路单元，其阈值电压可以低至供电电压的10％～15％，如果电源噪声发生在这些单元之中，将极大的增加电路出错的概率。

由于集成电路芯片的制造工艺误差等因素，很难单纯的使用电路布线仿真软件来预测芯片中每个部分可能发生的电源噪声的大小，这就需要对芯片进行实际的测量。通常使用的方法可以分为片外测量和片上测量两种。片外测量不需要对芯片的布局进行修改，但是其局限性也比较大，主要体现在：

(a)难以在芯片实际工作时进行实时测量；

(b)难以对芯片内部的某些部位的电源噪声进行测量；

(c)难以在芯片实际工作时和片上其他系统配合以防止芯片因电源噪声造成功能失常。

基于上述原因，如果需要实时监测芯片的电源噪声并做出相应的处理，一个较好的方案便是使用片上测量系统。片上测量系统的优点就在于:可以在芯片实际工作时实时监测芯片的电源网络中各个区域的电源噪声，并可同其他系统配合进行调节。

经过对现有的技术文献进行检索发现，Z.Abuhamdeh等于2007年在IEEEInternationalTestConference(国际测试会议)发表了“Separatingtemperatureeffectsfromring-oscillatorrdadingstomeasuretrueir-droponachip(去除温度对环形振荡器的影响来检测片上IR-Drop噪声)”提出通过检测环形振荡器的频率的变化来检测电源噪声的方法，但是这一方法只能给出一段时间内的平均电源噪声，并未涉及电源噪声的峰值。2005年T.Okumoto等人在IEEEJournalofSolid-StateCircuits(固态电路学报)上发表了“Abuilt-intechniqueforprobingpower-supplynoisedistributionwithinlarge-scaledigitalintegratedcircuits(一种内置在大型集成电路中用来检测电源噪声分布的技术)”，提出了在一种使用AD采样的方法来获取电源瞬时噪声的方法，通常其采样频率应当为系统时钟频率的若干倍，这就会造成较大的功耗，同时在芯片上难以产生如此高的频率。Chen-HsiangHsu等于2013年在InternationalSymposiumonVLSIDesign,AutomationandTest(国际超大规模集成电路设计，自动化以及测试年会)上发表了“Worst-caseIR-dropmonitoringwith1GHzsamplingrate(在1GHz采样速率条件下监测IR-Drop)”，将电源噪声的峰值转化为脉冲波的宽度，降低了对采样速率的要求以及功率的损耗。

发明内容

在集成电路芯片上由于电源噪声会造成与之相连的区域的门电路单元时延增加，使得某些延时路径的延时造成了输出错误，进而引发该区域功能错误或者失效。故本发明设计了一种新型集成电路芯片的片上电源噪声自主调节系统，能够根据电源噪声的大小实时对延时路径长度进行调节，避免因为电源噪声造成路径输出错误。本系统主要通过在延时敏感路径的门电路单元上连接调节触发器，并与数据选择器结合构成延时重构路径；该延时重构路径的时延相对较小，通过数据选择器来选择不同的路径来避免发生错误。本发明设计的片上电源噪声自主调节系统调节方便，对芯片的影响较小，可以用来在片上实时调节削弱电源噪声对芯片的影响，保证芯片正常运行。本发明设计的片上电源噪声自主调节系统结合电源噪声峰值测量模块，能够实时调节片上容易受到电源噪声影响的区域；同时，也能够避免集成电路芯片因受到较大的电源噪声引发片上功耗异常、使得片上某些单元功能失效或者发生错误。

本发明的一种新型集成电路芯片的片上电源噪声自主调节系统，所述集成电路芯片根据功能的不同划分有N个区域；

所述集成电路芯片上的电源网络为所述的N个区域供电；

所述集成电路芯片上的延时路径是指电信号从前触发器(10A)进入，经1个或多个串联的门电路单元后，最后从后触发器(10D)输出的电信号的路径；

所述门电路单元包括有首门电路单元(10B)、尾门电路单元(10C)、以及位于首门电路单元(10B)与尾门电路单元(10C)之间的A门电路单元(40A)、B门电路单元(40B)、C门电路单元(40C)；

其特征在于：

片上电源噪声自主调节系统由调节触发器(40E)、第一数据选择器(40F)、第二数据选择器(40D)和自适应控制模块(3)组成；

其中，调节触发器(40E)、第一数据选择器(40F)和第二数据选择器(40D)构成电源噪声峰值调节模块；所述的N个区域中设有所述的电源噪声峰值调节模块；

调节触发器(40E)用于提前采样经任意一门电路单元后的电信号；

数据选择器(40D、40F)用于实现电信号的流向路径选取；

自适应控制模块(3)用于向数据选择器(40D、40F)发出调节控制信号M^N，所述的调节控制信号M^N用于对数据选择器(40D、40F)进行数据流向控制。

B门电路单元(40B)的输出端同时与调节触发器(40E)的输入端、第一数据选择器(40F)的另一数据输入端连接；

C门电路单元(40C)的输入端与第一数据选择器(40F)的输出端连接；

后触发器(10D)的输出端与第二数据选择器(40G)的另一数据输入端连接；

调节触发器(40E)的输入端与延时敏感路径上的任意一门电路单元的输出端连接，调节触发器(40E)的输出端与第一数据选择器(40F)的一数据输入端连接。

第一数据选择器(40F)的一数据输入端与调节触发器(40E)的输出端连接，第一数据选择器(40F)的另一数据输入端与延时敏感路径上的B门电路单元(40B)的输出端连接，第一数据选择器(40F)的输出端与延时敏感路径上的C门电路单元(40C)的输入端连接，第一数据选择器(40F)的控制端与自适应控制模块(3)的控制端连接；

第二数据选择器(40G)的一数据输入端与延时路径上的尾门电路单元(10C)连接，第二数据选择器(40G)的另一数据输入端与后触发器(40D)的输出端连接，第二数据选择器(40G)的控制端与自适应控制模块(3)的控制端连接，第二数据选择器(40G)的输出端与所述的N区域连接。

本发明设计的电源噪声自主调节系统的优点在于：

①片上实施简单，无需对原有集成电路芯片做较大改动。

②电源噪声自主调节系统占用集成电路芯片的总面积小，只需要在相应的延时敏感路径添加调节触发器和数据选择器即可。

③电源噪声自主调节系统对集成电路芯片功能影响较小。

附图说明

图1是传统集成电路芯片中电源网络与各个区域的示意图。

图1A是集成电路芯片的系统时钟信号方波示意图。

图1B是集成电路芯片上电源网络存在噪声时的电源电压波形示意图。

图1C是集成电路芯片上延时路径的结构示意图。

图2是本发明针对集成电路芯片上电源噪声峰值进行监控与调节的结构框图。

图3是本发明电源噪声峰值测量模块多链路的连接示意图。

图3A是本发明电源噪声峰值测量模块中电阻调节模块的结构图。

图3B是本发明电源噪声峰值测量模块中第一位数字签名生成的结构示意图。

图3C是本发明电源噪声峰值测量模块中第三十二位数字签名生成的结构示意图。

图3D是本发明电源噪声峰值测量模块对电源噪声进行测量的不同节点的波形黑白图。

图3E是本发明电源噪声峰值测量模块对电源噪声进行测量的不同节点的波形彩色图。

图4是本发明电源噪声峰值调节模块的结构图。

图4A是当电源中不含有噪声且电源噪声峰值调节模块未做出调节时某延时敏感路径的输出波形图。

图4B是当电源中含有的噪声超过阈值且电源噪声峰值调节模块未做出调节时某延时敏感路径的输出波形图。

图4C是当电源中含有的噪声超过阈值且电源噪声峰值调节模块做出相应的调节后某延时敏感路径的输出波形图。

具体实施方式

下面将结合附图和实施例对本发明做进一步的详细说明。

本发明设计的电源噪声峰值测量模块(2A、2B、……和2N)、电源噪声峰值调节模块(4A～4X和5A～5Y和6A～6Z)与自适应控制模块3内嵌在现有集成电路芯片上。参见图2所示，电源噪声峰值测量模块(2A、2B、……和2N)与自适应控制模块3构成电源噪声峰值测量系统。电源噪声峰值调节模块(4A～4X和5A～5Y和6A～6Z)与自适应控制模块3构成电源噪声峰值调节系统。

对于集成电路芯片的编程控制采用了HSPICE2009软件。HSPICE是Synopsys公司为集成电路设计中的稳态分析，瞬态分析和频域分析等电路性能的模拟分析而开发的一个商业化通用电路模拟程序。它相较于伯克利的SPICE(SimulationProgramwithICEmphasis)软件，MicroSim公司的PSPICE以及其它电路分析软件，又加入了一些新的功能，经过不断的改进，目前已被许多公司、大学和研究开发机构广泛应用。

参见图3所示，其中，电源噪声峰值测量模块(2A、2B、……和2N)通过电阻分压、反相器放大、触发器采样的检测过程，来实时测量集成电路芯片上的电源网络中的各个区域的电源噪声峰值，并配合自适应控制模块对测量峰值进行调节处理，从而降低电源噪声对集成电路芯片性能的影响。本发明设计的电源噪声峰值测量系统测量精度较高、对芯片影响较小，因而可以单独用作芯片监测或者测试使用，降低电源噪声对芯片的干扰。

参见图4所示，其中，电源噪声峰值调节模块(4A～4X和5A～5Y和6A～6Z)通过在延时敏感路径上增加触发器和数据选择器来组成延时重构路径，从而解决因电源噪声造成的与之相连的门电路时延增加，使得某些延时敏感路径因为延时过长造成错误输出；在配合自适应控制模块下，根据各个区域的电源噪声的大小实时对区域进行调节，防止因电源噪声造成区域功能失效或者产生错误输出。

(一)集成电路芯片的电源网络中的噪声波形：

所测试的集成电路芯片参考电压为1.2V，数字地的电压为0V，当电路中有大量的门电路单元同时发生翻转，或者受到外界电磁干扰时，其电源网络会产生噪声，该电源噪声使得供电电压发生波动，其波形如图1B所示。

(二)集成电路芯片中的区域划分：

参见图1所示，集成电路芯片根据功能的不同划分为N个区域(region)，如A区域、B区域、C区域、……、N区域。在图1中则将A区域记为1A、B区域记为1B、……N区域记为1N。

在本发明中，参见图2所示，由于一个集成电路芯片上存在有N个区域，则与之匹配的电源噪声峰值测量模块也设置有N个。即针对A区域设置的电源噪声峰值测量模块记为第一个电源噪声峰值测量模块2A；针对B区域设置的电源噪声峰值测量模块记为第二个电源噪声峰值测量模块2B；针对N区域设置的电源噪声峰值测量模块记为第N个电源噪声峰值测量模块2N。每个电源噪声峰值测量模块的结构是相同的。

集成电路芯片上的电源网络(powersupplynetwork)为每个区域供电。本发明设计的电源噪声峰值测量模块(2A、2B、……和2N)连接在为每个区域供电的电源网络上。通过实时测量每个区域的电源噪声(powersupplynoise)来判断所述电源噪声是否对该区域造成影响。将A区域的电源噪声的电压信号记为B区域的电源噪声的电压信号记为N区域的电源噪声的电压信号记为为了方便说明，所述也称为任意一电源噪声的电压信号。

集成电路芯片上的每个区域(region)存在有多条路径(paths)，如图1C所示任意一条路径(path)是由前触发器10A、后触发器10D和2个或多个串联的门电路单元构成，门电路单元位于前触发器10A与后触发器10D之间。电信号顺次经前触发器10A、首门电路单元10B、……尾门电路单元10C和后触发器10D后输出电信号。

电压信号从路径的起始点到达终止点所需的时间记为路径延时。在没有电源噪声的条件下，对于任意一条路径(path)的路径延时达到采样周期T_周期的95％～100％的，称为延时敏感路径(delay-sensitivepath)。

参见图2所示，由于一个集成电路芯片上存在有N个区域，若A区域中存在有P条路径，其中有X条路径为延时敏感路径，且X∈P。在A区域中的第一条延时敏感路径记为4A、最后一条延时敏感路径记为4X。本发明设计的电源噪声峰值调节模块(4A～4X)连接在延时敏感路径(delay-sensitivepath)上。

参见图2所示，由于一个集成电路芯片上存在有N个区域，若B区域中存在有Q条路径，其中有Y条路径为延时敏感路径，且Y∈Q。在B区域中的第一条延时敏感路径记为5A、最后一条延时敏感路径记为5Y。本发明设计的电源噪声峰值调节模块(5A～5Y)连接在延时敏感路径(delay-sensitivepath)上。

参见图2所示，由于一个集成电路芯片上存在有N个区域，若N区域中存在有R条路径，其中有Z条路径为延时敏感路径，且Z∈R。在N区域中的第一条延时敏感路径记为6A、最后一条延时敏感路径记为6Z。本发明设计的电源噪声峰值调节模块(6A～6Z)连接在延时敏感路径(delay-sensitivepath)上。

本发明设计的电源噪声峰值调节模块是由调节触发器40E、第一数据选择器40F和第二数据选择器40D构成，如图4所示。所述的N个区域中设有所述的电源噪声峰值调节模块。

(三)集成电路芯片中的系统时钟：

参见图1A所示，集成电路芯片的系统时钟信号的峰值为1.2V的方波信号。在系统时钟T_系统下，系统时钟信号两个上升沿之间构成一个采样周期T_周期，因此将存在有M个采样周期T_周期。若将所述采样周期T_周期的开始采样时间点记为t₁(也称为第一个采样时间点)，顺次分别为t₂、、、、t_M-1、t_M、t_M+1、、、，则t₂既是第一个采样周期的结束时间，又是第二个采样时间点t₂的开始时间。t₂表示第二个开始采样时间点；t_M表示第M个开始采样时间点，也是系统时钟T_系统下的最后一个开始采样时间点。在本发明中，为了方便说明，将t_M称为任意一个开始采样时间点；t_M-1表示所述t_M的前一个开始采样时间点；t_M+1表示所述t_M的后一个开始采样时间点。

(四)数字签名查询表：

在设计集成电路芯片的电源网络(powersupplynetwork)中，参考温度记为T_参考，电源网络中电源无噪声时的参考电源电压记为V_VDD。针对电源网络中电源噪声每降低一个测量间隔V_间隔将会产生一个电源电压设置值，该电源电压设置值记为MV_设置，所述MV_设置对应的数字签名标识号记为Name_设置；所述MV_设置与所述Name_设置构成一个两列多行的数字签名查询表DST(digitalsignaturetable)。在运行集成电路芯片时，通过实时数字签名标识号Name_实时＝[b]来查找Name_设置对应的MV_设置，从而监测集成电路芯片运行时受到的电源噪声峰值的影响。在本发明中，所述V_间隔可以是10mV或者为5mV。在集成电路芯片的数据运算位数为32位时，选用V_间隔＝10mV。在集成电路芯片的数据运算位数为64位时，选用V_间隔＝5mV。

数字签名查询表DST(digitalsignaturetable)：

s表示电源噪声从参考电源电压V_VDD降低了多少个测量间隔V_间隔的倍数。

(A)若被监控的集成电路芯片的数据运算位数为32位，从电源无噪声时的参考电源电压V_VDD下降了9mV，则电源电压设置值记为MV_VDD-V间隔，数字签名标识号记为且

(B)若被监控的集成电路芯片的数据运算位数为32位，从电源无噪声时的参考电源电压V_VDD下降了50mV，则电源电压设置值记为数字签名标识号记为且

(五)自适应控制模块3

参见图2所示，自适应控制模块3第一方面接收电源噪声峰值测量模块(2A、2B、……和2N)输出的实时数字签名Name_实时。

在本发明中，自适应控制模块3记录下的电源噪声峰值测量模块(2A、2B、……和2N)输出的与集成电路芯片的数据运算位数相匹配的二进制赋值数字[01](若运算位数为32位，则有32个“0和/或1”组成该二进制赋值数字[01])，而二进制赋值数字[01]构成数字签名信息[b]，所述[b]用实时数字签名来表征，即Name_实时＝[b]。实时数字签名Name_实时＝[b]中的b为集成电路芯片的数据运算位数个0和/或1。

在本发明中，自适应控制模块3中预存有一个两列多行的数字签名查询表DST(digitalsignaturetable)。在运行集成电路芯片时，通过实时数字签名Name_实时＝[b]来查找Name_设置对应的MV_设置，从而监测集成电路芯片运行时受到的电源噪声峰值的影响。

在本发明中，通过实现实时数字签名信息Name_实时＝[b]与数字签名查询表DST中的数字签名列中的数字签名信息进行比较，获得与数字签名信息相同的数字签名标识号；然后通过所述数字签名标识号查询到该签名标识号对应的电源电压。根据电源电压的值做出判断，决定是否向电源噪声峰值调节模块发出进行调节的或者警报的信号。

自适应控制模块3第二方面向每个电源噪声峰值测量模块(2A、2B、……、2N)发出测量控制信号W^N，所述的测量控制信号W^A中包括有工作启动信号EN_工作、分压控制信号FV₃和反相器控制信号NV₃，即W^N＝{EN_工作,FV₃,NV₃}。所述EN_工作为设置采集几个采样周期下的工作时间节点。

参见图2所示，自适应控制模块3第三方面向每个区域中的电源噪声峰值调节模块(4A～4X和5A～5Y和6A～6Z)中的数据选择器40D、40F发出调节控制信号M^N，所述的调节控制信号M^N用于对数据选择器40D、40F进行数据流向控制。

(六)任意一个电源噪声峰值测量模块2N

参见图2、图3所示，任意一个电源噪声峰值测量模块2N由电阻调节模块20D、恒电阻阻值模块20E、分压电阻阵列20A、反相器阵列20B和触发器阵列20C构成。

其中，分压电阻阵列20A、反相器阵列20B和触发器阵列20C的设置个数与集成电路芯片的数据运算位数相关。若集成电路芯片的数据运算位数为32位，则分压电阻阵列20A设置32个分压电阻，与之匹配也有32个反相器和触发器。若集成电路芯片的数据运算位数为64位，则分压电阻阵列20A设置64个分压电阻，与之匹配也有64个反相器和触发器。

电阻调节模块20D

电阻调节模块20D，一方面用于将接收到的含有噪声的电源信号进行分压，分压获得的电压记为(简称为分压电压)，该分压电压作用于分压电阻阵列20A上；

在本发明中，电阻调节模块20D采用NMOS管与电阻组合的结构，如图3A所示。

分压控制信号FV₃分别与第一个NMOS1管的G端、第二个NMOS2管的G端和第z个NMOSz管的G端连接；第一个NMOS1管的S端、第二个NMOS2管的S端和第z个NMOSz管的S端连接在分压电阻阵列20A上；第一个NMOS1管的D端与电阻的1端连接；第二个NMOS2管的D端与电阻的1端连接；第z个NMOSz管的D端与电阻的1端连接；电阻电阻和电阻串联后连接在分压电阻阵列20A上。电源U_噪声经第一个NMOS1管的D端输入。

在本发明中，当某一路分压控制信号为高电平时，NMOS管的G端载断连接点之后的串联电阻，使得电阻调节模块20D总的电阻阻值为NMOS管的G端载断连接点之前的串联电阻的电阻阻值之和，从而起到电阻阻值调节的作用。当不需要本发明设计的电源噪声峰值测量模块工作时，可以通过调节电阻调节模块20D的电阻阻值，使其电阻电阻最大。从而降低使用电源噪声峰值测量模块的功耗。

恒电阻阻值模块20E

在本发明中，恒电阻阻值模块20E与电阻调节模块20D协作实现分压电阻阵列20A中的相邻电阻之间的电压处于反相器阵列20B中反相器的阈值电压附近，即q表示相邻电阻之间的电压差值，取值可以是q＝50mV。

分压电阻阵列20A

在本发明中，为了满足集成电路芯片的数据运算位数的要求，则分压电阻阵列20A由串联32个电阻(电阻阻值为50Ω)构成，或者由串联64个电阻(电阻阻值为25Ω)构成。

在分压电阻阵列20A中，依据分压电压使得分压电阻阵列20A中的相邻电阻之间的输出电压处于反相器阵列20B中与其连接的反相器的阈值电压值附近。

表示分压电阻阵列20A中的相邻的第一电阻20A1与第二电阻20A2之间的输出电压；同理可得，任意两个电阻之间的输出电压记为a表示分压电阻阵列20A中的前一电阻标识号，b表示分压电阻阵列20A中的后一电阻标识号。

如图3B所示，串联的第一电阻20A1与第二电阻20A2之间连接有第一反相器20B1的输入端，第一反相器20B1的输出端与第一触发器20C1的前级时钟信号输入端连接。则第一电阻20A1与第二电阻20A2相邻的输出电压记为

同理可得，串联的第二电阻20A2与第三电阻20A3之间连接有第二反相器20B2的1端，第二反相器20B2的2端与第二触发器20C2的前级时钟输入端连接。则第二电阻20A2与第三电阻20A3相邻的输出电压记为

同理可得，如图3C所示，串联的第三十二电阻20A32与恒电阻阻值模块20E之间连接有第三十二反相器20B32的1端，第三十二反相器20B32的2端与第三十二触发器20C32的前级时钟输入端连接。则第三十二电阻20A32与恒电阻阻值模块20E相邻的输出电压记为

在本发明中，当任意一区域含有噪声的电源发生变化，则会引起分压电阻阵列20A中相邻电阻的输出电压变化，故以及是变化的。

反相器阵列20B

在本发明中，分压电阻阵列20A中的相邻电阻之间连接有一个反相器，连接在多个串联电阻之间的反相器构成反相器阵列；反相器阵列20B包括有32个反相器，即第一反相器20B1、第二反相器20B2、……、第三十二反相器20B32。当电源网络中的某一区域的电压发生微小的变化(例如：大于5mV的变化)时，该区域中的电源噪声峰值测量模块中的分压电阻阵列20A中的某些相邻电阻之间的输出电压将跃过反相器的阈值电压，使得反相器输出发生翻转。

在本发明设计的反相器阵列20B中，依据反相器电压差值若ΔV＞0，则反相器输出低电平(采用二进制表达时，赋值为0)，若ΔV≤0，则反相器输出高电平(采用二进制表达时，赋值为1)。所述V_阈值是指反相器的输入电压等于输出电压的电压。

如图3B所示，第一反相器20B1的1端接收到的反相器电压差值若ΔV^20A1＞0，则第一反相器20B1的2端输出低电平(采用二进制表达时，赋值为0)，若ΔV^20A1≤0，则第一反相器20B1的2端输出高电平(采用二进制表达时，赋值为1)。

如图3C所示，第三十二反相器20B32的1端接收到的反相器电压差值若ΔV^20A32＞0，则第三十二反相器20B32的2端输出低电平(采用二进制表达时，赋值为0)，若ΔV^20A32≤0，则第三十二反相器20B32的2端输出高电平(采用二进制表达时，赋值为1)。

触发器阵列20C

在本发明中，触发器阵列20C包括有32个两两串联组合的触发器构成，即第一组触发器20C1、第二组触发器20C2、……、第三十二组触发器20C32。其中，每一组触发器的前一个触发器称为一级触发单元，后一个触发器称为二级触发单元。

在本发明中，每个反相器的输出端上连接触发器组的一级触发单元。触发器组的复位端连接在一起，在每次开始测量前都先进行一次复位，使触发器的输出为低电平，触发器的一级触发单元的前级时钟输入端与反相器的输出端连接，数据输入端接电源电压(VDD)。触发器的二级触发单元的数据输入端与触发器的一级的输出端相连接，触发器的二级触发单元的后级时钟输入端上连接有一与门单元，与门单元的1端和2端分别与集成电路芯片的系统时钟CLK和工作启动信息号EN连接。

在本发明设计的触发器阵列20C中，一方面依据反相器输出的或者来确定触发器的一级触发单元是否启动；另一方面依据工作信号EN_工作与系统时钟CLK_系统是否能够通过与门单元，来确定触发器的二级触发单元是否启动。

在本发明中，工作信号EN_工作与系统时钟CLK_系统经与门单元后作用到触发器的二级触发单元的后级时钟输入端上。当EN_工作为高电平时，系统时钟CLK_系统通过与门单元，此时触发器的二级触发单元启动；当EN_工作为低电平时，系统时钟CLK_系统不能通过与门单元，此时触发器的二级触发单元不启动。

在本发明中，系统时钟CLK_系统为方波信号，如图1A所示。

触发器组输出高电平条件：

若是则触发器的一级触发单元启动，并输出高电平同时EN_工作为高电平时，系统时钟CLK_系统通过与门单元，则触发器的二级触发单元启动；此时触发器的二级触发单元对触发器的一级触发单元的输出高电平进行采样，并输出二进制表达的赋值数字1给适应控制模块30。

触发器输出低电平条件一：

除情况下，则触发器的一级触发单元不启动，并输出低电平同时EN_工作为低电平时，系统时钟CLK_系统不能通过与门单元，则触发器的二级触发单元不启动；此时触发器的二级触发单元不对触发器的一级触发单元的输出采样，输出二进制表达的赋值数字0给适应控制模块3。

触发器输出低电平条件二：

若是则触发器的一级触发单元启动，并输出高电平同时EN_工作为低电平时，系统时钟CLK_系统不能通过与门单元，则触发器的二级触发单元不启动；此时触发器的二级触发单元不对触发器的一级触发单元的输出进行采样，输出二进制表达的赋值数字0给适应控制模块3。

触发器输出低电平条件三：

除情况下，则触发器的一级触发单元不启动，并输出低电平同时EN_工作为高电平时，系统时钟CLK_系统通过与门单元，则触发器的二级触发单元启动；此时触发器的二级触发单元对触发器的一级触发单元的输出低电平进行采样，并输出二进制表达的赋值数字0给适应控制模块3。

如图3B所示，当第一组触发器20C1的一级触发单元的前级时钟输入端上接收到的是则第一组触发器20C1的一级触发单元启动，并输出高电平同时EN_工作为高电平时，系统时钟CLK_系统通过第一与门单元AND1，则第一组触发器20C1的二级触发单元启动；此时第一组触发器20C1的二级触发单元对一级触发单元的输出高电平进行采样，并输出二进制表达的赋值数字1。或者：

当第一组触发器20C1的一级触发单元的前级时钟输入端上接收到的不是情况下，则第一组触发器20C1的一级触发单元不启动，并输出低电平同时EN_工作为低电平时，系统时钟CLK_系统不能通过第一与门单元AND1，则第一组触发器20C1的二级触发单元不启动；此时第一组触发器20C1的二级触发单元不对一级触发单元的输出采样，输出二进制表达的赋值数字0。或者：

当第一组触发器20C1的一级触发单元的前级时钟输入端上接收到的是则第一组触发器20C1的一级触发单元启动，并输出高电平同时EN_工作为低电平时，系统时钟CLK_系统不能通过与第一门单元AND1，则第一组触发器20C1的二级触发单元不启动；此时第一组触发器20C1的二级触发单元不对一级触发单元的输出采样，输出二进制表达的赋值数字0。或者：

当第一组触发器20C1的一级触发单元的前级时钟输入端上接收到的不是情况下，则第一组触发器20C1的一级触发单元不启动，并输出低电平同时EN_工作为高电平时，系统时钟CLK_系统通过与第一门单元AND1，则第一组触发器20C1的二级触发单元启动；此时第一组触发器20C1的二级触发单元对一级触发单元的输出低电平进行采样，并输出二进制表达的赋值数字0。

如图3C所示，当第三十二组触发器20C32的一级触发单元的前级时钟输入端上接收到的是则第三十二组触发器20C32的一级触发单元启动，并输出高电平同时EN_工作为高电平时，系统时钟CLK_系统通过第三十二与门单元AND32，则第三十二组触发器20C32的二级触发单元启动；此时第三十二组触发器20C32的二级触发单元对一级触发单元的输出高电平进行采样，并输出二进制表达的赋值数字1。或者：

当第三十二组触发器20C32的一级触发单元的前级时钟输入端上接收到的不是情况下，则第三十二组触发器20C32的一级触发单元不启动，并输出低电平同时EN_工作为低电平时，系统时钟CLK_系统不能通过第三十二与门单元AND32，则第三十二组触发器20C32的二级触发单元不启动；此时第三十二组触发器20C32的二级触发单元不对一级触发单元的输出采样，输出二进制表达的赋值数字0。或者：

当第三十二组触发器20C32的一级触发单元的前级时钟输入端上接收到的是则第三十二组触发器20C32的一级触发单元启动，并输出高电平同时EN_工作为低电平时，系统时钟CLK_系统不能通过与第三十二门单元AND32，则第三十二组触发器20C32的二级触发单元不启动；此时第三十二组触发器20C32的二级触发单元不对一级触发单元的输出采样，输出二进制表达的赋值数字0。或者：

当第三十二组触发器20C32的一级触发单元的前级时钟输入端上接收到的不是情况下，则第三十二组触发器20C32的一级触发单元不启动，并输出低电平同时EN_工作为高电平时，系统时钟CLK_系统通过与第三十二门单元AND32，则第三十二组触发器20C32的二级触发单元启动；此时第三十二组触发器20C32的二级触发单元对一级触发单元的输出低电平进行采样，并输出二进制表达的赋值数字0。

在本发明中，当工作启动信息号EN为高电平时，采样时钟CLK能够对触发器的一级触发单元的输出进行采样，得到所需的数字签名；当工作启动信息号EN为低电平时，触发器的二级触发单元不能工作，即工作启动信息号EN的高电平时间构成一个测试窗，在测试窗内，电源噪声峰值测量模块20中的触发器阵列20C可以输出数字签名，否则不能输出。

当进入测试窗(所述测试窗是指从采样时间开始至结束的一段时间，工作启动信息号EN在测试窗内为高电平，其余时间段为低电平)进行测试时，首先将触发器组复位。当电源电压发生变化使得任意一个节点(是指分压电阻阵列20A中串联的两个电阻之间的连接点，该连接点称为节点，在连接点上连接反相器的输入端)电压由高于反相器的阈值电压降到低于反相器阈值电压，则该反相器发生翻转，输出高电平，从而该触发器组的一级触发单元的前级时钟输入端产生一个上升沿，使得该触发器的输出由低电平变为高电平，同时采样时钟上升沿到来时二级触发单元对一级触发单元采样并输出构成的数字签名。当测试窗结束的时候，EN信号为低电平，触发器的二级触发单元不工作，输出的数字签名不再发生变化。由于一个测试窗内，触发器组的一级触发单元的输出只能改变一次，因此当测试窗结束的时候，触发器阵列输出的数字签名对应的电源电压为该测试窗内的最小值，该测试窗内的最小值即为所要测试的电源噪声的峰值。

在本发明中，设计的电源噪声峰值测量模块(2A、2B、……和2N)的每一级只包含电阻、反相器和两级触发器，延时较少，当电源包含噪声时，其变化能够迅速在触发器的输出端得到体现，产生数字签名。由上述可知，电源噪声峰值测量模块(2A、2B、……和2N)在从电源产生噪声到生成第一个数字签名对应的时间应当为一个采样时钟周期。

工作环境温度对数字签名的影响：

NMOS管的阈值电压V_NMOS-th与偏置电压V_SB存在有公式(1)关系，因此可以通过调节偏置电压V_SB来调节V_NMOS-th。

$V_{NMOS-th}=V_{TO}+\mathrm{\γ}\left(\sqrt{|V_{SB}+2{\mathrm{\φ}}_F|}+2{\mathrm{\φ}}_F\right)---\left(1\right)$

V_TO表示零基底偏置电压时MOSFET的阈值电压；

γ表示基极效应参数；

2φ_F表示表面电势，且其中k是波尔兹曼常数，T是工作的环境温度，q是单位电荷，N_A是掺杂参数，N_i是基底的固有掺杂参数。

考虑到本发明对反相器的阈值电压的高度依赖。由公式(1)可知NMOS管的阈值电压与表面电势2φ_F有关，而工作的环境温度T会对φ_F产生影响，进而影响NMOS管的阈值电压V_NMOS-th。由于反相器的阈值电压由公式(2)给出，V_tp和V_tn分别为构成反相器的PMOS和NMOS的阈值电压，由上述公式可知，温度会对反相器的阈值电压产生影响。

β_n表示NMOS管的放大系数；

β_p表示PMOS管的放大系数；

V_VDD表示电源参考电压。

在本发明中，为了抵消工作环境温度对反相器的影响，可以直接调节反相器的阈值电压使在不同工作环境温度下都保持稳定。由公式(2)可知，反相器的阈值电压与构成反相器的PMOS和NMOS的阈值电压V_tp、V_tn有关，而V_tn的阈值电压又可以通过调节NMOS管的偏置电压V_SB进行调节，可通过反相器控制电压对反相器的阈值电压进行调节，以抵消不同工作环境温度对电源噪声峰值测量模块(2A、2B、……和2N)的影响。

测量前：首先进行反相器的阈值电压的调节，当输出的实时数字签名Name_实时＝[b]与数字签名查询表DST中“数字签名列”的“Name_VDD”相同时，停止调节。然后电源噪声峰值测量模块(2A、2B、……和2N)进行正常测量。

在本发明中，电源噪声峰值测量模块(2A、2B、……和2N)是通过分压电阻阵列20A对电源电压进行分压，当电源中含有噪声时就会引起分压电阻阵列20A中的不同节点(电阻为串联结构，两两电阻的连接点为一个节点)的输出电压发生变化。在所述节点处连接有反相器，当各节点的输出电压在反相器中进行比较后，就会使得反相器的输出发生变化。当反相器的输出由低电位变为高电位时，对应的触发器输出高电位，否则输出低电位。由于分压电阻阵列20A中串联电阻的个数应当与集成电路芯片的数据运算位数相匹配，当运算位数为32比特或者64比特时，连接有32个或者64个反相器和触发器，故触发器最后输出32个或者64个由二进制表达的赋值数字0和1组成的实时数字签名。不同的实时数字签名对应着不同的电源电压。

本发明电源噪声测量方法包括有下列步骤：

测量步骤一，在设计集成电路芯片过程中，通过DesignCompiler软件(版本号2008及以上)对集成电路芯片进行区域划分，并标记出每个区域；

测量步骤二，在集成电路芯片上插入自适应控制模块3，以及在每个区域中插入一个电源噪声峰值测量模块(2A、2B、……、2N)连接在该区域对应的电源网络；

测量步骤三，在测试集成电路芯片过程中，采用探针(如ACCULOGIC公司生产的FlyingProbeTester探针平台)获得集成电路芯片上的每个区域的电压值，以及电源电压从1.2V降低至1.0V之间的数字签名；

然后，将电压值与数字签名构建数字签名查询表；所述数字签名查询表为两列多行表格结构；一列为电源电压设置值，另一列为数字签名标识号；

最后，将数字签名查询表存储在自适应控制模块3中，并设置所述自适应控制模块3进行调节的阈值信息、以及发出警报的阈值信息；

测量步骤四，在运行集成电路芯片过程中，当芯片受到电源噪声干扰时，在自适应控制模块3与电源噪声峰值测量模块(2A、2B、……、2N)的协调工作下，能够完成对芯片上实时电源噪声峰值的检测，并发出调节或者报警信号。

(七)任意一个电源噪声峰值调节模块

参见图1C所示，在本发明中，电信号从前触发器10A进入，经1个或多个串联的门电路单元后，最后从后触发器10D输出的电信号的路径，称为延时路径。为了说明门电路单元之间的连接关系，参见图4所示，图中门电路单元包括有首门电路单元10B、尾门电路单元10C、以及位于首门电路单元10B与尾门电路单元10C之间的A门电路单元40A、B门电路单元40B、C门电路单元40C；其中，A门电路单元40A、B门电路单元40B和C门电路单元40C为串联连接。

在本发明中，在集成芯片的电源网络中，对于路径延时达到采样周期T_周期的95％～100％的路径，称为延时敏感路径。

在结合图1C、图4所示中，在延时敏感路径的B门电路单元40B的输出端上同时连接调节触发器40E和第一数据选择器40F，且第一数据选择器40F的输出端与C门电路单元40C的输入端连接，在尾门电路单元10C的输出端和后触发器10D的输出端同时连接在第二数据选择器40D的输入端上，从而构成延时重构路径。调节触发器40E用于提前采样门电路单元的电信号。数据选择器40D、40F用于选择使用哪一路作为数据流向输出，起到调节的作用。数据选择器40D、40F由自适应控制模块3控制。

B门电路单元40B的输出端同时与调节触发器40E的输入端、第一数据选择器40F的另一数据输入端连接。

C门电路单元40C的输入端与第一数据选择器40F的输出端连接。

后触发器10D的输出端与第二数据选择器40G的另一数据输入端连接。

因此，在本发明中设计的电源噪声峰值调节模块用于调节延时敏感路径，使所述延时敏感路径的延时发生改变，从而抵消因电源噪声造成的路径延迟。

参见图4所示，本发明设计的电源噪声峰值调节模块由调节触发器40E、第一数据选择器40F和第二数据选择器40D构成。参见图2所示，集成电路芯片根据功能的不同划分有N个区域，所述的N个区域中设有所述的电源噪声峰值调节模块。

在获取的延时敏感路径上，将调节触发器40E的输入端与任意一门电路单元(10A、10C、40A、40B、40C)的输出端连接，该连接应当满足当电源噪声超过阈值时，电信号通过重构延时路径，且延时应当小于一个时钟周期。

在本发明中，电源噪声峰值调节模块(4A～4X和5A～5Y和6A～6Z)是一种在集成电路芯片上根据电源噪声做出相应的调节以避免芯片运行发生错误的模块。电源噪声会造成与之相连的电源网络中的某一区域的门电路单元时延增加，使得某些延时敏感路径的延时超过一个采样周期，造成输出错误，进而引发该区域功能错误或者失效。

调节触发器40E

参见图4所示，调节触发器40E用于提前采样门电路单元输出的电信号。调节触发器40E的数据输入端与延时敏感路径上的门电路单元的输出端连接，调节触发器40E的输出端与第一数据选择器40F的一输入端连接。

第一数据选择器40F

参见图4所示，第一数据选择器40F用于实现电信号的流向路径选取。

第一数据选择器40F的一数据输入端与调节触发器40E的输出端连接，第一数据选择器40F的另一数据输入端与延时敏感路径上的B门电路单元40B的输出端连接，第一数据选择器40F的输出端与延时敏感路径上的C门电路单元40C的输入端连接，第一数据选择器40F的控制端与自适应控制模块3的控制端连接。

第二数据选择器40D

参见图4所示，第二数据选择器40G用于实现电信号的流向路径选取。

第二数据选择器40G的一数据输入端与延时路径上的尾门电路单元10C连接，第二数据选择器40G的另一数据输入端与后触发器40D的输出端连接，第二数据选择器40G的控制端与自适应控制模块3的控制端连接，第二数据选择器40G的输出端与所述的N区域连接。

构建延时重构路径：

当延时路径(如图1C所示)上的路径延时达到采样周期T_周期的95％～100％时，此条延时路径则为延时敏感路径。为了阻止所述的延时敏感路径的输出错误引发所述的N个区域的功能错误或者失效，需要对此条延时敏感路径进行路径重构，从而获得延时重构路径。如图4所示，即在所述的延时敏感路径的门电路单元上插入调节触发器和数据选择器。则有：电信号顺次经前触发器10A、首门电路单元10B、A门电路单元40A、第一数据选择器40F、C门电路单元40C、尾门电路单元10C、后触发器10D和第二数据选择器40G。

延时重构路径上的数据流向路径：

当所述的N个区域中的任意一区域的电源噪声超过阈值，启动电源噪声峰值调节模块，并通过自适应控制模块3输出的调节控制信号M^N来对数据选择器40D、40F进行数据流向控制，其数据流向路径为：电信号顺次经前触发器10A、首门电路单元10B、A门电路单元40A、调节触发器40E、第一数据选择器40F、C门电路单元40C、尾门电路单元10C和第二数据选择器40G后输出电信号。

本发明电源噪声峰值调节方法包括有下列步骤：

调节步骤一，当自适应控制模块接收到任意一区域的电源噪声超过阈值的信息，则对该区域内的电源噪声峰值调节模块进行调节；

调节步骤二，当任意一电源噪声峰值调节模块接收到自适应控制模块发出的调节信息，则所述电源噪声峰值调节模块对延时敏感路径进行调节，调节路径为延时重构路径；

调节步骤三，在调节过程中，当电源噪声降低至未超过阈值时，停止对该区域的延时敏感路径调节。

在本发明中，系统时钟CLK_系统为方波信号，如图1A所示。在系统时钟CLK_系统内包括有多个采样周期T_周期。

在本发明中，集成电路芯片运行时，若电源网络中无噪声时的路径延迟时间记为(且)；集成电路芯片运行时，若电源网络中存在噪声时的路径延迟时间记为(且)。调节延时敏感路径后，若电源网络中无噪声时的路径延迟时间记为(且)；调节延时敏感路径后，若电源网络中存在噪声时的路径延迟时间记为(且)。在本发明中控制路径时钟的周期为采样周期T_周期。

当时，则需要对存在噪声的延时敏感路径进行调节，使得

当时，无需对存在噪声的延时敏感路径进行调节。

实施例1

应用本发明设计的电源噪声峰值测量模块进行的测试：

采用HSPICE软件(版本2008及以上)进行测试，该测试使用Nangate45nm开源库，给电源网络加噪声，参考电源电压为1.20V，噪声峰值为1.17V，噪声影响时间为1ns。首先生成数字签名查询表。之后对电源加噪声进行测试，仿真结果如图3D和图3E(图3E是图3D的彩色显示)所示，当噪声来临时测量模块快速做出反应，随着电源网络电压的下降，第四反相器、第五反相器和第六反相器相继发生翻转，使得第四组触发器、第五组触发器和第六组触发器的一级触发单元的输出由低电位变为高电位，其余组的触发器的一级触发单元输出不变，同时所有触发器组的二级触发单元对一级触发单元的输出进行采样，第四组触发器、第五组触发器和第六组触发器的二级触发单元输出由低电位变为高电位，其余组的触发器的二级触发单元输出均不变，从而产生对应的数字签名，根据数字签名查询表即可查询得知此次测量窗内电源噪声的峰值为1.17V，证明本发明设计的电源噪声峰值测量模块能够有效的测量电源噪声峰值。

实时数字签名表：

在图3D和图3E中，为了更加清楚表征图3D故采用彩色的图3E来对比说明。图中，data1表示第四组触发器的一级单元输出的波形。data2表示第五组触发器的一级单元输出的波形。data3表示第六组触发器的一级单元输出的波形。data4表示系统时钟。data5表示电源噪声。data6表示第四组触发器的二级单元输出的波形。data7表示第五组触发器的二级单元输出的波形。data8表示第六组触发器的二级单元输出的波形。第四组触发器的二级单元输出的波形与五组触发器的二级单元输出的波形重合。从图3D和图3E中可知，当出现电源噪声时，反相器发生翻转，使得对应的触发器组的输出由低电位变为高电位，且反应迅速，反应时间可达到0.1ns。

通过应用HSPICE软件的仿真测试，当电源噪声峰值测量模块进行测量时，其平均功率为1.0646×10^-11W。

通过应用DesignCompiler(版本号为DesignCompiler2008)软件的仿真测试，将电源噪声峰值测量系统插入ITC’99B19基准集成电路中，并测量电源噪声峰值测量系统占B19集成电路总面积的百分比。当B19集成电路中插入1个电源噪声峰值测量模块时，电源噪声峰值测量系统的面积占B19集成电路面积的0.624％。插入2个电源噪声峰值测量模块时，电源噪声峰值测量系统的面积占B19集成电路面积的1.106％。插入4个电源噪声峰值测量模块时，电源噪声峰值测量系统的面积占B19集成电路面积的2.071％。

实施例2

应用本发明设计的电源噪声峰值调节模块进行的测试：

采用HSPICE软件(版本2008及以上)进行测试，该测试不含噪声的电源电压为1.20V，因噪声导致电源电压下降到1.08V。

当电源中不含噪声时，所测试的延时敏感路径的输出如图4A黑色线段所示；当电源中含有噪声时，给该路径的输入端施加相同的输入，如果没有采取本发明调节措施，其输出如图4B所示，显然其输出发生了错误；对该路径使用本发明进行调节，其输出如图4C所示。

经图4C与图4A对比，二者高低电平逻辑在相同的采样时间是相同的，输出波形不完全相同的原因在于电源中含有噪声，使得输出波形不平整且高电平幅度不一致。

通过该实施例能够证明本发明可以有效的对延时敏感路径进行调节，抵消电源噪声对延时敏感路径的影响，防止延时敏感路径输出错误。进而削弱电源噪声对集成电路芯片的影响，保证芯片正常运行。

本发明设计的新型集成电路芯片的片上电源噪声自主调节系统，所要解决的是如何克服因集成电路芯片中电源噪声引起的路径延时过大造成的输出错误的技术问题。本发明设计的片上电源噪声自主调节系统通过在现有集成电路芯片中加入噪声监测和自主调节系统，在不影响集成电路功能的前提下，完成对路径长度的实时自主调节。反映的是对延时敏感路径进行实时自动控制，利用的是遵循自然规律的技术手段，从而实现对延时敏感路径的现场实时调节，从而达到实时调节削弱电源噪声对芯片的影响，保证芯片正常运行的技术效果。

Claims (6)

1.一种新型集成电路芯片的片上电源噪声自主调节系统，所述集成电路芯片根据功能的不同划分有N个区域；

所述集成电路芯片上的电源网络为所述的N个区域供电；

所述集成电路芯片上的延时路径是指电信号从前触发器(10A)进入，经1个或多个串联的门电路单元后，最后从后触发器(10D)输出的电信号的路径；

所述门电路单元包括有首门电路单元(10B)、尾门电路单元(10C)、以及位于首门电路单元(10B)与尾门电路单元(10C)之间的A门电路单元(40A)、B门电路单元(40B)、C门电路单元(40C)；

其特征在于：

片上电源噪声自主调节系统由调节触发器(40E)、第一数据选择器(40F)、第二数据选择器(40D)和自适应控制模块(3)组成；

其中，调节触发器(40E)、第一数据选择器(40F)和第二数据选择器(40D)构成电源噪声峰值调节模块；所述的N个区域中设有所述的电源噪声峰值调节模块；

调节触发器(40E)用于提前采样经任意一门电路单元后的电信号；

数据选择器(40D、40F)用于实现电信号的流向路径选取；

自适应控制模块(3)用于向数据选择器(40D、40F)发出调节控制信号M^N，所述的调节控制信号M^N用于对数据选择器(40D、40F)进行数据流向控制。

B门电路单元(40B)的输出端同时与调节触发器(40E)的输入端、第一数据选择器(40F)的另一数据输入端连接；

C门电路单元(40C)的输入端与第一数据选择器(40F)的输出端连接；

后触发器(10D)的输出端与第二数据选择器(40G)的另一数据输入端连接；

调节触发器(40E)的输入端与延时敏感路径上的任意一门电路单元的输出端连接，调节触发器(40E)的输出端与第一数据选择器(40F)的一数据输入端连接。

第一数据选择器(40F)的一数据输入端与调节触发器(40E)的输出端连接，第一数据选择器(40F)的另一数据输入端与延时敏感路径上的B门电路单元(40B)的输出端连接，第一数据选择器(40F)的输出端与延时敏感路径上的C门电路单元(40C)的输入端连接，第一数据选择器(40F)的控制端与自适应控制模块(3)的控制端连接；

第二数据选择器(40G)的一数据输入端与延时路径上的尾门电路单元(10C)连接，第二数据选择器(40G)的另一数据输入端与后触发器(40D)的输出端连接，第二数据选择器(40G)的控制端与自适应控制模块(3)的控制端连接，第二数据选择器(40G)的输出端与所述的N区域连接。

2.根据权利要求1所述的新型集成电路芯片的片上电源噪声自主调节系统，其特征在于：每个区域内设置有多个电源噪声峰值调节模块。

3.根据权利要求1所述的新型集成电路芯片的片上电源噪声自主调节系统，其特征在于：延时敏感路径是指在集成芯片的电源网络中，对于路径延时达到采样周期T_周期的95％～100％的路径。

4.根据权利要求1所述的新型集成电路芯片的片上电源噪声自主调节系统，其特征在于：用于调节延时路径的长度。

5.采用权利要求1所述的一种新型集成电路芯片的片上电源噪声自主调节系统进行的调节方法，其特征在于包括有下列调节步骤：

调节步骤一，当自适应控制模块(3)接收到任意一区域的电源噪声超过阈值的信息，则启动所在区域内的电源噪声峰值调节模块；并通过在现有门电路单元中插入电源噪声峰值调节模块获得延时重构路径；

调节步骤二，当电源噪声峰值调节模块接收到自适应控制模块(3)发出的调节控制信号M^N后，则所述电源噪声峰值调节模块对延时敏感路径进行调节，并确定出在所述延时重构路径上的数据流向路径；

控制路径时钟的周期为采样周期T_周期；

若电源网络中无噪声时的路径延迟时间记为且

若电源网络中存在噪声时的路径延迟时间记为且

调节路径后，若电源网络中无噪声时的路径延迟时间记为且

调节路径后，若电源网络中存在噪声时的路径延迟时间记为且

当时，则需要对存在噪声的延时敏感路径进行调节，使得

调节步骤三，在调节过程中，当电源噪声降低至未超过阈值时，停止对该区域的延时敏感路径调节；即时，无需对存在噪声的延时敏感路径进行调节。

6.根据权利要求1所述的新型集成电路芯片的片上电源噪声自主调节系统，其特征在于：该系统能够应用于数字集成电路和数/模混合集成电路。