CN1050933C - 制造半导体器件电容器的方法 - Google Patents
制造半导体器件电容器的方法 Download PDFInfo
- Publication number
- CN1050933C CN1050933C CN95109634A CN95109634A CN1050933C CN 1050933 C CN1050933 C CN 1050933C CN 95109634 A CN95109634 A CN 95109634A CN 95109634 A CN95109634 A CN 95109634A CN 1050933 C CN1050933 C CN 1050933C
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- dielectric film
- storage electrode
- film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 230000012010 growth Effects 0.000 claims description 18
- 230000007797 corrosion Effects 0.000 claims description 14
- 238000005260 corrosion Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
制造半导体器件电容器的方法，包括在衬底和接触孔结构上淀积第一导电层，依次形成第一绝缘膜、第一导电层和第二绝缘膜，选择生长第二绝缘膜，以形成选择生长的氧化膜，再腐蚀该氧化膜、第二绝缘膜和第一导电层的预定部位，形成选择生长的氧化膜图形，形成第二导电层间隔层、第三导电层间隔层及第一导电层图形，以及去掉选择生长的氧化膜图形、第一绝缘膜和第二绝缘膜图形，形成具有增大表面面积的圆筒形存贮电极。
Description
本发明涉及制造半导体器件电容器的方法，特别涉及制造为增加高集成半导体器件中的电容量而提供的具有圆筒形存储电极结构的电容器的方法。
近来，半导体器件的高集成趋势不可避免地包括单元尺寸的减小。然而，这种单元尺寸的减小给形成具有足够容量的电容带来了困难。这是因为，容量正比于电容器的表面面积。在由一个金属氧化物半导体晶体管和一个电容构成一个动态随机存取存储器(DRAM)器件的情况下，极为重要的是，为DRAM器件的高集成化，即要减小尺寸，并仍能获得大容量的电容。为增加容量，已进行了各种研究。例如，公知的技术有，采用由呈现高介电常数的介质形成的介质膜，形成薄的介质层以及形成具有增大表面面积的电容器。
然而，所有这些方法，各有各的问题。虽已提出多种材料，如Ta2O5、TiO2或SrTiO3作为呈现高介电常数的介质材料，但其可靠性和薄膜特性尚未得到证实。因此，很难将这类材料实用于半导体器件。介质层厚度的减薄导致介质层的损伤，严重影响电容器的可靠性。
为了增加电容的表面面积，还提出多种电容结构。这包括一种翅形结构、一种带有圆筒形成长方形的迷宫式结构、以及一种在存储电极上具有半球形硅晶粒的结构。然而在这些电容结构中，因为电容器表面面积因DRAM高集成化引起的减小，电容量是不足的。
现在，结合图1A～1D介绍具有常规圆筒形结构的一种电容器。
图a1A～1D表示制造半导体器件的一种常规方法。
按此方法，先制备一块半导体衬底25，然后在该半导体衬底25上形成底绝缘层27，如图1A所示。然后采用接触掩模(未图示)去掉该底绝缘层27的预定部位，于是形成一接触孔30，通过该孔部分露出半导体衬底25。在所得结构上，淀积一层第一导电层29，使之与半导体衬底25接触。然后，在第一导电层29上涂覆一层牺牲膜31。在该牺牲膜31上，形成一存储电极掩模33。在底绝缘层27和衬底25之间，形成元件隔离氧化膜、位线和字线。底绝缘层27由平面化的比如由流动性良好的原硅酸四乙酯(TEOS)或硼磷硅(酸盐)玻璃(BPSG)制成的硅基氧化膜构成。牺牲膜31由氧化膜构成，而第一导电层29由多晶硅构成。
使用存储电极掩模33，刻蚀牺牲膜31，于是形成牺牲膜图形31’，如图1B所示。之后，去掉存储电极掩模33。在所得结构上，淀积预期厚度的第二导电层35。该第二导电层35由多晶硅制成。采用氧等离子体完成存储电极掩模的去除。
此后，各向异性地过腐蚀第二导电层35，于是形成分别在牺牲膜图形31’侧壁上形成的间隔层37，如图1C所示。同时，将第一导电层29图形化，于是形成第一导电层图形29’。完成此步后，露出牺牲膜图形31’的上表面。
然后，采用湿式腐蚀法去掉裸露的牺牲膜图形31’。其结果，形成圆筒形结构的存储电极39，如图1D所示。在所得结构上，最后形成介质膜和平板电极。如此就获得了一个电容。在此情况下，采用缓冲的氧化腐蚀剂(BOE)或氢氟酸(HF)溶液实施湿式腐蚀。
虽然，按上述方法制得的电容量在拓扑结构上比空腔型电容器有所改进，但此法难于确保高集成半导体器件有足够大容量。
所以，本发明的一个目的在于解决上述问题，并提供一种制造半导体电容器的方法，该方法通过选择生长技术、湿式腐蚀法和多个导电层，在圆筒形存储电极结构的每一侧壁上设置纵向沟槽，使得存储电极表面积增加。。
根据本发明，上述目的是通过提供一种制造半导体器件电容器的方法达到的，该方法包括以下各工艺步骤：在一半导体衬底上形成下绝缘膜，并在该下绝缘膜上淀积第一绝缘膜；在第一绝缘膜形成后，采用接触掩模，在所得到的结构中形成接触孔，以便通过该接触孔部分地露出半导体衬底；在接触孔形成后所得到的结构上形成第一导电层，通过接触孔使第一导电层与半导体衬底接触；在第一导电层上形成第二绝缘膜，并在该第二绝缘膜上形成第一存储电极掩模；在所述第二绝缘膜上形成选择生长的氧化膜，该选择生长的氧化膜的厚度是使该膜上表面与第一存储电极掩模的上表面平齐；在第一存储电极掩模和选择生长的氧化膜上形成第二存储电极掩模，使第二存储电极横向伸展以使其每一侧超出第一存储电极掩模一预定的宽度；采用第二存储电极掩模，依次刻蚀选择生长的氧化膜、第二绝缘膜及第一导电层的预定部位，于是形成选择生长的氧化膜图形；去掉第二存储电极掩模和第一存储电极掩模，并在掩模去除后所得到的结构上形成预定厚度的第二导电层；各向异性地腐蚀第二导电层，于是形成第二导电层间隔层；采用第二导电层间隔层作掩模刻蚀第二绝缘膜，并在第二绝缘膜刻蚀后所得到的结构上形成预定厚度的第三导电层；各向异性地腐蚀第三导电层和第一导电层，于是形成第三导电层间隔层和第一导电层图形；以及采用湿式腐蚀法去掉选择生长的氧化膜图形、第一绝缘膜和第二绝缘膜图形，因而形成具有增大表面面积的圆筒形存储电极。
从下面的参照附图对实施方案的说明，将使本发明的其它目的和方面变得更加明了。
图1A～1D是表示常规的制造半导体器件电容的方法的剖面图；以及
图2A～2F是表示根据本发明制造半导体器件电容的方法的各个剖面图。
图2A～2F表示根据本发明的优选实施方案制造半导体器件电容的方法。
按照本发明的方法，制备一块半导体衬底1，然后在该半导体衬底1上形成底绝缘层3，如图2A所示。然后在下绝缘膜3上淀积第一绝缘膜5。此后，使用接触掩模形成接触孔10。通过该接触孔10，露出半导体衬底1的预定部位。在所得结构上淀积第一导电层7，使之与半导体衬底1的裸露部位接触。然后在第一导电层7上淀积一层所需厚度的第二绝缘膜9。随后，在第二绝缘膜9上形成第一存储电极掩模11。在底绝缘层3和衬底1之间虽然形成了元件隔离氧化膜、位线和字线，但在图中未画出。该底绝缘层3包括平面化的由比如流动性良好的TEOS(四乙基原硅酸盐)或BPSG(硼磷硅玻璃)制成的硅基氧化膜。第一和第二氧化膜5和9由氧化膜构成，而第一导电层7由多晶硅制成。
采用第一存储电极掩模11作为生长阻挡层，然后使第二绝缘膜9选择生长到第一电极掩模11的上表面，于是形成选择生长的氧化膜13，如图2B所示。此后，在所得结构上形成第二存储电极掩模15。使第二存储电极掩模15在其各侧伸展超出第一存储电极掩模11一预定宽度。
然后采用第二存储电极掩模15依次腐蚀所有的选择生长的氧化膜13、第二绝缘膜9和第一导电层7，于是形成选择生长的氧化膜图形13’，如2C所示。此时，使第一导电层7腐蚀至所需要的深度，使其留下的厚度能在后序腐蚀第二绝缘膜9的步骤中足以保护第一绝缘膜5。此后，去掉第二存储电极掩模15和第一存储电极掩模11。然后在所得结构上，淀积所需要厚度的第二导电层17。使用氧等离子体完成存储电极掩模11和15的去除。
随后各向异性地腐蚀第二导电层17，于是形成分别在选择生长的氧化膜图形13’的侧壁上形成的间隔层18，如图2D所示。然后采用第二导电层间隔层18作掩模，刻蚀第二绝缘膜9，于是形成第二绝缘膜图形9’。在所得结构上，淀积所需要厚度的第三导电层19。采用第一导电层7作腐蚀阻挡层完成第二绝缘膜9的腐蚀。在腐蚀过程中，由具有预定厚度的第一导电层7保护着第一绝缘膜5。
然后各向异性地腐蚀第三导电层19和第一导电层7，形成第三导电层间隔层20和第一导电层图形7’，如图2E所示。在各向异性腐蚀后，露出选择生长的氧化膜图形13’和第一绝缘膜5。再用湿式腐蚀法完全去掉它们。在去掉图形13’之后，露出第二绝缘膜图形9’。其结果，获得在其各侧壁具有竖槽24的圆筒形存储电极22。采用BOE或HF溶液进行湿式腐蚀。
在所得结构上，最后形成介质膜21和平板电极23，如图2F所示。这样就得到了一电容器。介质膜21由一种绝缘膜构成，而平板电极23由一种导电材料构成。
由以上说明可见，按照本发明制造的电容器具有设置在竖槽每个侧壁的圆筒形存储电极，增加了存储电极的表面面积。所以，可提供具有足够大电容量的半导体器件。
虽然，为了说明的目的，公开了本发明的优选实施方案，本领域的技术人员应理解到：可以做出各种的改型、添加和替换，而不会脱离如权利要求书所公开的本发明的构思与范畴。
Claims (5)
1.一种制造半导体器件电容器的方法，该方法包括以下各步骤：
在一半导体衬底上形成下绝缘膜，并在该下绝缘膜上淀积第一绝缘膜；
在第一绝缘膜形成后，采用接触掩模，在所得到的结构中形成接触孔，以便通过该接触孔部分地露出半导体衬底；
在接触孔形成后所得到的结构上形成第一导电层，通过接触孔使第一导电层与半导体衬底接触；
在第一导电层上形成第二绝缘膜，并在该第二绝缘膜上形成第一存储电极掩模；
在所述第二绝缘膜上形成选择生长的氧化膜，该选择生长的氧化膜的厚度是使其上表面与第一存储电极掩模的上表面平齐；
在第一存储电极掩模和选择生长的氧化膜上形成第二存储电极掩模，使第二存储电极横向伸展以使其每一侧超出第一存储电极掩模一预定的宽度；
采用第二存储电极掩模，依次刻蚀选择生长的氧化膜、第二绝缘膜及第一导电层的预定部位，于是形成选择生长的氧化膜图形；
去掉第二存储电极掩模和第一存储电极掩模，并在掩模去除后所得到的结构上形成预定厚度的第二导电层；
各向异性地腐蚀第二导电层，于是形成第二导电层间隔层；
采用第二导电层间隔层作掩模刻蚀第二绝缘膜，并在第二绝缘膜刻蚀后所得到的结构上形成预定厚度的第三导电层；
各向异性地腐蚀第三导电层和第一导电层，于是形成第三导电层间隔层和第一导电层图形；以及
采用湿式腐蚀法去掉选择生长的氧化膜图形、第一绝缘膜和第二绝缘膜图形，因而形成具有增大表面面积的圆筒形存储电极。
2.根据权利要求1的方法，其中选择生长的氧化膜是采用第一存储电极掩模作生长阻挡层而形成的。
3.根据权利要求1的方法，其中的第二绝缘膜图形是采用第二导电层间隔层作掩模，并采用第一导电层作腐蚀阻挡层而形成的。
4.根据权利要求1的方法，其中湿式腐蚀法是采用缓冲的氧化腐蚀剂或氢氟酸溶液进行的。
5.根据权利要求1的方法，其中的各向异性腐蚀是采用第二存储电极掩模进行的，使第一导电层留下预定的厚度，在后序的腐蚀第二绝缘膜的步骤中足以保护第一绝缘膜。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019193A KR0126622B1 (ko) | 1994-08-03 | 1994-08-03 | 반도체소자의 캐패시터 제조방법 |
| KR94-19193 | 1994-08-03 | ||
| KR19193/1994 | 1994-08-03 | ||
| US08/510,094 US5688726A (en) | 1994-08-03 | 1995-08-01 | Method for fabricating capacitors of semiconductor device having cylindrical storage electrodes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1122956A CN1122956A (zh) | 1996-05-22 |
| CN1050933C true CN1050933C (zh) | 2000-03-29 |
Family
ID=26630523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95109634A Expired - Fee Related CN1050933C (zh) | 1994-08-03 | 1995-08-03 | 制造半导体器件电容器的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5688726A (zh) |
| CN (1) | CN1050933C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100338507C (zh) * | 2003-10-24 | 2007-09-19 | 精工爱普生株式会社 | 电光装置用基板及其制造方法，电光装置以及电子设备 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0171098B1 (ko) * | 1995-12-19 | 1999-02-01 | 문정환 | 캐패시터 제조방법 |
| US5856220A (en) * | 1996-02-08 | 1999-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a double wall tub shaped capacitor |
| JPH1022476A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | 容量素子 |
| KR100244281B1 (ko) * | 1996-11-27 | 2000-02-01 | 김영환 | 반도체 소자의 커피시터 제조방법 |
| KR100236069B1 (ko) * | 1996-12-26 | 1999-12-15 | 김영환 | 캐패시터 및 그 제조방법 |
| KR100252211B1 (ko) * | 1997-02-17 | 2000-04-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| TW463288B (en) * | 1997-05-20 | 2001-11-11 | Nanya Technology Corp | Manufacturing method for cup-like capacitor |
| US6027981A (en) * | 1997-10-27 | 2000-02-22 | Texas Instruments - Acer Incorporated | Method for forming a DRAM cell with a fork-shaped capacitor |
| US6087216A (en) * | 1998-11-18 | 2000-07-11 | United Microelectronics Corp. | Method of manufacturing DRAM capacitor |
| US9585205B2 (en) * | 2013-09-24 | 2017-02-28 | Philips Lighting Holding B.V. | Wet processed electronic systems |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
| KR960015122B1 (ko) * | 1993-04-08 | 1996-10-28 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 제조방법 |
| KR0132859B1 (ko) * | 1993-11-24 | 1998-04-16 | 김광호 | 반도체장치의 커패시터 제조방법 |
-
1995
- 1995-08-01 US US08/510,094 patent/US5688726A/en not_active Expired - Fee Related
- 1995-08-03 CN CN95109634A patent/CN1050933C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100338507C (zh) * | 2003-10-24 | 2007-09-19 | 精工爱普生株式会社 | 电光装置用基板及其制造方法，电光装置以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5688726A (en) | 1997-11-18 |
| CN1122956A (zh) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107968044B (zh) | 电容器阵列结构、半导体存储器及制备方法 | |
| JP2617049B2 (ja) | 高集積半導体メモリ装置の製造方法 | |
| US7888725B2 (en) | Electronic devices including electrode walls with insulating layers thereon | |
| US6541812B2 (en) | Capacitor and method for forming the same | |
| US5550080A (en) | Method for fabricating capacitors of semiconductor device | |
| CN1050933C (zh) | 制造半导体器件电容器的方法 | |
| US6027970A (en) | Method of increasing capacitance of memory cells incorporating hemispherical grained silicon | |
| JPH08172171A (ja) | 半導体素子のキャパシター製造方法 | |
| CN1090814C (zh) | 用于形成半导体装置的电容器的方法 | |
| CN1044948C (zh) | 用于制造半导体器件叠层电容器的方法 | |
| KR20000044553A (ko) | 백금 전극을 갖는 캐패시터 제조 방법 | |
| US6440869B1 (en) | Method of forming the capacitor with HSG in DRAM | |
| KR100532959B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| CN1236993A (zh) | 动态随机存取存储器单元电容器及其制造方法 | |
| KR20000044884A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| EP3975233B1 (en) | Capacitor structure and manufacturing method therefor, and memory | |
| WO2023029392A1 (zh) | 半导体结构及其形成方法 | |
| KR100325457B1 (ko) | 디램캐패시터형성방법 | |
| KR0126624B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100353807B1 (ko) | 고유전체 캐패시터의 하부전극 형성방법 | |
| KR100587043B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| CN1121067C (zh) | 堆叠电容器的柱状底部存储节点的制造方法 | |
| KR100886704B1 (ko) | 캐패시터의 스토리지노드 전극 형성 방법 | |
| KR0126622B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| CN1121059C (zh) | 制造电容器的叉型下电极的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |