CN105068957A - 一种apb总线系统中访问从模块的方法及装置 - Google Patents
一种apb总线系统中访问从模块的方法及装置 Download PDFInfo
- Publication number
- CN105068957A CN105068957A CN201510472360.6A CN201510472360A CN105068957A CN 105068957 A CN105068957 A CN 105068957A CN 201510472360 A CN201510472360 A CN 201510472360A CN 105068957 A CN105068957 A CN 105068957A
- Authority
- CN
- China
- Prior art keywords
- module
- access
- request
- target
- chip selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明实施例公开了一种APB总线系统中访问从模块的方法及装置。其方法包括:根据访问请求的地址信号,确定所述访问请求的目标从模块;将所述访问请求的片选信号仅同步到所述目标从模块的时钟域;将同步到所述目标从模块的时钟域的片选信号发送给所述目标从模块,以便所述目标从模块响应访问操作;将所述目标从模块完成访问操作后发出的握手信号同步到APB总线的时钟域。本发明实施例提供的技术方案,高效的完成对APB桥下挂的从模块的访问,有效的降低了芯片功耗。
Description
技术领域
本发明涉及电子技术领域,尤其涉及一种APB总线系统中访问从模块的方法及装置。
背景技术
随着片上集成系统的发展,其复杂度和功能需求日益增加,片上集成系统需要处理多个功能模块,如处理器及其他硬件模块等。处理器通过配置其他硬件模块内部各种业务寄存器控制这些硬件模块的运行。常见的片上集成系统是APB总线系统,各种不同业务所对应的从模块和处理器时钟与APB总线的时钟可能不同,如外设接口传输可能工作在较低频率,而算数逻辑运算单元(ALU)需要工作在高频时钟。因此处理器对不同从模块内部进行访问配置时需要对跨时钟行为进行处理。如何实现从模块的访问,是需要解决的问题。
发明内容
本发明的目的是提供一种APB总线系统中访问从模块的方法及装置,以解决如何实现从模块的访问。
本发明的目的是通过以下技术方案实现的:
本发明实施例提供了一种APB总线系统中访问从模块的方法,包括:
根据访问请求的地址信号,确定所述访问请求的目标从模块;
将所述访问请求的片选信号仅同步到所述目标从模块的时钟域;
将同步到所述目标从模块的时钟域的片选信号发送给所述目标从模块,以便所述目标从模块响应访问操作;
将所述目标从模块完成访问操作后发出的握手信号同步到APB总线的时钟域。
基于与方法同样的发明构思,本发明实施例提供一种APB总线系统中访问从模块的装置,包括:
目标从模块确定模块,用于根据访问请求的地址信号,确定所述访问请求的目标从模块;
同步处理模块,用于将所述访问请求的片选信号仅同步到所述目标从模块的时钟域;将所述目标从模块完成访问操作后发出的握手信号同步到APB总线的时钟域;
传输模块,用于将同步到所述目标从模块的时钟域的片选信号发送给所述目标从模块,以便所述目标从模块响应访问操作。
本发明实施例提供的APB总线系统中访问从模块的方法及装置,实现了对APB总线系统中的从模块的访问。进一步的,首先确定访问的目标从模块,也就是先进行地址译码;然后,将访问请求的片选信号仅同步到目标从模块的时钟域,并发送给目标从模块。由于在进行片选信号的时钟同步之前,首先确定访问请求的目标从模块,进而仅将片选信号同步到目标从模块的时钟域并发送给目标从模块,对于其他从模块,则不发送片选信号。那么,只有目标从模块会响应该片选信号完成访问操作,避免了其他从模块的无效翻转,有效的降低了芯片功耗。
附图说明
图1为本发明一个实施例提供的APB总线系统中访问从模块的方法流程图;
图2为本发明另一个实施例提供的APB总线系统中访问从模块的流程图;
图3为本发明另一种实施例提供的信号同步处理的电路原理示意图;
图4为本发明另一个实施例提供的APB总线系统中访问从模块的方法流程图;
图5为本发明一个实施例提供的APB总线系统中访问从模块的装置示意图。
具体实施方式
本发明实施例中,APB桥作为APB总线结构上的唯一控制模块,APB总线下挂的其他功能模块均作为从模块。
本发明实施例中,凡是通过符合APB总线协议的接口与APB总线连接的从模块,均可以作为被访问的对象。
当有针对APB总线下的某个从模块的访问请求时,针对该访问请求会有如下控制信号:片选信号、使能信号和握手信号。
本发明实施例中会涉及到如下几种片选信号,现进行解释如下:
访问请求的片选信号,是指经过同步后发送给目标从模块的片选信号。
APB桥产生的片选信号,是指APB桥接收到访问请求后,产生的片选信号。
本发明实施例中,既可以将APB桥产生的片选信号作为访问请求的片选信号,将其同步到目标从模块的时钟域,也可以将APB桥产生的片选信号与访问请求的使能信号进行逻辑与之后,作为访问请求的片选信号,将其同步到目标从模块的时钟域。
本发明实施例中,APB桥产生的片选信号是APB总线时钟域的信号,可以写作sys_apb_psel。
本发明实施例中,访问请求的片选信号同步到目标从模块的时钟域后,是目标从模块的时钟域的信号,可以写作psel_sclk。
下面结合附图和实施例对本发明提供的一种通过APB总线访问从模块的方法和装置进行更详细的说明。
本发明实施例提供了一种通过APB总线访问从模块的方法,如图1所示,包括如下操作:
步骤100、根据访问请求的地址信号,确定该访问请求的目标从模块。
本发明实施例中,假设APB总线下挂M个从模块,每个从模块对应一个地址范围,如果地址信号指示的地址在从模块[m]的地址范围内,则该从模块[m]是访问请求的目标从模块。
其中,M为不小于2的整数,m从0开始计数,且m∈(M-1)。
本发明实施例中,访问请求可以是读请求,也可以是写请求。
步骤110、将上述访问请求的片选信号同步到上述目标从模块的时钟域。
步骤120、将同步到上述目标从模块的时钟域的片选信号发送给该目标从模块,以便该目标从模块响应访问操作。
步骤130、将上述目标从模块完成访问操作后发出的握手信号同步到APB总线的时钟域。
本发明实施例中,待上述从模块[m]完成寄存器读写后通过握手信号告知APB桥本次读写访问完成。
本发明实施例提供的APB总线系统中访问从模块的方法,实现了对APB总线系统中的从模块的访问。
进一步的,首先确定访问的目标从模块,也就是先进行地址译码;然后,将访问请求的片选信号仅同步到目标从模块的时钟域,并发送给目标从模块。由于在进行片选信号的时钟同步之前,首先确定访问请求的目标从模块,进而仅将片选信号同步到目标从模块的时钟域并发送给目标从模块,对于其他从模块,则不发送片选信号。那么,只有目标从模块会响应该片选信号完成访问操作,避免了其他从模块的无效翻转,有效的降低了芯片功耗。
本发明实施例中,上述步骤100可以通过地址译码单元实现。优选的,通过设置于APB桥上的地址译码单元,根据访问请求的地址信号,确定访问请求的目标从模块。其中地址译码单元与从模块可以是一一对应的关系,也可以是一个地址译码单元对应多个从模块,本发明实施例不做限定,具体根据实际需要而定。也可以通过设置于各个从模块内部的地址译码单元,根据访问请求的地址信号,确定访问请求的目标从模块。
本发明实施例中,将地址译码单元设置于APB桥上,有利于实现集成复用,且提高了设计可靠性及设计效率。这是因为,如果将地址译码单元设置于从模块内部,通常,各个从模块分别由不同的设计人员完成设计,则功能相同的各个从模块内部的地址译码单元也需要由不同的设计人员完成设计。而如果将地址译码单元设置于APB桥上,则多个从模块对应的地址译码单元可以全部由该APB桥的设计人员实现。
以APB总线下挂M个从模块,每个从模块分别对应一个地址译码单元为例。上述步骤100的具体实现方式可以是:当sys_apb_psel有效时,各个从模块0~(M-1)的地址译码单元进行译码,判断地址信号(sys_apb_paddr)所指示的地址是否在对应的从模块的地址范围内,如果是,则当前操作(即当前访问请求)是针对对应的从模块的,否则,当前操作不是针对对应的从模块的。
本发明实施例中,上述步骤110可以通过同步处理单元实现。优选的,通过设置于APB桥上的同步处理单元,将上述访问请求的片选信号同步到上述目标从模块的时钟域。其中同步处理单元与从模块是一一对应的关系。也可以通过设置于各个从模块内部的同步处理单元,将上述访问请求的片选信号同步到上述目标从模块的时钟域。具体的,上述步骤110的一种实现方式可以是将APB桥产生的片选信号作为访问请求的片选信号仅同步到目标从模块的时钟域,进一步的,将访问请求的片选信号仅同步到目标从模块的时钟域后,还可以将访问请求的使能信号、地址信号和读写控制信号发送给目标从模块,如果是写请求,还将写数据发送给目标从模块。上述步骤110的另一种实现方式可以是将APB桥产生的片选信号和访问请求的使能信号进行逻辑与之后,作为访问请求的片选信号仅同步到上述目标从模块的时钟域,进一步的,将访问请求的片选信号仅同步到目标从模块的时钟域后,还可以将访问请求的地址信号和读写控制信号发送给目标从模块,如果是写请求,还将写数据发送给目标从模块。
本发明实施例中,如果将APB桥产生的片选信号作为访问请求的片选信号同步到目标从模块的时钟域,则对于目标从模块而言,其接收到的APB总线的控制信号仍然包括片选信号、使能信号、读写控制信号,符合APB总线的协议规定,从而能提高系统运行的稳定性。
本发明实施例中,将同步处理单元设置于APB桥上,有利于实现集成复用,且提高了设计可靠性及设计效率。这是因为,如果将同步处理单元设置于从模块内部,通常,各个从模块分别由不同的设计人员完成设计,则功能相同的各个从模块内部的同步处理单元也需要由不同的设计人员完成设计。而如果将同步处理单元设置于APB桥上,则多个从模块对应的同步处理单元可以全部由该APB桥的设计人员实现。
仍以APB总线下挂M个从模块,每个从模块分别对应一个地址译码单元为例,进一步的,每个从模块对应的一个同步处理单元。如图2所示,地址译码单元和同步处理单元均设置在APB桥上。信号同步的一种具体实现方式可以是:在至目标从模块的信号流走向上,仅对sys_apb_psel进行2级寄存器打拍(2-DFF)同步处理,节省逻辑资源,在至APB桥的信号流走向上,将握手信号进行2-DFF同步处理,同步处理方案如图3所示。
应当指出的是,本发明实施例中,至少进行2-DFF同步处理,如果大于2拍的同步,也适用于本发明。
本发明实施例中,其他没有被选中的从模块,不用进行同步处理,包括从模块同步处理单元在内的下级模块都保持当前状态不变,避免寄存器的无效翻转,提高电路可靠性,有效降低功耗。
基于上述场景,信号同步的另一种具体实现方式可以是:在至目标从模块的信号流走向上,sys_apb_psel和访问请求的使能信号(sys_apb_penable)做逻辑与后再做同步处理,在至APB桥的信号流走向上,将握手信号进行同步处理。
下面结合具体应用场景,对本发明实施例提供的技术方案进行详细说明:
为了APB总线系统正常工作,芯片生产前的设计工作也尤为重要。本发明实施例提供的技术方案中,如果将地址译码单元和同步处理单元设置于APB桥上,不仅能够实现从模块异步处理隔离,增加设计可靠性,提高设计效率。在芯片设计阶段,可以进行参数化设计。根据当前芯片设计选择APB桥下挂从模块数量,同时给每个从模块分配寄存器访问地址空间。通过修改下挂APB桥从模块数量参数,可以快捷实现下挂从模块的地址译码单元以及同步处理单元的增加或删除,避免相同工作的重复,有效提高工作效率。同时还可以在从模块时钟域和APB时钟域相同的情况下,不使用从模块的同步处理单元,节省设计逻辑资源,提高APB总线访问效率。
按照上述设计得到符合设计要求的芯片后,假设芯片中的处理器需访问从模块[m],那么,当APB总线上的sys_apb_psel有效时,即sys_apb_psel=1时,各个从模块0~M的地址译码单元进行译码,判断sys_apb_paddr所指示的地址是否在对应的从模块的地址范围内,如果是,则当前操作(即当前访问请求)是针对对应的从模块的,否则,当前操作不是针对对应的从模块的。
相应的,每个从模块及其对应的地址译码单元、同步处理单元的工作流程如图4所示,具体包括如下操作:
步骤400、地址译码单元判断sys_apb_psel是否有效,如果sys_apb_psel=1时,即有效,执行步骤410,如果sys_apb_psel≠1,则继续这一步骤的判断。
步骤410、地址译码单元判断当前操作是否针对对应的从模块,如果是,地址译码单元将sys_apb_psel发送给同步处理单元并执行420,如果不是,对应的同步处理单元不工作,从模块保持所有寄存器,组合逻辑不变,无翻转。其中,每个从模块的地址译码单元均进行这一步的判断,但所有从模块中最多只有一个从模块被选中。
步骤420、同步处理单元进行2-DFF同步处理,得到psel_sclk。
步骤430、从模块在其时钟域内判断psel_sclk是否有效,如果psel_sclk=1时,则有效,执行步骤440,如果psel_sclk≠1时,从模块保持空闲(IDLE)状态。
步骤440、从模块的建立(SETUP)状态仅维持一个从时钟周期,然后跳转到使能(ENABLE)状态。
步骤450、从模块进入使能(ENABLE)状态,将使能信号发送给对应的同步处理单元,执行步骤460。
步骤460、同步处理单元判断从模块时钟域的握手信号(pready_sclk)是否有效,如果pready_sclk≠1时,返回到ENABLE状态,如果pready_sclk=1时,即有效,执行步骤470,并且待pready_sclk翻转后,跳转到IDLE状态。
步骤470、同步处理单元对pready_sclk进行2-DFF同步处理,同步到APB总线的时钟域,得到APB总线时钟域的握手信号(sys_apb_pready)。
步骤480、APB桥判断APB总线时钟域的握手信号是否有效,如果sys_apb_pready=1时,即有效,执行步骤490,如果sys_apb_pready≠1时,返回本步骤继续判断。
步骤490、APB总线结束本次操作。
基于与方法同样的发明构思,本发明实施例还提供一种通过APB总线系统中访问从模块的装置,如图5所示,包括:
目标从模块确定模块501,用于根据访问请求的地址信号,确定上述访问请求的目标从模块;
同步处理模块502,用于将上述访问请求的片选信号仅同步到上述目标从模块的时钟域;将上述目标从模块完成访问操作后发出的握手信号同步到APB总线的时钟域;
传输模块503,用于将同步到所述目标从模块的时钟域的片选信号发送给上述目标从模块,以便上述目标从模块响应访问操作。
本发明实施例提供的APB总线系统中访问从模块的装置,实现了对APB总线系统中的从模块的访问。进一步的,首先确定访问的目标从模块,也就是先进行地址译码;然后,将访问请求的片选信号仅同步到目标从模块的时钟域,并发送给目标从模块。由于在进行片选信号的时钟同步之前,首先确定访问请求的目标从模块,进而仅将片选信号同步到目标从模块的时钟域并发送给目标从模块,对于其他从模块,则不发送片选信号。那么,只有目标从模块会响应该片选信号完成访问操作,避免了其他从模块的无效翻转,有效的降低了芯片功耗。
可选的,基于上述任意实施例,为了根据访问请求的地址信号,确定上述访问请求的目标从模块,所述目标从模块确定模块用于:
通过设置于APB桥上的地址译码单元,根据访问请求的地址信号,确定上述访问请求的目标从模块。
可选的,基于上述任意实施例,为了上述访问请求的片选信号仅同步到所述目标从模块的时钟域,上述同步处理模块用于:
通过设置于APB桥中的上述目标从模块对应的同步处理单元,仅将上述访问请求的片选信号同步到上述目标从模块的时钟域。
可选的,基于上述任意实施例,为了将上述访问请求的片选信号仅同步到上述目标从模块的时钟域,所上述同步处理模块用于:
将APB桥产生的片选信号和上述访问请求的使能信号进行逻辑与之后,作为上述访问请求的片选信号仅同步到上述目标从模块的时钟域。
可选的,基于上述任意实施例,上述传输模块还用于:
将上述访问请求的地址信号、读写控制信号和写数据发送给上述目标从模块。
可选的,为了将上述访问请求的片选信号仅同步到上述目标从模块的时钟域,上述同步处理模块用于:
将APB桥产生的片选信号作为上述访问请求的片选信号仅同步到上述目标从模块的时钟域。
可选的,基于上述任意实施例,传输模块还用于:
将上述访问请求的使能信号、地址信号、读写控制信号和写数据发送给上述目标从模块。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种APB总线系统中访问从模块的方法,其特征在于,包括:
根据访问请求的地址信号,确定所述访问请求的目标从模块;
将所述访问请求的片选信号仅同步到所述目标从模块的时钟域;
将同步到所述目标从模块的时钟域的片选信号发送给所述目标从模块,以便所述目标从模块响应访问操作;
将所述目标从模块完成访问操作后发出的握手信号同步到APB总线的时钟域。
2.根据权利要求1所述的方法,其特征在于,所述根据访问请求的地址信号,确定所述访问请求的目标从模块,包括:
通过设置于APB桥上的地址译码单元,根据访问请求的地址信号,确定所述访问请求的目标从模块。
3.根据权利要求1或2所述的方法,其特征在于,将所述访问请求的片选信号仅同步到所述目标从模块的时钟域,包括:
通过设置于APB桥中的所述目标从模块对应的同步处理单元,仅将所述访问请求的片选信号同步到所述目标从模块的时钟域。
4.根据权利要求1或2所述的方法,其特征在于,将所述访问请求的片选信号仅同步到所述目标从模块的时钟域,包括:将APB桥产生的片选信号和访问请求的使能信号进行逻辑与之后,作为访问请求的片选信号仅同步到所述目标从模块的时钟域;
将所述访问请求的片选信号仅同步到所述目标从模块的时钟域后,该方法还包括:将所述访问请求的地址信号、读写控制信号和写数据发送给所述目标从模块。
5.根据权利要求1或2所述的方法,其特征在于,将所述访问请求的片选信号仅同步到所述目标从模块的时钟域,包括:将APB桥产生的片选信号作为访问请求的片选信号仅同步到目标从模块的时钟域;
将所述访问请求的片选信号仅同步到所述目标从模块的时钟域后,该方法还包括:
将访问请求的使能信号、地址信号、读写控制信号和写数据发送给所述目标从模块。
6.一种APB总线系统中访问从模块的装置,其特征在于,包括:
目标从模块确定模块,用于根据访问请求的地址信号,确定所述访问请求的目标从模块;
同步处理模块,用于将所述访问请求的片选信号仅同步到所述目标从模块的时钟域;将所述目标从模块完成访问操作后发出的握手信号同步到APB总线的时钟域;
传输模块,用于将同步到所述目标从模块的时钟域的片选信号发送给所述目标从模块,以便所述目标从模块响应访问操作。
7.根据权利要求6所述的装置,其特征在于,为了根据访问请求的地址信号,确定所述访问请求的目标从模块,所述目标从模块确定模块用于:
通过设置于APB桥上的地址译码单元,根据访问请求的地址信号,确定所述访问请求的目标从模块。
8.根据权利要求6或7所述的装置,其特征在于,为了所述访问请求的片选信号仅同步到所述目标从模块的时钟域,所述同步处理模块用于:
通过设置于APB桥中的所述目标从模块对应的同步处理单元,仅将所述访问请求的片选信号同步到所述目标从模块的时钟域。
9.根据权利要求6或7所述的装置,其特征在于,为了将所述访问请求的片选信号仅同步到所述目标从模块的时钟域,所述同步处理模块用于:将APB桥产生的片选信号和所述访问请求的使能信号进行逻辑与之后,作为所述访问请求的片选信号仅同步到所述目标从模块的时钟域;
所述传输模块还用于:将所述访问请求的地址信号、读写控制信号和写数据发送给所述目标从模块。
10.根据权利要求6或7所述的装置,其特征在于,为了将所述访问请求的片选信号仅同步到所述目标从模块的时钟域,所述同步处理模块用于:将APB桥产生的片选信号作为所述访问请求的片选信号仅同步到所述目标从模块的时钟域;
所述传输模块还用于:将所述访问请求的使能信号、地址信号、读写控制信号和写数据发送给所述目标从模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510472360.6A CN105068957A (zh) | 2015-08-04 | 2015-08-04 | 一种apb总线系统中访问从模块的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510472360.6A CN105068957A (zh) | 2015-08-04 | 2015-08-04 | 一种apb总线系统中访问从模块的方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105068957A true CN105068957A (zh) | 2015-11-18 |
Family
ID=54498333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510472360.6A Pending CN105068957A (zh) | 2015-08-04 | 2015-08-04 | 一种apb总线系统中访问从模块的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105068957A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108667628A (zh) * | 2017-03-31 | 2018-10-16 | 深圳市中兴微电子技术有限公司 | 一种接口转换装置和接口转换方法 |
CN112347008A (zh) * | 2020-11-02 | 2021-02-09 | 珠海零边界集成电路有限公司 | 数据访问方法及数据访问桥 |
CN117435534A (zh) * | 2023-11-01 | 2024-01-23 | 上海合芯数字科技有限公司 | 基于外围总线的数据传输电路、方法及处理器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020162043A1 (en) * | 2000-10-31 | 2002-10-31 | Adrian Messmer | Extension for the advanced microcontroller bus architecture (AMBA) |
CN101377691A (zh) * | 2008-09-05 | 2009-03-04 | 北京中星微电子有限公司 | 一种apb总线跨时钟域访问的电路及方法 |
CN101504559A (zh) * | 2009-03-23 | 2009-08-12 | 北京中星微电子有限公司 | 一种apb总线及其实现方法 |
CN101876960A (zh) * | 2009-12-21 | 2010-11-03 | 北京中星微电子有限公司 | 一种apb总线系统及一种芯片 |
CN101901202A (zh) * | 2010-07-29 | 2010-12-01 | 东莞市泰斗微电子科技有限公司 | 一种ahb总线设备跨时钟域访问apb总线设备的电路及方法 |
-
2015
- 2015-08-04 CN CN201510472360.6A patent/CN105068957A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020162043A1 (en) * | 2000-10-31 | 2002-10-31 | Adrian Messmer | Extension for the advanced microcontroller bus architecture (AMBA) |
CN101377691A (zh) * | 2008-09-05 | 2009-03-04 | 北京中星微电子有限公司 | 一种apb总线跨时钟域访问的电路及方法 |
CN101504559A (zh) * | 2009-03-23 | 2009-08-12 | 北京中星微电子有限公司 | 一种apb总线及其实现方法 |
CN101876960A (zh) * | 2009-12-21 | 2010-11-03 | 北京中星微电子有限公司 | 一种apb总线系统及一种芯片 |
CN101901202A (zh) * | 2010-07-29 | 2010-12-01 | 东莞市泰斗微电子科技有限公司 | 一种ahb总线设备跨时钟域访问apb总线设备的电路及方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108667628A (zh) * | 2017-03-31 | 2018-10-16 | 深圳市中兴微电子技术有限公司 | 一种接口转换装置和接口转换方法 |
CN108667628B (zh) * | 2017-03-31 | 2020-11-17 | 深圳市中兴微电子技术有限公司 | 一种接口转换装置和接口转换方法 |
CN112347008A (zh) * | 2020-11-02 | 2021-02-09 | 珠海零边界集成电路有限公司 | 数据访问方法及数据访问桥 |
CN117435534A (zh) * | 2023-11-01 | 2024-01-23 | 上海合芯数字科技有限公司 | 基于外围总线的数据传输电路、方法及处理器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103477334B (zh) | 用于总线互连的总线时钟频率缩放及其相关装置、系统和方法 | |
CN106681949B (zh) | 基于一致性加速接口的直接内存操作实现方法 | |
CN104570846A (zh) | Fpga重配置控制器及其控制方法 | |
US20150355692A1 (en) | Power management across heterogeneous processing units | |
CN102426544A (zh) | 任务分配方法和系统 | |
CN103294641A (zh) | 用于系统管理的有限状态机 | |
CN106547592A (zh) | 一种实现新型云服务器电源软件在线更新的设计方法 | |
CN105573463A (zh) | 一种功耗管理方法及装置 | |
CN103853516A (zh) | 一种电子设备及切换方法 | |
CN105068957A (zh) | 一种apb总线系统中访问从模块的方法及装置 | |
CN105247498A (zh) | 通用的基于主机的控制器延迟方法和装置 | |
CN106055274A (zh) | 一种数据存储方法、数据读取方法及电子设备 | |
CN109902056A (zh) | 一种串行传输的方法、装置、设备及计算机可读存储介质 | |
US9946823B2 (en) | Dynamic control of design clock generation in emulation | |
US9378027B2 (en) | Field-programmable module for interface bridging and input/output expansion | |
CN110399328A (zh) | 一种板载图形处理器控制方法与装置 | |
CN105634635A (zh) | 一种共享rtc的方法、装置和系统 | |
CN110908644B (zh) | 状态节点的配置方法、装置、计算机设备和存储介质 | |
JP2008059192A (ja) | ハード・ソフト協調検証用シミュレータ | |
CN102446155A (zh) | 同步装置及方法 | |
CN107368423A (zh) | 接口自动化配置系统及在其中进行的自动化脚本处理方法 | |
US20220147097A1 (en) | Synchronization signal generating circuit, chip and synchronization method and device, based on multi-core architecture | |
CN105095149A (zh) | 一种片上系统参数的批处理方法和装置 | |
CN101609361A (zh) | 动态功率管理处理器的降噪装置和方法 | |
US20170212861A1 (en) | Clock tree implementation method, system-on-chip and computer storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151118 |
|
RJ01 | Rejection of invention patent application after publication |