CN105095149A - 一种片上系统参数的批处理方法和装置 - Google Patents
一种片上系统参数的批处理方法和装置 Download PDFInfo
- Publication number
- CN105095149A CN105095149A CN201510487204.7A CN201510487204A CN105095149A CN 105095149 A CN105095149 A CN 105095149A CN 201510487204 A CN201510487204 A CN 201510487204A CN 105095149 A CN105095149 A CN 105095149A
- Authority
- CN
- China
- Prior art keywords
- parameter information
- module
- parameter
- passage
- preset memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 55
- 230000008569 process Effects 0.000 abstract description 33
- 238000004590 computer program Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 1
- 241000931705 Cicada Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
本发明实施例提供了一种片上系统参数的批处理方法和装置,其中的方法包括:接收来自处理器CPU的模式选择命令;在所述模式选择命令为离线模式时,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,所述待配置参数信息包括一个或多个待配置参数;依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置;在所述待配置模块的待配置参数信息配置完成后,向CPU发送中断信号。本发明实施例实现了参数信息的批量配置过程,在实时操作系统中可以大大提高数据处理的效率。
Description
技术领域
本发明涉及芯片技术领域,特别是涉及一种片上系统参数的批处理方法和装置。
背景技术
随着芯片技术的不断发展,SOC(SystemonChip,片上系统)已经成为芯片设计业界的焦点,SOC芯片的应用范围也越来越广泛。
在实际应用中,SOC芯片中可以包含各个独立的处理模块,在SOC芯片的数据处理过程中,需要对其中的处理模块进行参数配置。通常采用流水处理的方式对SOC中的单个处理模块进行参数配置,具体步骤如下:
步骤1、CPU从命令池中读取待配置模块的多条配置参数;
步骤2、CPU发送一条配置参数给待配置模块;
步骤3、待配置模块接收到该配置参数后,依据该配置参数对待配置模块进行配置,以及向CPU发送中断;
步骤4、CPU再发送下一条配置参数,如此循环执行步骤2至步骤4,直到配置完所有的配置参数。
可以看出,在上述参数配置过程中,CPU始终被配置过程占据,浪费了CPU资源,从而造成CPU处理效率较低。
发明内容
鉴于上述问题,提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种片上系统参数的批处理方法和装置。
为了解决上述问题,本发明实施例公开了一种片上系统参数的批处理方法,包括:
接收来自处理器CPU的模式选择命令;
在所述模式选择命令为离线模式时,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,所述待配置参数信息包括一个或多个待配置参数;
依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置;
在所述待配置模块的待配置参数信息配置完成后,向CPU发送中断信号。
优选地,所述获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中的步骤,包括:
轮询各通道的状态,在所述通道的状态为使能时,获取该通道的待配置参数信息,并将该通道的待配置参数信息存入预置存储器中。
优选地,所述轮询各通道的状态,在所述通道的状态为使能时,获取该通道的待配置参数信息,并将该通道的待配置参数信息存入预置存储器中的步骤,包括:
轮询通道状态寄存器中的比特位,根据所述比特位确定使能通道;
根据使能通道的初始参数地址和通道偏移量,确定该通道参数的起始地址;
依据该通道参数的起始地址,从内存中读取该通道的所有待配置参数并存入预置存储器中。
优选地,所述轮询通道状态寄存器中的比特位,根据所述比特位确定使能通道的步骤包括:
从低到高轮询通道状态寄存器中的比特位,若所述比特位为1,则确定该比特位对应的通道为使能通道。
优选地,所述方法还包括:
在所述待配置模块的待配置参数信息配置完成后,获取所述待配置模块的下一个通道的待配置参数信息,并将所述下一个通道的待配置参数信息存入预置存储器中。
优选地,所述依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置的步骤,包括:
从所述预置存储器中读取当前通道的待配置参数信息;
依据所述当前通道的待配置参数信息对所述待配置模块进行配置;
在当前通道的待配置参数信息配置完成后,从所述预置存储器中读取下一个通道的待配置参数信息,循环执行上述步骤,直到完成所述预置存储器中的各通道待配置参数信息的配置操作。
优选地,所述接收来自处理器CPU的模式选择命令的步骤,包括:
接收来自CPU的模式选择命令,若所述模式选择命令为1,则所述模式选择命令为离线模式;若所述模式选择命令为0,则所述模式选择命令为在线模式。
优选地,所述在所述待配置模块的待配置参数信息配置完成后,向CPU发送中断信号的步骤,包括:
在所述待配置模块的待配置参数信息配置完成后,接收所述待配置参数信息对应的配置完成中断信号,以及向CPU发送所述中断信号。
优选地,所述方法还包括:
在所述模式选择命令为在线模式时,通过CPU对所述待配置模块进行批量参数信息的配置。
依据本发明的另一个方面,提供了一种片上系统参数的批处理装置,包括:
模式选择模块,用于接收来自处理器CPU的模式选择命令;
参数读取模块,用于在所述模式选择命令为离线模式时,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,所述待配置参数信息包括一个或多个待配置参数;
配置模块,用于依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置;及
中断模块,用于在所述待配置模块的待配置参数信息配置完成后,向CPU发送中断信号。
优选地,所述参数读取模块,包括:
第一参数读取子模块,用于轮询各通道的状态,在所述通道的状态为使能时,获取该通道的待配置参数信息,并将该通道的待配置参数信息存入预置存储器中。
优选地,所述第一参数读取子模块,包括:
轮询单元,用于轮询通道状态寄存器中的比特位,根据所述比特位确定使能通道;
地址确定单元,用于根据使能通道的初始参数地址和通道偏移量,确定该通道参数的起始地址;
第一参数读取单元,用于依据该通道参数的起始地址,从内存中读取该通道的所有待配置参数并存入预置存储器中。
优选地,所述轮询单元,包括:
轮询子单元,用于从低到高轮询通道状态寄存器中的比特位,若所述比特位为1,则确定该比特位对应的通道为使能通道。
优选地,所述装置还包括:
第二参数读取子模块,用于在所述待配置模块的待配置参数信息配置完成后,获取所述待配置模块的下一个通道的待配置参数信息,并将所述下一个通道的待配置参数信息存入预置存储器中。
优选地,所述配置模块,包括:
第三参数读取子模块,用于从所述预置存储器中读取待配置参数信息;
配置子模块,用于依据所述待配置参数信息对所述待配置模块进行配置;
循环执行子模块,用于在当前通道的待配置参数信息配置完成后,从所述预置存储器中读取下一个通道的待配置参数信息,循环执行上述步骤,直到完成所述预置存储器中的各通道待配置参数信息的配置操作。
优选地,所述模式选择模块,包括:
模式选择子模块,用于接收来自CPU的模式选择命令,若所述模式选择命令为1,则所述模式选择命令为离线模式,若所述模式选择命令为0,则所述模式选择命令为在线模式。
优选地,所述中断模块,包括:
中断子模块,用于在所述待配置模块的待配置参数信息配置完成后,接收所述待配置参数信息对应的配置完成中断信号,以及向CPU发送所述中断信号。
优选地,所述装置还包括:
在线配置模块,用于在所述模式选择命令为在线模式时,通过CPU对所述待配置模块进行批量参数信息的配置。
依据本发明的又一个方面,提供了一种片上系统,包括:
第一接口,用于向批量参数配置模块发送来自CPU的模式选择命令。
批量参数配置模块,用于接收来自第一接口转发的模式选择命令,以及依据所述模式选择命令执行相应的参数配置操作;
其中,所述批量参数配置模块包括:
第一配置子模块,用于接收第一接口转发的模式选择命令;
读取子模块,用于在离线模式下,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,所述待配置参数信息包括一个或多个待配置参数;
第二配置子模块,用于在离线模式下,依据预置存储器中的待配置参数信息对待配置模块进行配置;
第一中断子模块,用于接收待配置模块各待配置参数信息对应的配置完成中断信号,并向CPU反馈。
本发明实施例至少包括以下优点:
本发明实施例中,在接收到来自CPU的模式选择命令为离线模式时,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,所述待配置参数信息包括一个或多个待配置参数;依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置;在上述过程中,在接收到来自CPU的模式选择命令为离线模式之后,不再占用CPU资源,CPU即可处理其它事务,相对于现有技术中CPU被整个参数配置过程占据,可以节省CPU资源,从而提高CPU的处理效率。此外,本发明实施例可以在多个待配置参数信息配置完成之后,再向CPU发送中断信号,相对于现有技术中参数信息的流水配置过程,本发明实现了参数信息的批量配置过程,在实时操作系统中可以大大提高数据处理的效率。
附图说明
图1示出了本发明的一种片上系统参数的批处理方法实施例的步骤流程图;
图2示出了本发明的一种离线模式下片上系统的结构框图;
图3示出了本发明的另一种片上系统的结构框图;
图4示出了应用于上述系统的参数批处理方法应用示例的步骤流程图;及
图5示出了本发明的一种片上系统参数的批处理装置实施例的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1,示出了本发明的一种片上系统参数的批处理方法实施例的步骤流程图,具体可以包括:
步骤101、接收来自处理器CPU的模式选择命令;
为了解决现有技术对模块进行参数配置过程中CPU资源浪费的问题,在本发明实施例提供两种可选模式进行参数配置。具体地,所述模式选择命令可以包括在线模式和离线模式,其中,在线模式通过CPU对所述模块进行批量参数信息的配置,可以适用于CPU响应较快的场景,或者用于调试阶段。而离线模式通过本发明的批量参数配置模块实现参数配置过程,所述批量参数配置模块可用于接收来自CPU的命令,以及向待配置模块发送参数配置命令,通过离线模式配置模块的批量参数信息,可以在配置过程中释放CPU资源,使得CPU能够处理其它事务,以提高CPU的处理效率。
在本发明实施例中,优选地,所述批量参数信息具体可以为多个通道的参数信息,具体而言,在对多路输入视频数据进行处理时,通道是从视频数据输入到最后视频数据输出中间的传输方式设备总称,在通道中,视频数据是一帧一帧进行传输的。当然,上述利用通道获取批量参数信息只是作为本发明的一种应用示例,在实际应用中,批量参数信息也可以通过其它方式进行获取,本发明对于批量参数信息的获取方式不加以限制。此外,本发明的批量参数信息并不局限于上述的视频数据,可以是任何种类的批量参数信息。
在具体应用中,批量参数配置模块接收来自CPU的模式选择命令,例如,所述模式选择命令置1则表示采用离线模式,置0则表示采用在线模式,可设置默认模式为离线模式。当然,在实际应用中,本发明对于设置模式选择命令的方式不加以限制,本领域人员可以根据实际需要灵活设置。
在本发明的一种应用示例中,参照图2,示出了本发明的一种离线模式下片上系统的结构框图。所述片上系统具体可以包括CPU、内存、第一接口、批量参数配置模块、以及待配置模块。
其中,第一接口可用于向批量参数配置模块发送来自CPU的模式选择命令。
批量参数配置模块可用于接收来自第一接口转发的模式选择命令,以及依据所述模式选择命令执行相应的参数配置操作;批量参数配置模块具体可以包括:第一配置子模块,用于接收第一接口转发的模式选择命令,以及接收和反馈待配置模块的整体全局寄存器;读取子模块,用于在离线模式下,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,获取待配置模块的待配置参数信息,具体可以从内存中读取待配置参数信息;第二配置子模块,用于在离线模式下,依据预置存储器中的待配置参数信息对待配置模块进行配置;第一中断子模块,用于收集待配置模块每个待配置参数配置完成对应的中断,以及在所述待配置模块的批量参数配置完成后向CPU发送中断。例如,如果有多个通道的待配置参数,则第一中断子模块可以在每个通道的所有待配置参数配置完成后,向CPU发送中断;或者,在所有通道的待配置参数都配置完成后,统一向CPU发送中断均可。在实际应用中,本领域技术人员可以根据需要灵活设置第一中断子模块向CPU发送中断的时间。
待配置模块具体可以来源于第三方的IP核(IntellectualProperty,知识产权)、原有项目、或者新设计模块,例如,所述待配置模块可以为SOC芯片中的视频处理模块等,本发明对于待处理模块的具体来源不加以限制。所述待配置模块具体可以包括:第二接口,用于接收来自批量参数配置模块的各待配置参数信息;第二中断子模块,用于在每个待配置参数信息配置完成后,向批量参数配置模块中的第一中断子模块发送中断信号。
在实际应用中,所述第一配置子模块和第二配置子模块具体可以采用APB(AdvancedPeripheralBus,外围总线)总线协议,APB是ARM公司发明的AMBA(AdvancedMicrocontrollerBusArchitecture,片上系统总线)下对于IP的参数进行配置的简化总线协议。当然,上述第一配置子模块和第二配置子模块并不局限于采用ARM公司的总线协议,例如还可以采用wishbone总线协议等,本发明对于第一配置子模块和第二配置子模块的具体结构不加以限制。对于读取子模块,本发明优选地采用DMA(DirectMemoryAccess,直接内存访问)读取方式,采用DMA读取方式,可以从内存中批量读取待配置参数信息。对于随机存储器,可以采用SRAM(StaticRandomAccessMemory,静态随机存取存储器),SRAM是一种具有静止存取功能的内存,不需要刷新电路即能保存内部存储的数据。
步骤102、在所述模式选择命令为离线模式时,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;
在本发明实施例中,在批量参数配置模块接收到来自CPU的模式选择命令,且该模式选择命令为离线模式时,则所述批量参数配置模块开始执行待配置模块的批量参数配置操作,首先,可以获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;此时,CPU不再被参数配置操作所占据,使得CPU资源得到释放,以提高CPU的处理效率。
在本发明的一种优选实施例中,所述获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中的步骤,具体可以包括:
轮询各通道的状态,在所述通道的状态为使能时,获取该通道的待配置参数信息,并将该通道的待配置参数信息存入预置存储器中。
具体地,在批量参数配置模块接收到来自CPU的模式选择命令,且该模式选择命令为离线模式时,读取子模块启动工作,具体地,读取子模块对通道状态寄存器(ready寄存器)从低到高进行轮询。找到第一个状态为使能(ready)的通道后,根据该通道的初始参数地址和通道偏移量,确定该通道的参数起始地址,然后从内存中读取该通道的所有待配置参数信息并存入到批量参数配置模块内部的随机存储器(SRAM)中。等到第一配置子模块将该通道的所有待配置参数读取完后,读取子模块则继续寻找一下个使能通道,并将下一个通道对应待配置参数信息从内存中读取到内部SRAM中。
本发明实施例中,由于将获取的待配置模块的待配置参数信息存入预置存储器中,因此,在对模块进行参数配置时,即可从预置存储器中获取各待配置参数信息,该过程CPU不再参与,此外,本发明实施例可以在多个待配置参数信息配置完成之后,再向CPU发送中断信号,相对于现有技术中参数信息的流水配置过程,本发明实现了参数信息的批量配置过程,在实时操作系统中可以大大提高数据处理的效率。
在本发明的另一种优选实施例中,所述方法还可以包括:
预读取下一个通道的待配置参数信息,并存入随机存储器中。
具体地,为了减少读取子模块读取参数信息的延迟,加速参数配置过程,在模块配置当前通道的待配置参数信息时,批量参数配置模块可以预读取下一个通道的待配置参数信息并临时存储到SRAM中。
步骤103、依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置;
在本发明的一种优选实施例中,所述依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置的步骤,具体可以包括如下子步骤:
子步骤A1、从所述预置存储器中读取当前通道的待配置参数信息;
子步骤A2、依据所述当前通道的待配置参数信息对所述待配置模块进行配置;
子步骤A3、在当前通道的待配置参数信息配置完成后,从所述预置存储器中读取下一个通道的待配置参数信息,循环执行上述步骤,直到完成所述预置存储器中的各通道待配置参数信息的配置操作。
具体地,可以通过第一配置子模块从SRAM中读取待配置模块的当前通道的参数信息,并以APB3.0协议写到待配置模块中去。待配置模块配置完毕之后,第一配置子模块判断是否还有未完成的通道,若有,则继续从SRAM中读取下一个通道的参数信息并继续配置待配置模块。
步骤104、在所述待配置模块的待配置参数信息配置完成后,向CPU发送中断信号。
具体地,在一个或多个待配置参数信息配置完成后,批量参数配置模块可以接收到待配置参数信息对应的配置完成中断信号,以及向CPU发送所述中断信号,以通知CPU。接下来,所述批量参数配置模块可以进行下一批待配置参数或者下一个通道的待配置参数配置操作。
在本发明的又一种优选实施例中,所述方法还可以包括:
在所述模式选择命令为在线模式时,通过CPU对所述待配置模块进行批量参数信息的配置。
在本发明实施例中,可以提供两种模式进行参数信息的批量配置,即离线模式和在线模式。其中,在线模式下,CPU可以直接负责待配置模块的参数配置操作,由于该模式下的配置过程需要全程占用CPU,因此可以适用于CPU响应较快的场景,或者用于调试阶段。而离线模式下,则由批量参数配置模块负责待配置模块的参数配置工作,以提高CPU的效率。
其中,通过CPU对所述待配置模块进行批量参数信息的配置可以包括如下子步骤:
子步骤B1、CPU从内存中读取待配置模块的一批参数信息;
子步骤B2、CPU通过第一接口,发送一条参数信息给待配置模块;
子步骤B3、待配置模块中的第二接口接收到该参数信息后,告知待配置模块,待配置模块通过第二中断子模块反馈给CPU;
子步骤B4、CPU再进行配置下一条参数信息,如此循环执行步骤B2到B4,直到CPU配置所有参数信息。
本发明实施例中,在接收到来自CPU的模式选择命令为离线模式时,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,所述待配置参数信息包括一个或多个待配置参数;依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置;在上述过程中,在接收到来自CPU的模式选择命令为离线模式之后,不再占用CPU资源,CPU即可处理其它事务,相对于现有技术中CPU被整个参数配置过程占据,可以节省CPU资源,从而提高CPU的处理效率。此外,本发明实施例可以在多个待配置参数信息配置完成之后,再向CPU发送中断信号,相对于现有技术中参数信息的流水配置过程,本发明实现了参数信息的批量配置过程,在实时操作系统中可以大大提高数据处理的效率。
应用示例
参照图3,示出了本发明的一种片上系统的结构框图,其中,批量参数配置模块(MCW模块)具体可以包括:MCWAPBslave子模块、DMARead子模块、MCWAPBmaster子模块、MCWINT子模块和SRAM;其中,MCWAPBslave子模块、DMARead子模块、MCWAPBmaster子模块、MCWINT子模块和SRAM分别为上述图2中第一配置子模块、读取子模块、第二配置子模块、第一中断子模块和随机存储器的具体示例。
在本应用示例中,以多个通道接收待配置参数为例。其中,MCWAPBslave子模块可用于使能离线配置模式,即传递来自CPU的模式选择命令;还可用于配置管理离线模式下,通道参数的起始地址、每个通道参数数量的偏移量、以及通道状态寄存器等。
在具体应用中,MCWAPBslave子模块和待配置模块中的APBslave子模块在APB空间上可以使用不同的地址,以便于管理。此外,还可以便于进行调试,例如,CPU可以直接读取待处理模块的当前参数寄存器。
DMARead子模块,可用于读取读各通道的参数信息。具体地,将当前通道的所有参数信息从内存中读取到SRAM中,等到MCWAPBmaster子模块读取完该通道的所有参数信息后,DMARead子模块继续读取下一个通道的所有参数信息到SRAM中。
MCWAPBmaster子模块可用于在离线模式下从MCW内部SRAM中读取待配置模块的参数信息,并以APB3.0协议写到待配置模块中去。待配置模块配置完成之后,MCWAPBmaster子模块判断是否还有未完成配置的通道,若有,则继续从内部SRAM中读取下一个通道的参数信息并继续配置启动待配置模块。
MCWINT子模块可用于收集来自待配置模块的中断信号,并向CPU传递中断信号。当待配置模块配置完一个通道的参数信息之后,MCWINT子模块在向CPU上报中断的同时,也会自动清除设置好的通道状态寄存器位。
参照图4,示出了应用于上述系统的参数的批处理方法应用示例的步骤流程图,具体可以包括如下步骤:
步骤S1、CPU通过APB总线配置MCW模块的使能,例如,置1则采用离线参数配置模式,置0采用在线参数配置模式,并且,设置默认采用离线模式;
参照图3所示,若来自CPU的模式选择命令为在线模式,则相当于Bypass(旁路)MCW模块,即MCW模块不再工作,由CPU直接负责待配置模块的参数配置工作。若来自CPU的模式选择命令为离线模式,则相当于使能MCW模块,由MCW模块负责待配置模块的参数配置工作,以提高CPU的处理效率。本应用示例以离线模式为例进行说明。
步骤S2、CPU将所有需要使能的通道参数一次性写入外部内存如DDR(DoubleDataRate,双倍速率同步动态随机存储器)中。每个通道参数顺序固定,占用的空间也固定,以便于设计。此外,CPU还需要配置MCW模块的通道参数地址寄存器,以告知MCW模块通道参数在DDR中的起始位置;
步骤S3、CPU通过APB总线配置MCW模块的通道状态寄存器(ready寄存器),若ready寄存器中对应比特位(bit)为1,则表明该比特位对应的通道使能;
步骤S4、CPU通过APB总线配置MCW模块的update寄存器位,以启动MCW模块,即启动离线模式;
步骤S5、MCW模块从低到高轮询ready寄存器中的比特位,查到第一个为1的比特位后,根据当前使能通道的初始参数地址和通道偏移量,确定该通道参数的起始地址,从DDR中将该通道的全部参数读出来并存入到SRAM中;
步骤S6、MCW模块从SRAM中读取当前使能通道的参数,并配置待配置模块。读取完毕后,MCW模块继续轮询并读取下一个使能通道的参数存入到SRAM中;
步骤S7、在MCW模块对待配置模块配置完当前通道的参数后,待配置模块启动工作。工作完毕后,待配置模块向MCW模块发送中断信号,MCW模块接收到该中断信号后,向CPU反馈中断信号;
步骤S8、MCW模块判断下一个使能通道,如有使能通道,则循环进入上述步骤S6,如所有通道参数都已配置完毕,则返回步骤S2,等待下一批多通道参数信息的配置。
需要说明的是,对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明实施例所必须的。
参照图5,示出了本发明的一种片上系统参数的批处理装置实施例的结构框图,具体可以包括如下模块:
模式选择模块510,用于接收来自CPU的模式选择命令;
参数读取模块520,用于在所述模式选择命令为离线模式时,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,所述待配置参数信息包括一个或多个待配置参数;
配置模块530,用于依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置;及
中断模块540,用于在所述待配置模块的待配置参数信息配置完成后,向CPU发送中断信号。
在本发明的一种优选实施例中,所述参数读取模块,具体可以包括:
第一参数读取子模块,用于轮询各通道的状态,在所述通道的状态为使能时,获取该通道的待配置参数信息,并将该通道的待配置参数信息存入预置存储器中。
在本发明的另一种优选实施例中,所述第一参数读取子模块,具体可以包括:
轮询单元,用于轮询通道状态寄存器中的比特位,根据所述比特位确定使能通道;
地址确定单元,用于根据使能通道的初始参数地址和通道偏移量,确定该通道参数的起始地址;
第一参数读取单元,用于依据该通道参数的起始地址,从内存中读取该通道的所有待配置参数并存入预置存储器中。
在本发明的又一种优选实施例中,所述轮询单元,具体可以包括:
轮询子单元,用于从低到高轮询通道状态寄存器中的比特位,若所述比特位为1,则确定该比特位对应的通道为使能通道。
在本发明的再一种优选实施例中,所述装置还可以包括:
第二参数读取子模块,用于在所述待配置模块的待配置参数信息配置完成后,获取所述待配置模块的下一个通道的待配置参数信息,并将所述下一个通道的待配置参数信息存入预置存储器中。
在本发明的再一种优选实施例中,所述配置模块,具体可以包括:
第三参数读取子模块,用于从所述预置存储器中读取当前通道的待配置参数信息;
配置子模块,用于依据所述当前通道的待配置参数信息对所述待配置模块进行配置;
循环执行子模块,用于在当前通道的待配置参数信息配置完成后,从所述预置存储器中读取下一个通道的待配置参数信息,循环执行上述步骤,直到完成所述预置存储器中的各通道待配置参数信息的配置操作。
在本发明的再一种优选实施例中,所述模式选择模块,具体可以包括:
模式选择子模块,用于接收来自CPU的模式选择命令,若所述模式选择命令为1,则所述模式选择命令为离线模式,若所述模式选择命令为0,则所述模式选择命令为在线模式。
在本发明的再一种优选实施例中,所述中断模块,具体可以包括:
中断子模块,用于在所述待配置模块的待配置参数信息配置完成后,接收所述待配置参数信息对应的配置完成中断信号,以及向CPU发送所述中断信号。
在本发明的再一种优选实施例中,所述装置还可以包括:
在线配置模块,用于在所述模式选择命令为在线模式时,通过CPU对所述待配置模块进行批量参数信息的配置。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种片上系统参数的批处理方法和装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (12)
1.一种片上系统参数的批处理方法,其特征在于,包括:
接收来自处理器CPU的模式选择命令;
在所述模式选择命令为离线模式时,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,所述待配置参数信息包括一个或多个待配置参数;
依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置;
在所述待配置模块的待配置参数信息配置完成后,向CPU发送中断信号。
2.根据权利要求1所述的方法,其特征在于,所述获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中的步骤,包括:
轮询各通道的状态,在所述通道的状态为使能时,获取该通道的待配置参数信息,并将该通道的待配置参数信息存入预置存储器中。
3.根据权利要求2所述的方法,其特征在于,所述轮询各通道的状态,在所述通道的状态为使能时,获取该通道的待配置参数信息,并将该通道的待配置参数信息存入预置存储器中的步骤,包括:
轮询通道状态寄存器中的比特位,根据所述比特位确定使能通道;
根据使能通道的初始参数地址和通道偏移量,确定该通道参数的起始地址;
依据该通道参数的起始地址,从内存中读取该通道的所有待配置参数并存入预置存储器中。
4.根据权利要求2所述的方法,其特征在于,所述方法还包括:
在所述待配置模块的待配置参数信息配置完成后,获取所述待配置模块的下一个通道的待配置参数信息,并将所述下一个通道的待配置参数信息存入预置存储器中。
5.根据权利要求4所述的方法,其特征在于,所述依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置的步骤,包括:
从所述预置存储器中读取当前通道的待配置参数信息;
依据所述当前通道的待配置参数信息对所述待配置模块进行配置;
在当前通道的待配置参数信息配置完成后,从所述预置存储器中读取下一个通道的待配置参数信息,循环执行上述步骤,直到完成所述预置存储器中的各通道待配置参数信息的配置操作。
6.根据权利要求1所述的方法,其特征在于,所述方法还包括:
在所述模式选择命令为在线模式时,通过CPU对所述待配置模块进行批量参数信息的配置。
7.一种片上系统参数的批处理装置,其特征在于,包括:
模式选择模块,用于接收来自处理器CPU的模式选择命令;
参数读取模块,用于在所述模式选择命令为离线模式时,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,所述待配置参数信息包括一个或多个待配置参数;
配置模块,用于依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置;及
中断模块,用于在所述待配置模块的待配置参数信息配置完成后,向CPU发送中断信号。
8.根据权利要求7所述的装置,其特征在于,所述参数读取模块,包括:
第一参数读取子模块,用于轮询各通道的状态,在所述通道的状态为使能时,获取该通道的待配置参数信息,并将该通道的待配置参数信息存入预置存储器中。
9.根据权利要求8所述的装置,其特征在于,所述第一参数读取子模块,包括:
轮询单元,用于轮询通道状态寄存器中的比特位,根据所述比特位确定使能通道;
地址确定单元,用于根据使能通道的初始参数地址和通道偏移量,确定该通道参数的起始地址;
第一参数读取单元,用于依据该通道参数的起始地址,从内存中读取该通道的所有待配置参数并存入预置存储器中。
10.根据权利要求8所述的装置,其特征在于,所述装置还包括:
第二参数读取子模块,用于在所述待配置模块的待配置参数信息配置完成后,获取所述待配置模块的下一个通道的待配置参数信息,并将所述下一个通道的待配置参数信息存入预置存储器中。
11.根据权利要求10所述的装置,其特征在于,所述配置模块,包括:
第三参数读取子模块,用于从所述预置存储器中读取待配置参数信息;
配置子模块,用于依据所述待配置参数信息对所述待配置模块进行配置;
循环执行子模块,用于在当前通道的待配置参数信息配置完成后,从所述预置存储器中读取下一个通道的待配置参数信息,循环执行上述步骤,直到完成所述预置存储器中的各通道待配置参数信息的配置操作。
12.根据权利要求7所述的装置,其特征在于,所述装置还包括:
在线配置模块,用于在所述模式选择命令为在线模式时,通过CPU对所述待配置模块进行批量参数信息的配置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510487204.7A CN105095149B (zh) | 2015-08-10 | 2015-08-10 | 一种片上系统参数的批处理方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510487204.7A CN105095149B (zh) | 2015-08-10 | 2015-08-10 | 一种片上系统参数的批处理方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105095149A true CN105095149A (zh) | 2015-11-25 |
CN105095149B CN105095149B (zh) | 2018-10-16 |
Family
ID=54575627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510487204.7A Expired - Fee Related CN105095149B (zh) | 2015-08-10 | 2015-08-10 | 一种片上系统参数的批处理方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105095149B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018076647A1 (zh) * | 2016-10-26 | 2018-05-03 | 深圳市中兴微电子技术有限公司 | 数据处理的方法、装置和片上系统、设备、存储介质 |
CN109923520A (zh) * | 2016-12-12 | 2019-06-21 | 华为技术有限公司 | 计算机系统及内存访问技术 |
CN111813464A (zh) * | 2020-08-31 | 2020-10-23 | 新华三半导体技术有限公司 | 一种芯片配置方法、监测模块及芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060123145A1 (en) * | 2002-12-18 | 2006-06-08 | Lonnie Goff | Encapsulated hardware configuration/control |
CN103235715A (zh) * | 2013-03-27 | 2013-08-07 | 青岛中星微电子有限公司 | 一种片上系统SoC命令处理的方法、装置及芯片 |
CN104462006A (zh) * | 2015-01-05 | 2015-03-25 | 华为技术有限公司 | 系统级芯片中的多个处理器核间配置同步方法和设备 |
-
2015
- 2015-08-10 CN CN201510487204.7A patent/CN105095149B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060123145A1 (en) * | 2002-12-18 | 2006-06-08 | Lonnie Goff | Encapsulated hardware configuration/control |
CN103235715A (zh) * | 2013-03-27 | 2013-08-07 | 青岛中星微电子有限公司 | 一种片上系统SoC命令处理的方法、装置及芯片 |
CN104462006A (zh) * | 2015-01-05 | 2015-03-25 | 华为技术有限公司 | 系统级芯片中的多个处理器核间配置同步方法和设备 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018076647A1 (zh) * | 2016-10-26 | 2018-05-03 | 深圳市中兴微电子技术有限公司 | 数据处理的方法、装置和片上系统、设备、存储介质 |
CN109923520A (zh) * | 2016-12-12 | 2019-06-21 | 华为技术有限公司 | 计算机系统及内存访问技术 |
US11093245B2 (en) | 2016-12-12 | 2021-08-17 | Huawei Technologies Co., Ltd. | Computer system and memory access technology |
CN109923520B (zh) * | 2016-12-12 | 2022-05-13 | 华为技术有限公司 | 计算机系统及内存访问技术 |
CN111813464A (zh) * | 2020-08-31 | 2020-10-23 | 新华三半导体技术有限公司 | 一种芯片配置方法、监测模块及芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN105095149B (zh) | 2018-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020184375A (ja) | マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成 | |
CN100568187C (zh) | 一种用于对调试消息进行掩码的方法和装置 | |
US20170060212A1 (en) | Hardware and software enabled implementation of power profile management instructions in system on chip | |
US8825922B2 (en) | Arrangement for processing trace data information, integrated circuits and a method for processing trace data information | |
CN106681949B (zh) | 基于一致性加速接口的直接内存操作实现方法 | |
CN102866966B (zh) | 一种Linux操作系统的设备驱动控制方法和装置 | |
US10505757B2 (en) | Network interface module and a method of changing network configuration parameters within a network device | |
US20210373799A1 (en) | Method for storing data and method for reading data | |
CN101794271A (zh) | 多核内存一致性的实现方法和装置 | |
US10198374B2 (en) | Configurable on-chip interconnection system and method and apparatus for implementing same, and storage medium | |
CN110134503B (zh) | 一种集群环境下的定时任务处理方法、装置及存储介质 | |
JP6503072B2 (ja) | 半導体システムおよび計算方法 | |
KR20180083688A (ko) | 애플리케이션 프로세서 및 집적 회로 | |
CN109314103B (zh) | 用于远程现场可编程门阵列处理的方法和装置 | |
CN106489132A (zh) | 读写数据的方法、装置、存储设备和计算机系统 | |
CN105095149A (zh) | 一种片上系统参数的批处理方法和装置 | |
US10176131B1 (en) | Controlling exclusive access using supplemental transaction identifiers | |
KR20240124800A (ko) | 스토리지 엘리먼트 포인터들을 사용하여 머신 러닝 연산을 수행하기 위한 방법들 및 장치들 | |
CN109992539B (zh) | 双主机协同工作装置 | |
CN109144853B (zh) | 一种软件定义无线电SoC芯片调试系统 | |
CN113918311B (zh) | 多核系统的软中断路由方法及响应软中断的方法和芯片 | |
CN215910890U (zh) | 一种众核计算电路和堆叠芯片 | |
CN209821820U (zh) | 一种接口转换电路 | |
CN103634344A (zh) | 一种单机运行多MySQL数据库实例的方法和设备 | |
CN115933846A (zh) | 复位方法、终端设备及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181016 |