CN113918311B - 多核系统的软中断路由方法及响应软中断的方法和芯片 - Google Patents

多核系统的软中断路由方法及响应软中断的方法和芯片 Download PDF

Info

Publication number
CN113918311B
CN113918311B CN202111509733.4A CN202111509733A CN113918311B CN 113918311 B CN113918311 B CN 113918311B CN 202111509733 A CN202111509733 A CN 202111509733A CN 113918311 B CN113918311 B CN 113918311B
Authority
CN
China
Prior art keywords
interrupt
redistributor
soft
information
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111509733.4A
Other languages
English (en)
Other versions
CN113918311A (zh
Inventor
牛彬
李德建
杨立新
白志华
贺龙龙
张广
李猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
State Grid Jiangsu Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
State Grid Jiangsu Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Information and Telecommunication Co Ltd, State Grid Jiangsu Electric Power Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN202111509733.4A priority Critical patent/CN113918311B/zh
Publication of CN113918311A publication Critical patent/CN113918311A/zh
Application granted granted Critical
Publication of CN113918311B publication Critical patent/CN113918311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4818—Priority circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明实施例提供多核系统的软中断路由方法及响应软中断的方法和芯片，所述多核系统包括多个处理器，所述软中断路由方法利用再分配器和中断转换服务器，包括：所述多个处理器中的至少一个处理器生成软中断并向中断配置表中写入中断任务；所述中断转换服务器获取所述中断配置表中的所述中断任务，根据所述中断任务确定待响应的再分配器；所述待响应的再分配器触发相应的处理器进入中断。该方法优化了软中断的路由，增强了中断系统实时性及鲁棒性。

Description

多核系统的软中断路由方法及响应软中断的方法和芯片
技术领域
本发明涉及继电保护、嵌入式系统、数字电路、现场可编程门阵列等技术领域，具体地涉及多核系统的软中断路由方法及响应软中断的方法和芯片。
背景技术
目前局域外设中断和软件中断的路由分别为：(1)局域外设中断的路由：局域外设中断由中断转换服务器模块写入相应再分配器模块的寄存器，由再分配模块处理后送入处理器接口模块，在处理器接口模块处理后送至相应的处理器单元。(2)核间中断也称为软件中断，软件中断的路由：由各处理器单元发出进入相应的处理器接口模块，在该模块处理后进入再分配器进行处理，由再分配器处理后发送至分配器模块，在分配器模块处理后送至相应的再分配处理器模块，在再分配器处理后送至相应的中断至相应的处理器接口模块，在处理器接口模块处理后送至对应的处理器单元。
中断控制器中的分配器模块不但要检测数量众多的共享终端中断SPI的状态、控制它的行为，并对其进行中断使能、中断禁能控制、优先级控制和中断属性设定等控制，同时还要处理和再分配核间中断。当多中断同时触发时，不但增加处理时间，还有可能产生死机风险。
发明内容
本发明实施例的目的是提供多核系统的软中断路由方法及响应软中断的方法和芯片，所述多核系统的软中断路由方法优化了软中断的路由，增强了中断系统实时性及鲁棒性。
为了实现上述目的，本发明实施例提供一种多核系统的软中断路由方法，所述多核系统包括多个处理器，所述软中断路由方法利用再分配器和中断转换服务器，包括：所述多个处理器中的至少一个处理器生成软中断并向中断配置表中写入中断任务；所述中断转换服务器获取所述中断配置表中的所述中断任务，根据所述中断任务确定待响应的再分配器；所述待响应的再分配器触发相应的处理器进入中断。
可选的，该方法还包括：预先创建中断配置表，所述中断配置表中包含：再分配器信息和处理器信息；所述向中断配置表中写入中断任务至少更新所述再分配器信息和处理器信息；所述处理器信息包括中断基地址、中断状态信息；所述再分配器信息包括再分配器ID、再分配器中断优先级。
可选的，所述中断任务为处理器间的软中断任务。
可选的，该方法还包括利用所述再分配器执行以下中的一者或多者：控制中断的使能、设置中断的优先级、设置中断的触发类型、更新中断基地址及更新所述中断转换服务器中的信息。
可选的，所述再分配器设有缓存单元，该方法还包括通过所述缓存单元来缓存所述中断任务。
可选的，所述中断配置表设于系统存储器的信息未决表中。
相应的，本发明实施例还提供一种多核系统的响应软中断的方法，其特征在于，所述多核系统包括多个处理器，所述响应软中断的方法利用再分配器和中断转换服务器，包括：中断转换服务器获取中断配置表中的中断任务；根据所述中断任务确定待响应的再分配器；所述待响应的再分配器触发相应的处理器进入中断。可选的，该方法还包括：预先创建中断配置表，所述中断配置表中包含：再分配器信息和处理器信息；所述处理器信息包括中断基地址、中断状态信息；所述再分配器信息包括再分配器ID、再分配器中断优先级。
可选的，所述中断任务为处理器间的软中断任务。
可选的，所述再分配器用于控制中断的使能、设置中断的优先级、设置中断的触发类型、更新中断基地址及更新所述中断转换服务器中的信息中的一者或多者。
可选的，所述再分配器设有缓存单元，用于缓存中断任务。
可选的，所述中断配置表设于系统存储器的信息未决表中。
相应的，本发明实施例还提供一种芯片，该芯片的软中断应用上述中任一项所述的多核系统的软中断路由方法。
相应的，本发明实施例还提供一种计算机可读存储介质，其上存储有计算机指令，其特征在于，该计算机指令被处理器执行时实现上述任意一项所述方法的步骤。
相应的，本发明实施例还提供一种计算机程序产品，包括计算机指令，其特征在于，该计算机指令被处理器执行时实现上述任意一项所述方法的步骤。
本发明提供的多核系统软中断路由方法中，所述多核系统包括多个处理器，所述软中断路由方法利用再分配器和中断转换服务器，包括：所述多个处理器中的至少一个处理器生成软中断并向中断配置表中写入中断任务；所述中断转换服务器获取所述中断配置表中的所述中断任务，根据所述中断任务确定待响应的再分配器；所述待响应的再分配器触发相应的处理器进入中断。把软件中断定义为一种特殊的局域外设中断，绕开了繁忙的分配器，通过查表的方式直接指定相应的再分配器，从而与对应的处理器进行通讯。该方法优化了中断的路由，减少了软中断响应时间，增强了中断系统鲁棒性。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1是现有技术的中断控制器结构及各中断类型的路由示意图；
图2和图3是本发明的一种多核系统的软中断路由方法示意图；
图4为本发明实施例中应用于继电保护领域芯片的最小系统设计结构图；
图5为本发明实施例中CPU子系统结构图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图1是现有技术的中断控制器结构及各中断类型的路由示意图，如图1所示，中断控制器由分配器、再分配器、处理器接口及中断转换服务器构成，其中：1）分发器的主要作用是检测各个中断源的状态，控制各个中断源的行为，分发各个中断源产生的中断事件到指定的一个或者多个处理器接口上，包括中断使能、中断禁能控制、优先级控制和中断属性设定等功能。2）再分配模块主要负责软件中断和私有终端中断的使能/禁用，设置软件中断和私有终端中断的优先级级别，设置每个私有终端中断的触发类型，对局域终端中断的基地址控制等。3）中断转换服务模块主要是用来管理局域终端中断，它将接收到的局域终端中断中断，进行解析，然后发送到对应的在再分配器，再由再分配器将中断信息，发送给处理器接口。4）处理器接口主要用于中断控制器连接到处理器单元模块，主要功能包括：使能或者禁能CPU接口向连接的CPU提交中断事件；响应中断；中断处理完毕的通知等。
通过图1可看出目前局域外设中断和软件中断的路由分别为：
局域外设中断的路由：局域外设中断由中断转换服务器模块写入相应再分配器模块的寄存器，由再分配模块处理后送入处理器接口模块，在处理器接口模块处理后送至相应的处理器单元。
核间中断也称为软件中断，软件中断的路由：由各处理器单元发出进入相应的处理器接口模块，在该模块处理后进入再分配器进行处理，由再分配器处理后发送至分配器模块，在分配器模块处理后送至相应的再分配处理器模块，在再分配器处理后送至相应的中断至相应的处理器接口模块，在处理器接口模块处理后送至对应的处理器单元。现有技术的软中断路由为：处理器n->处理器接口->再分配器n->分配器->再分配器m->处理器接口->处理器m。
发明人通过研究发现中断控制器中的分配器模块不但要检测数量众多的共享终端中断SPI的状态、控制它的行为，还要对其进行中断使能、中断禁能控制、优先级控制和中断属性设定等控制，同时还要处理和再分配核间中断。当多中断同时触发时，不但会增加处理时间，还有可能产生挂机风险。
为了解决上述问题，本发明提出了一种多核系统的软中断路由方法，该方法需要预先创建中断配置表，所述中断配置表中包含：再分配器信息和处理器信息；所述向中断配置表中写入中断任务至少更新所述再分配器信息和处理器信息；所述处理器信息包括中断基地址、中断状态信息；所述再分配器信息包括再分配器ID、再分配器中断优先级。所述中断配置表设于系统存储器的信息未决表（pending）中，该信息未决表置于多核系统的中断控制器中。所述中断配置表类比为一个局部外设中断，中断任务不在通过中断线进行传递而是通过存储器。
具体的，包括所述中断配置表的信息包括：再分配器信息和处理器信息；所述处理器信息包括中断基地址、中断状态信息、中断响应状态。所述再分配器信息包括再分配器ID、再分配器所对应的处理器、处理器接口信息、处理器接口中断响应信息，实际应用中，多核芯片中包括不少于一个再分配器，一个再分配器连接不少于一个处理器，即所述再分配器信息为多个再分配信息，所述处理器信息为多个处理器信息。所述中断配置表中的信息由再分配器来进行更改，而该中断配置表的基地址是由软件通过设置寄存器（GICR_PENDBASER）来实现的。
图2和图3是本发明的一种多核系统的软中断路由方法示意图，如图2所示，步骤S201为所述多个处理器中的一个或多个处理器生成软中断并向中断配置表中写入中断任务。所述处理器通过处理器接口向所述中断配置表写入中断任务。所述中断配置表的内容包括多核系统中的中断控制器内部的一个寄存器，当外设往这个地址写入数据时，即为向中断控制器发送了一个中断，所以该中断触发不在通过专用中断线向中断控制器发送中断，而是写中断控制器的寄存器来发送中断。基于这种特性，处理器可以通过写相应的寄存器发送局部外设中断，从而实现消息类型的核间通信，也就是说此时的局部外设中断的中断源是系统内核处理器（cpu core）。所述中断配置表中的内容还包括中断任务中的具体信息，该具体信息存至多核系统中的中断控制器的存储器中，中断任务中的具体信息通过存储器而非寄存器传递，能够方便的实现较大信息的传递。
步骤S202为所述中断转换服务器通过查询所述中断配置表获取所述中断任务；所述中断转换服务器主要是用来管理局域终端中断，它将接收到的局域终端中断进行解析，本申请中所述中断配置表类比为一个局部外设中断，所述中断转换服务器根据查中断配置表获取所述中断任务。所述中断转换服务器通过查找中断配置表，获取即将通讯的处理器的地址信息和对应的再分配器。
步骤S203为所述中断转换服务器根据所述中断任务确定待响应的再分配器。所述中断任务为处理器间的软中断任务，为核间中断任务，包括需要触发的再分配器ID号、处理器ID号、中断传输内容等。
步骤S204为所述待响应的再分配器触发相应的处理器进入中断。所述再分配器执行以下中的一者或多者：控制中断的使能、设置中断的优先级、设置中断的触发类型、更新中断基地址及更新所述中断转换服务器中的信息，及对局域终端中断的基地址控制等。所述再分配器根据查询所述中断配置表，获取需要触发的处理器ID号及其他中断具体信息后，触发响应的处理器进入中断。
所述再分配器设有缓存单元，该方法还包括通过所述缓存单元来缓存所述中断任务。为了加速这处理中断的过程，再分配器中配置缓存来暂存局域外设中断的配置信息，以保证所有中断能有条不紊的运行。
结合图2和图3所示，本申请的软中断路由为：处理器n->处理器接口->中断转换服务器->再分配器m->处理器接口->处理器m，整个过程绕开了繁忙的分配器，直接指定相应的再分配器，再分配器本身具有成熟的处理软件中断的能力，并且通过中断配置表获取中断是一种基于消息传递的中断，中断任务中的具体信息通过存储器而非寄存器传递，能够方便的实现较大信息的传递。
本发明还提供一种多核系统的响应软中断的方法，所述多核系统包括多个处理器，所述响应软中断的方法利用再分配器和中断转换服务器，包括：中断转换服务器获取中断配置表中的中断任务；根据所述中断任务确定待响应的再分配器；所述待响应的再分配器触发相应的处理器进入中断。
按照一种优选的实施方式，所述多核系统的软中断路由装置为了满足更好的实时性，软件上采用非对称架构设计，linux操作系统和baremetal同时运行，通过嵌入式Linux操作系统支持多种通信技术和图形、图像显示；通过嵌入式实时操作系统实现实时的系统控制和信号处理。所述软中断路由装置支持多种操作系统和多种应用在不同处理器核心上并行运行，能够实现不同系统之间同步协作以及高效的通信，以充分发挥同构多核处理器的性能。本发明对中断控制器（GICv3）引入了中断配置表（局部外设中断LPI），中断信息不再通过中断线进行传递，而是通过查询存储器（memory）。中断控制器内部提供一个寄存器，当外设往这个地址写入数据时，即为向中断控制器发送了一个中断。本发明不再过专用中断线向中断控制器发送中断，而是写中断控制器的寄存器来发送中断。
图4为本发明实施例中应用于继电保护领域芯片的最小系统设计结构图，如图4所示，继保领域芯片包括CPU子系统、中断子系统、Boot 子系统、DDR数据存储子系统、CoreSight Debug子系统、高速外设子系统、低速外设子系统。
图5为本发明实施例中CPU子系统结构图，CPU子系统中包含四个Cortex-A53Core，分为两个簇；两个Cortex-A53簇分别通过异步桥连接到高速AXI FABRIC-2x4上，工作在fabric_clk时钟域FABRIC-2x4有两个Cortex-A53 Cluster作为主机（Master），还连接四个从机（Slave）口可以访问，中断控制器（GIC）通过从机（Slave）口与CPU相连。
在中断配置表进行中断之前，通过软件设置 GICR_PENDBASER 寄存器来设置中断配置表的table list的基地址。当四个核之间通过中断方式进行核间通讯时，创建一个中断配置表的中断，中断转换服务器发送该中断给再分配器，再分配器首先要查该tablelist表，也就是要访问存储器来获取中断配置表的配置，为了加速这过程，再分配器中可以配置缓存来缓存中断的配置信息。通过查找列表找到要通讯的处理器的地址信息和对应的再分配器，再分配器设置优先级级别，让对应的处理器进行中断响应，从而完成一次核间中断通讯。此工作流程没有经过分配器，降低分配器的工作压力，在长时间工作及中断频繁产生的情况下，减少了死机（hang机）发生的概率。同时由于路径的减少，握有次数减少，也避开了耗时的查询，从而缩短了相应时间，提高了实时性。
本发明提供的多核系统软中断路由方法中，所述多核系统包括多个处理器，所述软中断路由方法利用再分配器和中断转换服务器，包括：创建中断配置表，所述中断配置表的信息包括：再分配器信息和处理器信息；所述多个处理器中的一个或多个处理器生成软中断并向中断配置表中写入中断任务；所述中断转换服务器通过查询所述中断配置表获取所述中断任务；所述中断转换服务器根据所述中断任务确定待响应的再分配器；所述待响应的再分配器触发相应的处理器进入中断。把软件中断定义为一种特殊的局域外设中断，绕开了繁忙的分配器，通过查表的方式直接指定相应的再分配器，从而与对应的处理器进行通讯。该方法优化了中断的路由，增强了中断系统鲁棒性。
所述一种多核系统的响应软中断的方法，所述多核系统包括多个处理器，所述响应软中断的方法利用再分配器和中断转换服务器，包括：中断转换服务器获取中断配置表中的中断任务；根据所述中断任务确定待响应的再分配器；所述待响应的再分配器触发相应的处理器进入中断。
处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来优化了中断的路由，增强了中断系统鲁棒性。
本发明实施例提供了一种存储介质，其上存储有程序，该程序被处理器执行时实现所述多核系统的软中断路由方法。
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有如下方法步骤的程序：所述多核系统包括多个处理器，所述软中断路由方法利用再分配器和中断转换服务器，包括：创建中断配置表，所述中断配置表的信息包括：再分配器信息和处理器信息；所述多个处理器中的一个或多个处理器生成软中断并向中断配置表中写入中断任务；所述中断转换服务器通过查询所述中断配置表获取所述中断任务；所述中断转换服务器根据所述中断任务确定待响应的再分配器；所述待响应的再分配器触发相应的处理器进入中断。所述中断任务为处理器间的软中断任务。所述处理器信息包括中断基地址、中断状态信息。所述再分配器信息包括再分配器ID、再分配器中断优先级。该方法还包括利用所述再分配器执行以下中的一者或多者：控制中断的使能、设置中断的优先级、设置中断的触发类型、更新中断基地址及更新所述中断转换服务器中的信息。所述再分配器设有缓存单元，该方法还包括通过所述缓存单元来缓存所述中断任务。所述中断配置表设于系统存储器的信息未决表中。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中，计算设备包括一个或多个处理器 (CPU)、输入/输出接口、网络接口和存储器。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性存储器等形式，如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变存储器 (PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器 (DRAM)、其他类型的随机存取存储器 (RAM)、只读存储器(ROM)、电可擦除可编程只读存储器 (EEPROM)、快闪记忆体或其他存储器技术、只读光盘只读存储器 (CD-ROM)、数字多功能光盘 (DVD) 或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体 (transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (14)

1.一种多核系统的软中断路由方法，其特征在于，所述多核系统包括多个处理器及多个再分配器，所述软中断路由方法利用再分配器和中断转换服务器，包括：
预先创建中断配置表，该中断配置表设于系统存储器的信息未决表中，所述中断配置表中包含：再分配器信息和处理器信息；
所述多个处理器中的至少一个处理器生成软中断并向中断配置表中写入中断任务，所述向中断配置表中写入中断任务至少更新所述再分配器信息和处理器信息，所述处理器通过处理器接口向所述中断配置表写入中断任务；
所述中断转换服务器获取所述中断配置表中的所述中断任务，根据所述中断任务确定待响应的再分配器；
所述待响应的再分配器触发相应的处理器进入中断。
2.根据权利要求1所述的软中断路由方法，其特征在于，
所述处理器信息包括中断基地址、中断状态信息；
所述再分配器信息包括再分配器ID、再分配器中断优先级。
3.根据权利要求1所述的软中断路由方法，其特征在于，
所述中断任务为处理器间的软中断任务。
4.根据权利要求1所述的软中断路由方法，其特征在于，
该方法还包括利用所述再分配器执行以下中的一者或多者：控制中断的使能、设置中断的优先级、设置中断的触发类型、更新中断基地址及更新所述中断转换服务器中的信息。
5.根据权利要求1所述的软中断路由方法，其特征在于，
所述再分配器设有缓存单元，该方法还包括通过所述缓存单元来缓存所述中断任务。
6.根据权利要求1所述的软中断路由方法，其特征在于，
所述中断配置表设于系统存储器的信息未决表中。
7.一种多核系统的响应软中断的方法，其特征在于，所述多核系统包括多个处理器及多个再分配器，所述响应软中断的方法利用再分配器和中断转换服务器，包括：
预先创建中断配置表，该中断配置表设于系统存储器的信息未决表中，所述中断配置表中包含：再分配器信息和处理器信息；
处理器通过处理器接口向中断配置表写入中断任务，所述向中断配置表中写入中断任务至少更新所述再分配器信息和处理器信息；
中断转换服务器获取中断配置表中的中断任务；
根据所述中断任务确定待响应的再分配器；
所述待响应的再分配器触发相应的处理器进入中断。
8.根据权利要求7所述的响应软中断的方法，其特征在于，
所述处理器信息包括中断基地址、中断状态信息；
所述再分配器信息包括再分配器ID、再分配器中断优先级。
9.根据权利要求7所述的响应软中断的方法，其特征在于，
所述中断任务为处理器间的软中断任务。
10.根据权利要求7所述的响应软中断的方法，其特征在于，
所述再分配器用于控制中断的使能、设置中断的优先级、设置中断的触发类型、更新中断基地址及更新所述中断转换服务器中的信息中的一者或多者。
11.根据权利要求7所述的响应软中断的方法，其特征在于，
所述再分配器设有缓存单元，用于缓存中断任务。
12.根据权利要求7所述的响应软中断的方法，其特征在于，
所述中断配置表设于系统存储器的信息未决表中。
13.一种芯片，其特征在于，该芯片的软中断应用权利要求1-6中任一项所述的多核系统的软中断路由方法。
14.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，该计算机指令被处理器执行时实现权利要求 1-6中任意一项所述方法的步骤。
CN202111509733.4A 2021-12-10 2021-12-10 多核系统的软中断路由方法及响应软中断的方法和芯片 Active CN113918311B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111509733.4A CN113918311B (zh) 2021-12-10 2021-12-10 多核系统的软中断路由方法及响应软中断的方法和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111509733.4A CN113918311B (zh) 2021-12-10 2021-12-10 多核系统的软中断路由方法及响应软中断的方法和芯片

Publications (2)

Publication Number Publication Date
CN113918311A CN113918311A (zh) 2022-01-11
CN113918311B true CN113918311B (zh) 2022-07-01

Family

ID=79248513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111509733.4A Active CN113918311B (zh) 2021-12-10 2021-12-10 多核系统的软中断路由方法及响应软中断的方法和芯片

Country Status (1)

Country Link
CN (1) CN113918311B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116431293B (zh) * 2023-06-14 2023-09-26 麒麟软件有限公司 一种在jailhouse实现PCIE设备隔离的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140530A (zh) * 2006-09-07 2008-03-12 环隆电气股份有限公司 应用程序截获与监控系统控制中断的方法
CN101354664A (zh) * 2008-08-19 2009-01-28 中兴通讯股份有限公司 多核处理器中断负载均衡方法和装置
CN101872315A (zh) * 2009-04-24 2010-10-27 勒斯塔尔技术有限责任公司 用于多处理器的中断最优化
CN102662889A (zh) * 2012-04-24 2012-09-12 华为技术有限公司 中断处理方法、中断控制器及处理器
CN103019835A (zh) * 2011-09-26 2013-04-03 同方股份有限公司 一种多核处理器中断资源优化处理系统和方法
CN105210041A (zh) * 2013-05-21 2015-12-30 Arm有限公司 针对虚拟处理器处理并路由中断
WO2016048669A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Apparatus and method for configuring sets of interrupts

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140530A (zh) * 2006-09-07 2008-03-12 环隆电气股份有限公司 应用程序截获与监控系统控制中断的方法
CN101354664A (zh) * 2008-08-19 2009-01-28 中兴通讯股份有限公司 多核处理器中断负载均衡方法和装置
CN101872315A (zh) * 2009-04-24 2010-10-27 勒斯塔尔技术有限责任公司 用于多处理器的中断最优化
CN103019835A (zh) * 2011-09-26 2013-04-03 同方股份有限公司 一种多核处理器中断资源优化处理系统和方法
CN102662889A (zh) * 2012-04-24 2012-09-12 华为技术有限公司 中断处理方法、中断控制器及处理器
CN105210041A (zh) * 2013-05-21 2015-12-30 Arm有限公司 针对虚拟处理器处理并路由中断
WO2016048669A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Apparatus and method for configuring sets of interrupts

Also Published As

Publication number Publication date
CN113918311A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US10552337B2 (en) Memory management and device
US20160085585A1 (en) Memory System, Method for Processing Memory Access Request and Computer System
JP2019067417A (ja) 最終レベルキャッシュシステム及び対応する方法
US9229878B2 (en) Memory page offloading in multi-node computer systems
CN110609730B (zh) 一种实现虚拟处理器间中断透传的方法及设备
CA2983479A1 (en) Method for accessing extended memory, device, and system
KR20150132432A (ko) 네트워크를 통한 메모리 공유
JP6514329B2 (ja) メモリアクセス方法、スイッチ、およびマルチプロセッサシステム
JPH04246745A (ja) 情報処理装置及びその方法
CN110941395B (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
US20130152100A1 (en) Method to guarantee real time processing of soft real-time operating system
JP2018022345A (ja) 情報処理システム
CN110119304B (zh) 一种中断处理方法、装置及服务器
CN102855214B (zh) 实现数据一致性的方法和一种多核系统
WO2019028682A1 (zh) 一种多系统共享内存的管理方法及装置
JP2017227969A (ja) 制御プログラム、システム、及び方法
EP3036648B1 (en) Enhanced data transfer in multi-cpu systems
CN112506823B (zh) 一种fpga数据读写方法、装置、设备及可读存储介质
CN104104705A (zh) 分布式存储系统的接入方法和设备
CN113918311B (zh) 多核系统的软中断路由方法及响应软中断的方法和芯片
CN107632779B (zh) 数据处理方法和装置、服务器
CN115794680A (zh) 一种基于硬件克隆技术的多核操作系统及其控制方法
KR101103619B1 (ko) 멀티 포트 메모리 및 그 억세스 제어 방법
CN111666036B (zh) 一种迁移数据的方法、装置及系统
JP2000222226A (ja) アクセス制御装置及びアクセス方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant