CN108667628A - 一种接口转换装置和接口转换方法 - Google Patents

一种接口转换装置和接口转换方法 Download PDF

Info

Publication number
CN108667628A
CN108667628A CN201710210123.1A CN201710210123A CN108667628A CN 108667628 A CN108667628 A CN 108667628A CN 201710210123 A CN201710210123 A CN 201710210123A CN 108667628 A CN108667628 A CN 108667628A
Authority
CN
China
Prior art keywords
signal
slave
host
register
sent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710210123.1A
Other languages
English (en)
Other versions
CN108667628B (zh
Inventor
宁刚刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201710210123.1A priority Critical patent/CN108667628B/zh
Publication of CN108667628A publication Critical patent/CN108667628A/zh
Application granted granted Critical
Publication of CN108667628B publication Critical patent/CN108667628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/02—Constructional details
    • H04Q1/028—Subscriber network interface devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Bus Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种接口转换装置和接口转换方法，包括跨时钟域处理单元，用于对主机发送的信号进行跨时钟域处理，并发送至地址解析单元和协议转换单元；接收来自协议转换单元的从机返回的信号，进行跨时钟域处理并发送至主机；地址解析单元，用于对处理后的主机发送的信号中的访问地址进行译码，生成片选信号并发送至协议转换单元；协议转换单元，用于根据地址解析单元的片选信号使能对应的从机，并对处理后的主机发送的信号进行协议转换，发送至对应的从机；对从机返回的信号进行协议转换，发送至跨时钟域处理单元。本发明能够方便地实现一对多的转换模式，即一个主机与多种从机的协议转换，并能实现任意频率的跨时钟域处理。

Description

一种接口转换装置和接口转换方法
技术领域
本发明涉及数字集成电路(Integrated Circuit，IC)技术领域，特别涉及一种主机与多种从机之间的接口转换装置和接口转换方法。
背景技术
知识产权(Intellectual Property，IP)核，是指用于产品应用专用集成电路(ASIC)或者可编辑逻辑器件(FPGA)的逻辑块或数据块。由于IP核内部采用局部总线(LocalBus)协议作为自定义的协议，IP核需要经过接口转换装置处理后，才能与总线进行数据交互。图1为现有的接口转换装置的结构示意图，其中，与接口转换装置相连的APB(AdvancedPeripheral Bus)主机(Master)为支持APB协议的主机，从机(Slave)为支持Local Bus协议的从机，pclk为主机时钟域，bclk为从机时钟域，接口转换装置将APB协议通过跨时钟域处理(实现主机信号与从机信号在pclk时钟域和bclk时钟域的相互转换)与协议转换，转换为符合从机的Local Bus协议，从而实现主机与从机的数据交互。
由于现有接口转换装置都是针对特定的主机与从机而设计，其时钟关系相对固定，对异步时钟的处理多采用固定的处理方式，只支持特定时钟关系的主机与从机的转换，不能够做到灵活的调整；此外，现有的接口转换装置通常只支持一对一的转换模式，即只针对一种IP核内部的Local Bus协议进行转换，当设计中存在不同IP核时，现有的接口转换装置的复用比较麻烦。图2为现有的接口转换装置的复用结构示意图，如图2所示，随着IP核数量的增加，接口转换装置的数量也会增加，这就造成了资源的浪费，同时也增加了系统的复杂度；同时，接口转换装置中重复设计的部分，增加了系统的逻辑代码数量，浪费了系统的逻辑资源，尤其是当主机与从机的时钟存在较大的差异时，需要重新进行跨时钟域处理的设计，增加了设计的任务量。
发明内容
为了解决上述技术问题，本发明提供了一种接口转换装置和接口转换方法，能够实现一个主机与多种从机的协议转换以及任意频率的跨时钟域处理。
为了达到本发明目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种接口转换装置，包括跨时钟域处理单元、地址解析单元和协议转换单元，其中，
跨时钟域处理单元，用于接收主机发送的信号，对所述主机发送的信号进行跨时钟域处理，并将处理后的主机发送的信号发送至地址解析单元和协议转换单元；接收来自协议转换单元的从机返回的信号，对接收的从机返回的信号进行跨时钟域处理，并将处理后的从机返回的信号发送至所述主机；
地址解析单元，用于对所述处理后的主机发送的信号中的访问地址进行译码，生成片选信号并发送至协议转换单元；
协议转换单元，用于根据地址解析单元的片选信号使能对应的从机，并根据所述对应的从机的协议，对所述处理后的主机发送的信号进行协议转换，并将转换后的主机发送的信号发送至对应的从机；对所述从机返回的信号进行协议转换，并将转换后的从机返回的信号发送至所述跨时钟域处理单元。
进一步地，所述跨时钟域处理单元包括脉冲展宽模块和寄存器缓存模块，其中，
寄存器缓存模块，用于通过寄存器缓存并输出所述主机发送的信号以及所述从机返回的信号；
脉冲展宽模块，用于当所述主机的时钟域频率低于所述从机的时钟域频率时，对所述从机返回的信号中的脉冲信号进行脉冲展宽，当所述主机采样到脉冲展宽后的信号时，结束脉冲展宽。
进一步地，所述寄存器缓存模块包括至少两个寄存器。
进一步地，所述脉冲展宽模块包括所述主机时钟域的N个第一寄存器、一个与门和一个反相器，以及所述从机时钟域的M个第二寄存器、一个第三寄存器和两个选择器，N和M均为大于等于2的自然数，其中，
所述从机返回的脉冲信号连接第一选择器的控制端，第一选择器的端口0输入端与第二选择器的输出端口相连，第一选择器的端口1输入端与高电平信号相连；第一选择器的输出端和从机时钟域的第三寄存器的输入端相连，第三寄存器的时钟输入端与从机时钟信号相连，第三寄存器输出端口与第二选择器端口0输入端相连，第二选择器的端口1输入端与低电平信号相连；
第一选择器的输出端还和主机时钟域的第一个第一寄存器输入端相连，每个第一寄存器的输出端依次连接下一个第一寄存器的输入端，每个第一寄存器的时钟输入端分别与主机时钟信号相连，第N个第一寄存器的输出端经反相器输出与第(N-1)个第一寄存器的输出信号相与后，输出信号连接至所述主机；
第一个第一寄存器的输出端还与从机时钟域的第一个第二寄存器的输入端相连接，每一个第二寄存器的输出端和下一个第二寄存器的输入端相连接，每个第二寄存器的时钟输入端均与从机时钟信号相连，第M个第二寄存器的输出端与第二选择器的控制端相连。
进一步地，所述主机发起的访问地址中高位为从机的片选地址，低位为从机地址。
本发明实施例还提供了一种接口转换方法，包括：
当主机向从机发送信号时，对主机发送的信号进行跨时钟域处理；
对处理后的主机发送的信号中的访问地址进行译码，生成片选信号；
根据所述片选信号使能对应的从机，并根据所述对应的从机的协议，对所述处理后的主机发送的信号进行协议转换，并将转换后的主机发送的信号发送至所述对应的从机；
当从机向主机返回信号时，对从机返回的信号进行协议转换；
并对转换后的从机返回的信号进行跨时钟域处理，将处理后的从机返回的信号发送至主机。
进一步地，所述对主机发送的信号进行跨时钟域处理，具体包括：通过寄存器缓存并输出所述主机发送的信号。
进一步地，所述对转换后的从机返回的信号进行跨时钟域处理，具体包括：
通过寄存器缓存并输出所述转换后的从机返回的信号；
当所述主机的时钟域频率低于所述从机的时钟域频率时，对所述寄存器输出的从机返回的信号中的脉冲信号进行脉冲展宽，当所述主机采样到脉冲展宽后的信号时，结束脉冲展宽。
进一步地，所述主机发起的访问地址中高位为从机的片选地址，低位为从机地址。
本发明的技术方案，具有如下有益效果：
本发明提供的接口转换装置和接口转换方法，方便地实现了一对多的转换模式，即一个主机与多种Local Bus从机的协议转换：主机可以通过总线控制相同Local Bus的不同IP核之间的切换，也可以控制不同Local Bus的不同IP核之间的切换，避免了传统设计中采用多个IP核时需要复用多次的转换模式，从逻辑上来讲，减少了逻辑代码的数量，降低了系统设计的复杂度；
进一步地，本发明采用带反馈的脉冲展宽与寄存器缓存相结合的方法，避免了对主机与从机的时钟限定要求，可方便的实现信号在不同频率的跨时钟域处理，更加有利于转换装置的移植与复用。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为现有的接口转换装置的结构示意图；
图2为现有的接口转换装置的复用结构示意图；
图3为本发明实施例的接口转换装置的结构示意图；
图4为本发明实施例的跨时钟域处理单元的结构示意图；
图5为本发明实施例的脉冲展宽的时序示意图；
图6为本发明实施例的脉冲展宽模块的逻辑框图；
图7为本发明实施例的地址解析单元的地址示意图；
图8为本发明实施例的协议转换单元的结构框图；
图9为本发明实施例的接口转换装置的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
参照图3，根据本发明的一种接口转换装置，包括跨时钟域处理单元、地址解析单元和协议转换单元，其中，
跨时钟域处理单元，用于接收主机发送的信号，对所述主机发送的信号进行跨时钟域处理，并将处理后的主机发送的信号发送至地址解析单元和协议转换单元；接收来自协议转换单元的从机返回的信号，对接收的从机返回的信号进行跨时钟域处理，并将处理后的从机返回的信号发送至所述主机；
地址解析单元，用于对所述处理后的主机发送的信号中的访问地址进行译码，生成片选信号并发送至协议转换单元；
协议转换单元，用于根据地址解析单元的片选信号使能对应的从机，并根据所述对应的从机的协议，对所述处理后的主机发送的信号进行协议转换，并将转换后的主机发送的信号发送至对应的从机；对所述从机返回的信号进行协议转换，并将转换后的从机返回的信号发送至所述跨时钟域处理单元。
值得说明的是，与本发明所述接口转换装置相连的主机，除了可以采用APB协议外，也可以采用其它类型的总线协议。本发明中所述的使能对应的从机，是指为对应的从机提供时钟信号；对未被使能的从机，不提供时钟信号，从而达到降低功耗的效果。
图3中，从机0至从机N为支持不同Local Bus协议的从机，pclk为主机时钟信号，bclk为从机时钟信号，不同从机的bclk频率不同，且与主机时钟pclk关系不确定。
进一步地，如图4所示，所述跨时钟域处理单元包括寄存器缓存模块和脉冲展宽模块，其中，
寄存器缓存模块，用于通过寄存器缓存并输出所述主机发送的信号以及所述从机返回的信号；
脉冲展宽模块，用于当所述主机的时钟域频率低于所述从机的时钟域频率时，对所述从机返回的信号中的脉冲信号进行脉冲展宽，当所述主机的时钟信号采样到脉冲展宽后的信号时，结束脉冲展宽。
在图4中，主机发送的信号包括主机读写请求(pwrite)、主机访问地址(paddr)、主机写数据(pwdata)等APB信号，经过跨时钟域处理之后对应的IP核内部信号为从机读请求(rd_req)、从机写请求(wr_req)、从机访问地址(addr)、从机写数据(wdata)信号；从机返回的信号包括从机读数据(rdata)和从机返回响应(ack)信号；其中，ack经过寄存器缓存模块和脉冲展宽模块后，变成完成(pready)信号返回至主机，rdata信号经过寄存器缓存模块后，变成主机读数据(prdata)信号，返回至主机。
跨时钟域的处理主要包括以下两种情况：
当主机时钟域频率高于从机时钟域频率时，主机发送的信号均为电平信号，经过寄存器缓存输出作为从机的读写控制信号；从机返回的rdata和ack信号相对于高时钟域的主机来说，都可以看成电平信号，此时主机时钟可以检测到从机返回的ack信号，即pready信号；
当主机时钟域频率低于从机时钟域频率时，主机发送的信号均为电平信号，经过寄存器缓存输出作为从机的读写控制信号；从机返回的rdata信号可以看成电平信号，从机返回的ack信号相对于主机来说则是脉冲信号，因此需要经过脉冲展宽，成为能被主机时钟采样到的pready信号。
进一步地，所述寄存器缓存模块包括至少两个寄存器。优选地，所述寄存器缓存模块的寄存器个数为两个或三个，以消除亚稳态的影响。
图5为脉冲展宽的时序示意图，图6为脉冲展宽模块的逻辑框图，如图5和图6所示，其中ack为从机在bclk时钟域返回的脉冲信号，bclk为从机时钟信号，pclk为主机时钟信号，pready为返回到主机的APB信号，ack_tem为ack展宽后的展宽信号，ack_tem_dly为ack_tem的延时信号，bpr_dly1、bpr_dly2为从机时钟域内部的延时信号，pready_dly1、pready_dly2、pready_dly2为主机时钟域内部的延时信号。当bclk时钟域返回脉冲信号ack时，需要将其展宽为ack_tem之后才能被pclk时钟域采样。展宽的原则是当第一个pclk能够采样到展宽信号时，则展宽结束。这里我们采用反馈机制完成信号的检测。
进一步地，所述脉冲展宽模块包括所述主机时钟域的N个第一寄存器、一个与门和一个反相器，以及所述从机时钟域的M个第二寄存器、一个第三寄存器和两个选择器，N和M均为大于等于2的自然数，其中，
从机返回的脉冲信号连接第一选择器的控制端，第一选择器的端口0输入端与第二选择器的输出端口相连，第一选择器的端口1输入端与高电平信号相连；第一选择器的输出端和从机时钟域的第三寄存器的输入端相连，第三寄存器的时钟输入端与从机时钟信号相连，第三寄存器输出端口与第二选择器端口0输入端相连，第二选择器的端口1输入端与低电平信号相连；
第一选择器的输出端还和主机时钟域的第一个第一寄存器输入端相连，每个第一寄存器的输出端依次连接下一个第一寄存器的输入端，每个第一寄存器的时钟输入端分别与主机时钟信号相连，第N个第一寄存器的输出端经反相器输出与第(N-1)个第一寄存器的输出信号相与后，输出信号连接至主机；
第一个第一寄存器的输出端还与从机时钟域的第一个第二寄存器的输入端相连接，每一个第二寄存器的输出端和下一个第二寄存器的输入端相连接，每个第二寄存器的时钟输入端均与从机时钟信号相连，第M个第二寄存器的输出端与第二选择器的控制端相连。
具体地，在图6中，第一寄存器的个数为3个，第二寄存器的个数为2个；当从机返回的脉冲信号ack由低电平变为高电平时，第一选择器选择端口1的信号输出，此时ack_tem输出为高电平；ack_tem和从机时钟域的第三寄存器的输入端相连接，此时，从机时钟域的第三寄存器输出ack_tem_dly信号变为高电平，输入到第二选择器的端口0输入端。因为主机时钟频率小于从机时钟频率，此时主机时钟域的第一个第一寄存器输出的pready_dly1一直为低电平，所以从机时钟域的第二寄存器输出的bpr_dly1和bpr_dly2一直为低电平，所以第二选择器输出端选择端口0输出，输出信号与ack_tem_dly信号一致，为高电平。此时，当ack由高电平变为低电平时，选择端口0信号输出，ack_tem一直为高电平；
ack_tem信号和主机时钟域的第一寄存器输入端相连，每个第一寄存器的输出端依次连接下一个第一寄存器的输入端，每个第一寄存器的时钟输入端分别与主机时钟信号相连，第三个第一寄存器的输出端经反相器输出与第二个第一寄存器的输出信号相与后，输出pready信号。当主机时钟采样到ack_tem信号变为高电平时，第一个第一寄存器输出信号pready_dly1变为高电平，输出端与从机时钟域的第二寄存器相连接，此时第二寄存器的输出信号bpr_dly1和bpr_dly2均变为高电平，此时第二个选择器控制端信号输出为低电平，选择1号端口输出，输出为1'b0(低电平信号)，导致ack_tem变为低电平，此时展宽结束。
在跨时钟域处理中本发明采用了带反馈机制的脉冲展宽与寄存器缓存相结合的方法，可实现任意频率的跨时钟域转换。
进一步地，所述地址解析单元具体用于：
当不同的从机所使用的从机地址互相没有重叠时，直接检测主机发送的信号中的访问地址属于哪一个从机，生成对应的片选信号并发送至协议转换单元；
当不同的从机所使用的从机地址互相有重叠时，将所述主机发起的访问地址分为两部分，高位为从机的片选地址，低位为从机地址，通过解析片选地址生成对应的片选信号并发送至协议转换单元。
如图7所示，当不同的从机所使用的从机地址互相有重叠时，所述主机发起的访问地址分为两部分，高位为从机的片选地址，低位为从机地址。通过对片选地址的解析可以实现对不同从机的选择，从而实现了一对多的访问模式。
进一步地，如图8所示，协议转换单元根据地址解析单元的片选信号使能对应的从机，并完成主机信号与对应从机信号的Local Bus协议的转换，从而实现主机与所选择的从机的数据交互。
参照图9，根据本发明的一种接口转换方法，包括如下步骤：
当主机向从机发送信号时，对主机发送的信号进行跨时钟域处理；
对处理后的主机发送的信号中的访问地址进行译码，生成片选信号；
根据所述片选信号使能对应的从机，并根据所述对应的从机的协议，对所述处理后的主机发送的信号进行协议转换，并将转换后的主机发送的信号发送至所述对应的从机；
当从机向主机返回信号时，对从机返回的信号进行协议转换；
并对转换后的从机返回的信号进行跨时钟域处理，将处理后的从机返回的信号发送至主机。
值得说明的是，与本发明所述接口转换装置相连的主机，除了可以采用APB协议外，也可以采用其它类型的总线协议。本发明中所述的使能对应的从机，是指为对应的从机提供时钟信号；对未被使能的从机，不提供时钟信号，从而达到降低功耗的效果。
进一步地，所述对主机发送的信号进行跨时钟域处理，具体包括：
通过寄存器缓存并输出所述主机发送的信号。
进一步地，所述对转换后的从机返回的信号进行跨时钟域处理，具体包括：
通过寄存器缓存并输出所述转换后的从机返回的信号；
当所述主机的时钟域频率低于所述从机的时钟域频率时，对所述寄存器输出的从机返回的信号中的脉冲信号进行脉冲展宽，当所述主机采样到脉冲展宽后的信号时，结束脉冲展宽。
所述跨时钟域处理主要包括以下两种情况：
当主机时钟域频率高于从机时钟域频率时，主机发送的信号均为电平信号，经过寄存器缓存输出作为从机的读写控制信号；从机返回的rdata和ack信号相对于高时钟域的主机来说，都可以看成电平信号，此时主机时钟可以检测到从机返回的ack信号，即pready信号；
当主机时钟域频率低于从机时钟域频率时，主机发送的信号均为电平信号，经过寄存器缓存输出作为从机的读写控制信号；从机返回的rdata信号可以看成电平信号，从机返回的ack信号相对于主机来说则是脉冲信号，因此需要经过脉冲展宽，成为能被主机时钟采样到的pready信号。
图5为脉冲展宽的时序示意图，图6为脉冲展宽模块的逻辑框图，如图5和图6所示，其中ack为从机在bclk时钟域返回的脉冲信号，bclk为从机时钟，pclk为主机时钟，pready为返回到主机的APB信号，ack_tem为ack展宽的信号，其余为内部的延时信号。当bclk时钟域返回脉冲信号ack时，需要将其展宽为ack_tem之后才能被pclk时钟域采样。展宽的原则是当第一个pclk能够采样到展宽信号时，则展宽结束。这里我们采用反馈机制完成信号的检测。
在图6中，当从机返回的ack信号有效时，ack_tem被拉高，开始信号展宽。当主机时钟信号pclk检测到ack_tem时，pready_dly1拉高，最终导致ack_tem拉低，此时展宽结束。在跨时钟域处理中本发明采用了带反馈机制的脉冲展宽与寄存器缓存相结合的方法，可实现任意频率的跨时钟域转换。
进一步地，所述对主机发送的信号中的访问地址进行译码，生成片选信号，具体包括：
当不同的从机所使用的从机地址互相没有重叠时，直接检测主机发送的信号中的访问地址属于哪一个从机，生成对应的片选信号；
当不同的从机所使用的从机地址互相有重叠时，将所述主机发起的访问地址分为两部分，高位为从机的片选地址，低位为从机地址，通过解析片选地址生成对应的片选信号。
如图7所示，主机发起的访问地址分为两部分，高位为从机的片选地址，低位为从机地址。通过对片选地址的解析可以实现对不同从机的选择，从而实现了一对多的访问模式。
进一步地，根据片选信号使能对应的从机，并完成APB信号与对应从机信号的Local Bus协议的转换，从而实现主机与所选择的从机的数据交互。
值得说明的是，不同的从机信号对应的Local Bus协议有所区别，但都包含地址、数据、读写控制信号，对于从机中相同的信号，可以同时进行处理，即直接将经过跨时钟域处理的APB信号映射至从机信号。但是对从机中不同的信号，例如，有的从机可能产生有效(valid)信号，需要对其单独进行处理，实现与APB信号的交互。例如，当从机0不存在valid信号、从机1存在valid信号时，对从机0执行完读写操作之后，就会给主机返回pready信号，对从机1执行完读写操作之后，还需要检测到valid信号之后才会给主机返回pready信号。
本发明提供的接口转换装置和接口转换方法，方便地实现了一对多的转换模式，即一个主机与多种Local Bus从机的协议转换：主机可以通过总线控制相同Local Bus的不同IP核之间的切换，也可以控制不同Local Bus的不同IP核之间的切换，避免了传统设计中采用多个IP核时需要复用多次的转换模式，从逻辑上来讲，减少了逻辑代码的数量，降低了系统设计的复杂度；
进一步地，本发明采用带反馈的脉冲展宽与寄存器缓存相结合的方法，避免了对主机与从机的时钟限定要求，可方便的实现信号在不同频率的跨时钟域处理，更加有利于转换装置的移植与复用。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现，相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种接口转换装置，其特征在于，包括跨时钟域处理单元、地址解析单元和协议转换单元，其中，
跨时钟域处理单元，用于接收主机发送的信号，对所述主机发送的信号进行跨时钟域处理，并将处理后的主机发送的信号发送至地址解析单元和协议转换单元；接收来自协议转换单元的从机返回的信号，对接收的从机返回的信号进行跨时钟域处理，并将处理后的从机返回的信号并发送至所述主机；
地址解析单元，用于对所述处理后的主机发送的信号中的访问地址进行译码，生成片选信号并发送至协议转换单元；
协议转换单元，用于根据地址解析单元的片选信号使能对应的从机，并根据所述对应的从机的协议，对所述处理后的主机发送的信号进行协议转换，并将转换后的主机发送的信号发送至对应的从机；对所述从机返回的信号进行协议转换，并将转换后的从机返回的信号发送至所述跨时钟域处理单元。
2.根据权利要求1所述的接口转换装置，其特征在于，所述跨时钟域处理单元包括脉冲展宽模块和寄存器缓存模块，其中，
寄存器缓存模块，用于通过寄存器缓存并输出所述主机发送的信号以及所述从机返回的信号；
脉冲展宽模块，用于当所述主机的时钟域频率低于所述从机的时钟域频率时，对所述从机返回的信号中的脉冲信号进行脉冲展宽，当所述主机采样到脉冲展宽后的信号时，结束脉冲展宽。
3.根据权利要求2所述的接口转换装置，其特征在于，所述寄存器缓存模块包括至少两个寄存器。
4.根据权利要求2所述的接口转换装置，其特征在于，所述脉冲展宽模块包括所述主机时钟域的N个第一寄存器、一个与门和一个反相器，以及所述从机时钟域的M个第二寄存器、一个第三寄存器和两个选择器，N和M均为大于等于2的自然数，其中，
所述从机返回的脉冲信号连接第一选择器的控制端，第一选择器的端口0输入端与第二选择器的输出端口相连，第一选择器的端口1输入端与高电平信号相连；第一选择器的输出端和从机时钟域的第三寄存器的输入端相连，第三寄存器的时钟输入端与从机时钟信号相连，第三寄存器输出端口与第二选择器端口0输入端相连，第二选择器的端口1输入端与低电平信号相连；
第一选择器的输出端还和主机时钟域的第一个第一寄存器输入端相连，每个第一寄存器的输出端依次连接下一个第一寄存器的输入端，每个第一寄存器的时钟输入端分别与主机时钟信号相连，第N个第一寄存器的输出端经反相器输出与第(N-1)个第一寄存器的输出信号相与后，输出信号连接至所述主机；
第一个第一寄存器的输出端还与从机时钟域的第一个第二寄存器的输入端相连接，每一个第二寄存器的输出端和下一个第二寄存器的输入端相连接，每个第二寄存器的时钟输入端均与从机时钟信号相连，第M个第二寄存器的输出端与第二选择器的控制端相连。
5.根据权利要求1所述的接口转换装置，其特征在于，所述主机发起的访问地址中高位为从机的片选地址，低位为从机地址。
6.一种接口转换方法，其特征在于，包括：
当主机向从机发送信号时，对主机发送的信号进行跨时钟域处理；
对处理后的主机发送的信号中的访问地址进行译码，生成片选信号；
根据所述片选信号使能对应的从机，并根据所述对应的从机的协议，对所述处理后的主机发送的信号进行协议转换，并将转换后的主机发送的信号发送至所述对应的从机；
当从机向主机返回信号时，对从机返回的信号进行协议转换；
并对转换后的从机返回的信号进行跨时钟域处理，将处理后的从机返回的信号发送至主机。
7.根据权利要求6所述的接口转换方法，其特征在于，所述对主机发送的信号进行跨时钟域处理，具体包括：通过寄存器缓存并输出所述主机发送的信号。
8.根据权利要求6所述的接口转换方法，其特征在于，所述对转换后的从机返回的信号进行跨时钟域处理，具体包括：
通过寄存器缓存并输出所述转换后的从机返回的信号；
当所述主机的时钟域频率低于所述从机的时钟域频率时，对寄存器输出的从机返回的信号中的脉冲信号进行脉冲展宽，当所述主机采样到脉冲展宽后的信号时，结束脉冲展宽。
9.根据权利要求6所述的接口转换方法，其特征在于，所述主机发起的访问地址中高位为从机的片选地址，低位为从机地址。
CN201710210123.1A 2017-03-31 2017-03-31 一种接口转换装置和接口转换方法 Active CN108667628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710210123.1A CN108667628B (zh) 2017-03-31 2017-03-31 一种接口转换装置和接口转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710210123.1A CN108667628B (zh) 2017-03-31 2017-03-31 一种接口转换装置和接口转换方法

Publications (2)

Publication Number Publication Date
CN108667628A true CN108667628A (zh) 2018-10-16
CN108667628B CN108667628B (zh) 2020-11-17

Family

ID=63784387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710210123.1A Active CN108667628B (zh) 2017-03-31 2017-03-31 一种接口转换装置和接口转换方法

Country Status (1)

Country Link
CN (1) CN108667628B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110471865A (zh) * 2019-08-15 2019-11-19 绵阳市维博电子有限责任公司 一种模拟spi通信实现控制器与驱动器通信的方法
CN112003992A (zh) * 2020-08-14 2020-11-27 迅镭智能（广州）科技有限公司 一种基于扫描枪的传输系统和方法
CN112817906A (zh) * 2021-02-05 2021-05-18 中国电子科技集团公司第五十八研究所 互联裸芯的时钟域系统及其管理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377691A (zh) * 2008-09-05 2009-03-04 北京中星微电子有限公司 一种apb总线跨时钟域访问的电路及方法
US7743186B2 (en) * 2007-04-27 2010-06-22 Atmel Corporation Serialization of data for communication with different-protocol slave in multi-chip bus implementation
CN101901202A (zh) * 2010-07-29 2010-12-01 东莞市泰斗微电子科技有限公司 一种ahb总线设备跨时钟域访问apb总线设备的电路及方法
CN202495036U (zh) * 2012-03-23 2012-10-17 中国航天科技集团公司第九研究院第七七一研究所 总线从单元通用接口
US20130031284A1 (en) * 2011-07-25 2013-01-31 Jaegeun Yun Bus system in soc and method of gating root clocks therefor
CN105068957A (zh) * 2015-08-04 2015-11-18 瑞斯康达科技发展股份有限公司 一种apb总线系统中访问从模块的方法及装置
CN105955909A (zh) * 2016-04-22 2016-09-21 天津国芯科技有限公司 Apb总线到dcr总线之间的总线桥实现方法
CN106294239A (zh) * 2015-06-04 2017-01-04 深圳市中兴微电子技术有限公司 一种外围总线apb总线桥

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7743186B2 (en) * 2007-04-27 2010-06-22 Atmel Corporation Serialization of data for communication with different-protocol slave in multi-chip bus implementation
CN101377691A (zh) * 2008-09-05 2009-03-04 北京中星微电子有限公司 一种apb总线跨时钟域访问的电路及方法
CN101901202A (zh) * 2010-07-29 2010-12-01 东莞市泰斗微电子科技有限公司 一种ahb总线设备跨时钟域访问apb总线设备的电路及方法
US20130031284A1 (en) * 2011-07-25 2013-01-31 Jaegeun Yun Bus system in soc and method of gating root clocks therefor
CN202495036U (zh) * 2012-03-23 2012-10-17 中国航天科技集团公司第九研究院第七七一研究所 总线从单元通用接口
CN106294239A (zh) * 2015-06-04 2017-01-04 深圳市中兴微电子技术有限公司 一种外围总线apb总线桥
CN105068957A (zh) * 2015-08-04 2015-11-18 瑞斯康达科技发展股份有限公司 一种apb总线系统中访问从模块的方法及装置
CN105955909A (zh) * 2016-04-22 2016-09-21 天津国芯科技有限公司 Apb总线到dcr总线之间的总线桥实现方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110471865A (zh) * 2019-08-15 2019-11-19 绵阳市维博电子有限责任公司 一种模拟spi通信实现控制器与驱动器通信的方法
CN112003992A (zh) * 2020-08-14 2020-11-27 迅镭智能（广州）科技有限公司 一种基于扫描枪的传输系统和方法
CN112817906A (zh) * 2021-02-05 2021-05-18 中国电子科技集团公司第五十八研究所 互联裸芯的时钟域系统及其管理方法
WO2022166423A1 (zh) * 2021-02-05 2022-08-11 中国电子科技集团公司第五十八研究所 互联裸芯的时钟域系统及其管理方法
CN112817906B (zh) * 2021-02-05 2023-03-07 中国电子科技集团公司第五十八研究所 互联裸芯的时钟域系统及其管理方法

Also Published As

Publication number Publication date
CN108667628B (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
CN102981776B (zh) 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法
US20110072297A1 (en) Spi devices and method for transferring data between the spi devices
CN104850524B (zh) 一种跨时钟域的ahb总线桥接方法和装置
CN109032973B (zh) Icb总线系统
CN103198856A (zh) 一种ddr控制器及请求调度方法
CN103064805A (zh) Spi控制器及通信方法
CN108667628A (zh) 一种接口转换装置和接口转换方法
CN104599227A (zh) 用于高速ccd数据存储的ddr3仲裁控制器及方法
CN106294239A (zh) 一种外围总线apb总线桥
US6948017B2 (en) Method and apparatus having dynamically scalable clock domains for selectively interconnecting subsystems on a synchronous bus
JPH0877103A (ja) バス同期化方式及びこれを用いた装置，システム
Fenwick et al. The AlphaServer 8000 series: High-end server platform development
Ma et al. Design and implementation of APB bridge based on AMBA 4.0
CN104795091B (zh) 在fpga中实现zbt读写的时序稳定度的系统及方法
CN102591817B (zh) 一种多总线桥控制器及其实现方法
Ma et al. Design and implementation of an advanced DMA controller on AMBA-based SoC
CN106326172B (zh) 一种APB总线slave接口扩展电路及其使用方法
CN111079922B (zh) 基于axi-apb的神经网络交互系统、方法、服务器及存储介质
US20060140047A1 (en) Apparatus, system and method for generating self-generated strobe signal for peripheral device
EP3173895B1 (en) Clock tree implementation method, system-on-chip and computer storage medium
CN108268416A (zh) 一种异步接口转同步接口控制电路
CN102411556B (zh) 用于ip核的处理器接口自动生成方法
CN102522113B (zh) 一种sdram桥接电路
US8370543B1 (en) Busy detection logic for asynchronous communication port
US10742216B1 (en) Clock domain crossing for an interface between logic circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant