CN102446155A

CN102446155A - 同步装置及方法

Info

Publication number: CN102446155A
Application number: CN2010105088580A
Authority: CN
Inventors: 李宏亮; 谢向辉; 郑方; 唐勇; 郝子宇; 张昆
Original assignee: Wuxi Jiangnan Computing Technology Institute
Current assignee: Wuxi Jiangnan Computing Technology Institute
Priority date: 2010-10-12
Filing date: 2010-10-12
Publication date: 2012-05-09

Abstract

一种同步装置及方法，所述同步装置包括：接收单元，用于接收来自处理器核的同步请求信号，所述同步请求信号携带至少两个待同步的处理器核的信息；信号生成单元，用于当所述接收单元接收到所述至少两个待同步的处理器核的同步请求信号且其中携带相同的待同步的处理器核的信息时，生成同步完成信号；发送单元，用于将所述信号生成单元生成的同步完成信号发送至对应的待同步的处理器核。采用本发明的同步装置进行多个处理器核的同步，软件上易于编程，提高了同步速率。

Description

同步装置及方法

技术领域

本发明涉及处理器技术，特别涉及多核处理器(Multi-Core Processor)中多个处理器核(Core)之间的同步装置及方法。

背景技术

随着信息技术的发展，对计算机处理器的处理运算能力的需求越来越高，传统的单核处理器已经无法满足需要，因此多核处理器(multi-core processor)和众核(many-core processor)处理器逐渐得到了广泛应用。多核处理器是指在一个处理器中集成两个或两个以上的处理器内核，通过在各个内核之间划分任务，实现了多个处理器内核的并行运行，从而提高了整个处理器的运算处理能力。

多核处理器之间进行数据和信息的交换是多核处理器研究的重点，由于多个处理器核在运算过程中的数据依赖性等问题，需要对各个处理器核进行同步，以使得各处理器核处于一个可以预知的状态，并在此基础上完成数据的交互从而继续进行后续的运算。

现有技术中，多个处理器核之间进行同步时，常采用以下二种方式实现，方式一：若处理器核0、处理器核1、处理器核2三者之间需要同步，那么处理器核0会对内存中某一标志变量A进行操作，使其(初始值为0)值加1，相应地，处理器核1，处理器核2，也会对标志变量A进行操作使其值加1，当处理器核0、处理器核1、处理器核2读到A的值为3时，即表示处理器核0、处理器核1、处理器核2均到达同步点，三者同步完成。接下来处理器核0、处理器核1、处理器核2继续执行各自的指令，来进行信息交换。然而上述方法涉及到对变量的操作，当数据之间进行频繁交换时，上述同步的方式在软件实现上非常复杂，且效率低。

方式二，在多个处理器核之间，将其中一处理器核设置为主核，请求同步的处理器核先向主核发送同步请求信号，然后再由主核向被请求同步的处理器核发送同步信号。这种同步方式，由于主核需要向不同的处理器核发送同步信号，因而需要编写不同的程序执行。当处理器核数目较多的时候，同步的实现会很繁琐。

申请号为200510086643.3的中国专利申请公开了一种可编程通用多核处理器核芯片上处理器核之间程序流同步方法，图1示出了两个处理器核核同步信号连接示意图，如图1所示：处理器核A发送数据，处理器核B接收数据，二者之间具有两根互联信号线，分别用于向对方发送同步信号。当处理器核A和处理器核B需要同步时，若处理器核A先执行到同步指令，其将进入闲置状态，硬件会使发给处理器核B的同步信号AB有效，检测处理器核B向处理器核A发来的同步信号BA是否有效，若同步信号BA无效，处理器核A则继续进入闲置状态，同时使得发给处理器核B的同步信号AB有效；若同步信号BA有效，则不再进入闲置状态，处理器核A发送数据，处理器核B接收数据。

采用上述方法的处理器核之间的同步，核与核之间需要建立互联信号线，对于多个核之间进行同步时，其同步速率较慢，同时，多核之间进行两两布线比较困难。

发明内容

本发明要解决的技术问题是多个处理器核之间同步困难。

为解决上述技术问题，本发明提供一种同步装置，包括：接收单元，用于接收来自处理器核的同步请求信号，所述同步请求信号携带至少两个待同步的处理器核的信息；

信号生成单元，用于当所述接收单元接收到所述至少两个待同步的处理器核的同步请求信号且其中携带相同的待同步的处理器核的信息时，生成同步完成信号；

发送单元，用于将所述信号生成单元生成的同步完成信号发送至对应的待同步的处理器核。

可选的，所述处理器核的信息为所述处理器核的标识。

为解决上述技术问题，本发明还提供一种多核处理器，包括多个处理器核和同步装置，其中，

所述处理器核用于在需要与其他处理器核进行同步时，向所述同步装置发送同步请求信号，并接收所述同步装置返回的同步完成信号，所述同步请求信号携带至少两个待同步的处理器核的信息；

所述同步装置用于接收所述处理器核发送的同步请求信号，在接收到所述至少两个待同步的处理器核的同步请求信号且其中携带相同的待同步的处理器核的信息时，生成所述同步完成信号并发送至对应的待同步的处理器核。

可选的，所述同步装置包括：

接收单元，用于接收所述处理器核发送的同步请求信号；

可选的，所述处理器核在需要与其他处理器核进行同步是指所述处理器核执行同步指令，所述同步请求信号是所述处理器核执行同步指令而生成的，所述同步指令包括所述待同步的处理器核的标识。

可选的，所述处理器核还用于在接收到所述同步装置返回的同步完成信号，继续执行所述同步指令后的指令。

可选的，所述同步指令后的指令包括向其他处理器核发送数据的指令或接收其他处理器核传送数据的指令。

可选的，所述处理器核为通用处理器核，选自ARM、MIPS、X86或PowerPC处理器核中的一种。

为解决上述技术问题，本发明还提供一种同步方法，包括如下步骤：

接收来自处理器核的同步请求信号，所述同步请求信号携带至少两个待同步的处理器核的信息；

在接收到所述至少两个待同步的处理器核的同步请求信号且其中携带相同的待同步的处理器核的信息时，生成同步完成信号；

将所述同步完成信号发送至对应的待同步的处理器核。

与现有技术相比，本发明具有以下优点：

应用本发明的同步装置进行多个处理器核的同步，同步过程中不需要对标志变量进行操作，也不需要设置主处理器核和从处理器核，并且处理器核之间也不需要额外的布线，其不仅提高了同步速率，而且在软件上也易于编程。同时由于采用本同步装置，整个同步过程中处理器核处于等待状态，核心逻辑不翻转，极大的降低了功耗。

附图说明

图1是现有技术两个处理器核同步信号连接示意图；

图2是本发明具体实施例的同步装置结构示意图；

图3是本发明具体实施例的多核处理器的结构意图；

图4是本发明具体实施例的同步方法流程图。

具体实施方式

现有技术中，多个处理器核之间进行同步时，采用通过改变标志变量的值，来判断需要进行同步的多个处理器核是否到达同步点，进而进行信息交换；或者采用将多个处理器核中某一核设置为主核，待同步的处理器核为从核，当需要同步时，请求同步的从核向主核发送同步请求信号，主核再向被请求的从核发送同步请求信号。上述两种方式都会导致在软件上实现复杂，且执行起来效率低。

本发明提供的同步装置及方法，应用于多个处理器核的同步控制，其不需要复杂的软件编程或选择主处理器核与从处理器核的方式进行同步，使得整个同步过程在软件上易于编程，提高了同步速率。同时采用本发明的同步装置及方法，同步过程中处理器核处于等待状态，其处理器核心逻辑不翻转，因而极大的降低了功耗。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图和实施例对本发明的具体实施方式做详细的说明。

实施例一

参考图2，图2为本发明实施例的同步装置的结构示意图，包括：接收单元101、信号生成单元102、发送单元103。所述接收单元101，用于接收来自处理器核的同步请求信号，所述同步请求信号携带至少两个待同步的处理器核的信息；所述信号生成单元102，用于当所述接收单元101接收到所述至少两个待同步的处理器核的同步请求信号且其中携带相同的待同步的处理器核的信息时，生成同步完成信号；所述发送单元103，用于将所述信号生成单元102生成的同步完成信号发送至对应的待同步的处理器核。

本实施例的同步装置可以嵌于多核处理器中，实现多个处理器核之间的同步。为了能够更好的理解本发明的同步装置，现结合图2和图3通过多个处理器核间的同步过程来对本实施例的同步装置进行说明。

如图3所示，本实施例中多核处理器200包括多个处理器核1～n和同步装置105，其中，

所述处理器核1～n用于在需要与其他1～n个处理器核进行同步时，向所述同步装置105发送同步请求信号，并接收所述同步装置105返回的同步完成信号，所述同步请求信号携带至少两个待同步的处理器核的信息；

所述同步装置105用于接收所述处理器核1～n发送的同步请求信号，在接收到所述至少两个待同步的处理器核的同步请求信号且其中携带相同的待同步的处理器核的信息时，生成所述同步完成信号并发送至对应的待同步的处理器核。

在实际应用中，多个处理器核1～n之间并不是完全独立的，多个处理器核协作完成同一个任务时，每个处理器核完成其中的子任务。由于子任务之间的关联性，需要对各个处理器核进行同步，使各个处理器核处于一个可以预知的状态，并在此基础上完成处理器核之间数据或控制信息的交换。在软件上为了能够实现多个处理器核在各自程序节点上的同步，会在其程序节点上插入指向对方的同步指令，所述同步指令包括了待同步的处理器核的标识，待同步的处理器核的标识可以包括请求同步的处理器核的标识和被清求同步的处理器核的标识，例如标识为1的处理器核执行同步指令：syn 1，2，3，5时，表示标识为1的处理器核(请求同步的处理器核)已经到达同步点，其请求与标识为2、3、5的处理器核(被请求同步的处理器核)进行同步。若标识为2的处理器核与标识为1，3，5的处理器核同步，则在标识为2的处理器核执行的程序中插入同步指令syn 1，2，3，5。因此，不同的处理器核执行到相同的同步指令，即达到同步点，由此实现彼此之间的同步，使软件开发具有易编程性。所述同步指令可以为用户自定义的一条指令，其表示方法并不局限于上述形式，各处理器核执行的同步指令可以相同，也可以不同，只要能够清楚表达待同步的处理器核即可。

同时，对应于软件上的同步指令，每一个涉及同步指令的处理器核都可扩充其相应的指令集来支持同步指令。当处理器核执行到所述同步指令时，其程序指针不再改变，开始进入等待状态，直至接收到同步处理装置发送的同步完成信号。

对应于上述同步指令，处理器核进行如下操作，处理器核根据同步指令的含义(即第几号处理器核到达同步点，请求与第几号处理器核进行同步)产生同步请求信号并发送给所述同步装置。参见图2，同步装置中的接收单元101用于接收多个处理器核1～n发送的同步请求信号，每一个同步请求信号中均包括了待同步的处理器核的信息。以处理器核1～n中的6个处理器核1，2，3，4，5，6为例，若处理器核1请求与处理器核2和5同步，则处理器核1为请求同步的处理器核，处理器核2和5为被请求的同步处理器核。若处理器核3请求与处理器核4和6同步，同样的，处理器核3为请求同步的处理器核，处理器核4和6为被请求同步的处理器核。处理器核1、2和5为待同步的处理器核，处理器核3、4、6为待同步的处理器核。对于上述的处理器核1请求与处理器核2和5同步的请求信号而言，待同步的处理器核的信息即为待同步处理器核1、2和5的标识。同样地，对于上述的处理器核3请求与处理器核4和6同步的请求信号而言，待同步的处理器核的信息即为待同步处理器核3、4和6的标识。

下面以2个实例说明上述同步装置的工作过程。

实例1

以上述的处理器核1，2，3，4，5，6为例，处理器核1要求与处理器核2和5同步，处理器核1、2和5为待同步的处理器核；当处理器核1到达同步点(执行指令syn 1，2，5)时，处理器核1便向接收单元101发送同步请求信号，实际过程中待同步的处理器核到达同步点的时间并不一定相同，处理器核1发出同步请求信号后，就进入等待状态；当处理器核2到达同步点(执行指令syn 1，2，5)后，处理器核2便向接收单元101发送同步请求信号表示处理器核2已经到达同步点，请求与处理器核1和5同步，由于此时处理器核5还没有到达同步点，因此，处理器核1继续处于等待状态，处理器核2进入等待状态。当处理器核5到达同步点(执行指令syn 1，2，5)后，处理器核5便向接收单元101发送同步请求信号，表示处理器核5已经到达同步点，请求与处理器核1和2同步。此时接收单元101已经接收到所有的待同步的处理器核1、处理器核2和处理器核5发出的携带相同的待同步的处理器核的信息(处理器核1，2，5)的同步请求信号；信号生成单元102在接收单元101接收到待同步处理器核1、2和5发出的同步请求信号后，生成处理器核1同步完成信号、处理器核2同步完成信号、处理器核5同步完成信号。发送单元103，将所述处理器核1同步完成信号、处理器核2同步完成信号、处理器核5同步完成信号分别发送至处理器核1、处理器核2和处理器核5。至此，待同步的处理器核1、2和5同步完成。

当处理器核1、2和5都收到所进同步完成信号后，处理器核1、2、5分别执行各自程序中同步指令后续的指令，进行数据和信息的交换。如处理器核1向处理器核2和5发送数据，同时也接收处理器核2和5向其发送的数据。

实例2

以上述的处理器核1，2，3，4，5为例，处理器核1执行同步指令syn 1，2，5，即处理器核1请求与处理器核2和5同步，当处理器核1到达同步点时，处理器核1便向接收单元101发送同步请求信号，请求与处理器核2和5同步。实际过程中待同步的处理器核到达同步点的时间并不一定相同，处理器核1发出同步请求信号后，就进入等待状态；当处理器核2到达同步点后，处理器核2便向接收单元101发送同步请求信号表示处理器核2已经到达同步点，然而实际过程中，处理器核2除了和处理器核1、5同步外，也可能需要与其他的处理器核同步，或者说，在与处理器核1、5同步前可能要先与其他的处理器核同步，因此，接收单元101虽然接收到了处理器核2发出的同步请求信号，但是所述同步请求信号携带的待同步的处理器核的信息不同于上述处理器核1发送的同步请求信号携带的待同步的处理器核的信息，例如处理器核2执行syn 2，3，4的同步指令，相应的接收单元101接收到的是处理器核2到达同步点(是与处理器核3，4同步的同步点，而不是与处理器核1，5同步的同步点)，请求与处理器核3和4同步的同步请求信号。此时，处理器核2进入等待状态，等待处理器核3和4到达同步点。当接收单元101接收到处理器核3请求与处理器核2和4同步，处理器核4请求与处理器核2和3同步的同步请求信号，即接收单元101接收到处理器核2，3，4发送的携带相同的待同步的处理器核信息的同步请求信号，信号生成单元102生成处理器核2同步完成信号、处理器核3同步完成信号、处理器核4同步完成信号。发送单元103，将所述处理器核2同步完成信号、处理器核3同步完成信号、处理器核4同步完成信号分别发送至处理器核2、处理器核3和处理器核4。处理器核2、3、4同步跳出等待状态，执行后续指令，进行数据的交互。

当处理器核2完成与处理器核3，4的数据交互后，继续执行后续指令，直至执行到同步指令syn 1，2，5时，处理器核2向接收单元101发送同步请求信号，请求与处理器核1、5同步，同时，处理器核2又一次进入等待状态，而处理器核1此时仍然处于等待状态，当处理器核5执行到同步指令syn 1，2，5时，处理器核5向接收单元101发送同步请求信号，请求与处理器核1、2同步。此时，接收单元101接收到了处理器核1，2，5发送的携带相同的待同步的处理器核信息的同步请求信号，信号生成单元102生成处理器核1同步完成信号、处理器核2同步完成信号、处理器核5同步完成信号。发送单元103，将所述处理器核1同步完成信号、处理器核2同步完成信号、处理器核5同步完成信号分别发送至处理器核1、处理器核2和处理器核5。至此，处理器核1、2、5同步完成。紧接着，处理器核1、2、5同步跳出等待状态，分别执行各自程序中同步指令后续的指令，进行数据和信息的交换。如处理器核1向处理器核2和5发送数据，同时也接收处理器核2和5向其发送的数据。

上述施例中的处理器核为通用处理器核，可以为ARM、MIPS、X86或PowerPC处理器核中的一种。

参考图4，对应上述同步装置，本实施例的同步方法包括如下步骤：

步骤S11：接收来自处理器核的同步请求信号，所述同步请求信号携带至少两个待同步的处理器核的信息；

步骤S12：在接收到所述至少两个待同步的处理器核的同步请求信号且其中携带相同的待同步的处理器核的信息时，生成同步完成信号；

步骤S13：将所述同步完成信号发送至对应的待同步的处理器核。

综上所述，本实施例的同步装置和同步方法，用于多个处理器核之间的同步，其在软件和硬件上易于实现，且提高了同步速率。同时由于采用本实施例的同步装置，整个同步过程中处理器核处于等待状态，核心逻辑不翻转，极大的降低了功耗。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种同步装置，包括：

接收单元，用于接收来自处理器核的同步请求信号，所述同步请求信号携带至少两个待同步的处理器核的信息；

2.如权利要求1所述的同步装置，其特征在于，所述处理器核的信息为所述处理器核的标识。

3.一种多核处理器，其特征在于，包括多个处理器核和同步装置，其中，

4.如权利要求3所述的多核处理器，其特征在于，所述同步装置包括：

接收单元，用于接收所述处理器核发送的同步请求信号；

5.如权利要求3所述的多核处理器，其特征在于，所述处理器核在需要与其他处理器核进行同步是指所述处理器核执行同步指令，所述同步请求信号是所述处理器核执行同步指令而生成的，所述同步指令包括所述待同步的处理器核的标识。

6.如权利要求5所述的多核处理器，其特征在于，所述处理器核还用于在接收到所述同步装置返回的同步完成信号，继续执行所述同步指令后的指令。

7.如权利要求6所述的多核处理器，其特征在于，所述同步指令后的指令包括向其他处理器核发送数据的指令或接收其他处理器核传送数据的指令。

8.如权利要求3所述的多核处理器，其特征在于，所述处理器核为通用处理器核，选自ARM、MIPS、X86或PowerPC处理器核中的一种。

9.一种同步方法，其特征在于，包括如下步骤：

将所述同步完成信号发送至对应的待同步的处理器核。