CN101013415A - 用于多处理器阵列的线程感知分布式软件系统 - Google Patents

用于多处理器阵列的线程感知分布式软件系统 Download PDF

Info

Publication number
CN101013415A
CN101013415A CNA2006100644305A CN200610064430A CN101013415A CN 101013415 A CN101013415 A CN 101013415A CN A2006100644305 A CNA2006100644305 A CN A2006100644305A CN 200610064430 A CN200610064430 A CN 200610064430A CN 101013415 A CN101013415 A CN 101013415A
Authority
CN
China
Prior art keywords
microprocessor
kernel
array
function
basic function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100644305A
Other languages
English (en)
Inventor
L·M·塞尔吉
B·麦克布赖德
D·J·威尔松
G·哈内斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of CN101013415A publication Critical patent/CN101013415A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Multi Processors (AREA)

Abstract

本发明涉及一种具有多可编程处理器的单芯片结构。每个处理器具有小的并且快速的基于内核的操作系统，该系统具有仅执行多重处理方式的基本功能的原语。很多分布式线程可以在很多处理器上同时执行，并允许设备象单个单片系统一样进行编程。

Description

用于多处理器阵列的线程感知分布式软件系统
技术领域
本发明涉及单芯片阵列中的多个分布式处理器，尤其涉及用于在多处理器中执行基本功能的并行处理的小的、基于内核的操作系统。
背景技术
嵌入式系统包括特定目的计算系统，典型地由其控制的设备完全封装。嵌入式系统和设备越来越流行并且数量日益增加地被使用在办公和家庭环境中。嵌入式系统的例子范围从便携式音乐播放器到对类似通信网络的系统的实时控制。由于嵌入式系统变得更加智能，多处理器、分布式结构正在变成主导，而非少数。
本发明提供了一种具有多个CPU核心的单芯片结构，所述多个CPU核心是可编程的指令组处理器，每个处理器在微内核(或外核(exokernel))分布式结构中运行非常快速的、轻量级的操作系统(OS)镜像。
基于内核(kernel)的操作系统通常实现一些操作系统的硬件抽象以隐藏潜在的复杂度，并为硬件提供简单并统一的接口。有四种主要类型的基于内核的操作系统，即：单内核(monolithic kernels)、微内核、混合内核、以及外核。本发明涉及微内核和/或外核。微内核提供一小组简单的硬件抽象并利用称为应用软件的服务器来提供更多的功能。外核提供最小的抽象，允许低级硬件访问。在外核系统中，库操作系统提供典型地存在于其他基于内核的系统中的抽象。
相信没有现行的解决方案提议使用带有运行在多阵列处理器中的分布式微内核或外核的片上结构，其中微内核(外核)在每个处理器内部运行。
公认的，本发明本身的每个方面，即多处理器、微内核及分布式处理并不是独特的，然而将这些方面结合成独特而有用的结构的方法是新的。尽管下面的讨论中使用术语微内核，术语超微(纳)内核或外核操作系统可能能更确切地说明本发明的主要概念。
本发明之前，计算能力和运营商级可用性都在众所周知的标准多架路由器结构中的不同的“包”中出现过，其中，计算能力通过向机架/机箱内增加更多的处理卡或线卡而增加，而运营商级特征(高可用性、故障恢复、自愈等)从在线卡或处理卡的每个处理器上运行分布式微内核获得。
在可重配置的计算系统中有些类似的技术，该系统执行一组复制的块(tile)，其中每个块包括通过静态二维互连连接的处理元件和少量存储器。每个块包括简单的类RISC处理器、少量可配置的逻辑及用于指令和数据的一部分存储器。每个块具有以宽通道点对点相互连接的方式与该块连接的关联的可编程开关。专有的编译器区分这些块中的指令级并行处理并静态地调度所述相互连接上的通信。这现有技术提案可以看作巨大的FPGA，由于低级硬件的细节非常清楚，使编译器编制(orchestration)也很容易。然而，在这些块上没有OS微内核运行。
在嵌入系统的另一现有技术的构思中，使用的是中央分发器而不是如本构思中使用的分布式微内核操作系统。
发明内容
本发明探索将多处理器和网络处理器的计算能力与高级分布式编程技术结合起来，不需要每个处理器独立的编码，而提供单个的单片编程环境，这样看起来像单CPU。
这样，难题是在提供自动处理、共享存储器和线程管理时，实现多核芯片的计算能力的增加而又不导致巨大的开发成本。
因此，根据本发明的第一方面，在集成电路上提供微处理器阵列，每个微处理器具有基于内核的操作系统，该操作系统具有用于仅执行并行处理的基本功能的软件原语(software primitive)。
根据本发明的第二方面，提供处理系统，包括：集成电路上的多处理器阵列，每个微处理器具有用于执行并行处理基本功能的基于内核的操作系统；外部存储器和控制器；用于在微处理器和外部存储器及控制器之间进行通信的外围接口。
根据本发明的另一方面，提供在通信系统中处理数据包的方法，该通信系统使用集成电路上的微处理器阵列，每个微处理器具有用于执行并行处理基本功能的基于内核的操作系统，该方法包括基本的并行处理功能的协同执行，该并行处理功能由所述阵列的独立的微处理器执行。
附图说明
下面参考附图对本发明进行更加详细的描述，其中附图为单芯片结构的高级视图。
具体实施方式
如图1所示，多处理器被分布在单芯片结构上。与每个微处理器相关联的是本地数据存储器、总线接口和数据缓存及指令缓存。每个处理器具有基于内核的操作系统。此外，芯片外元件包括存储器控制器和外部RAM。
本发明广泛涉及为多处理器设备提供基于微内核的“操作系统”的芯片结构、硬件和软件机制。本发明中的术语操作系统指带有用于支持线程构造、通信和硬件接口的设备的简单硬件抽象层。
该结构努力实现更通用的硬件和软件解决方案，在性能上比普通的结构更高级，并且足够的通用以适用于各种类型的软件应用和快速应用程序开发。该软件系统似乎就是向程序员隐藏了分布式计算和多处理器技术的单一的镜像操作系统。
本发明不是关于并行处理方式(即，将单一任务分成多个部分)而是多重处理方式(用于同时处理多个不同的包)。本发明是关于允许在很多小CPU上同时执行多个分布式线程，每个CPU具有小内核，同时允许该设备作为单个单片系统进行编程。这里没有用于线程的中央分发/调度，它以协同、对等的方式完成。
前面提到的现有技术NPU并不具有这种能力并且在其核上不运行小O/S(即，没有用户模式指令空间并且所有程序驻留在数据存储器中)。在本发明中，小OS具有能使线程透明地运行、停止、初始化、复制和移动的功能，从数据存储器中读出线程代码以使该设备能够执行的应用程序不受到限制。
本发明考虑的小OS内核是小于8K的软件内核，速度快并且其仅包含用于分布处理的最基本的软件原语：进程/线程库、调度、消息传送服务、计时器、信号、时钟、中断处理器、信标(semaphore)、任务发现和发送以及代码加载。全部其他OS部件，例如驱动器、文件系统、协议栈等，如果在运行时间需要的话就加载，并且在用户空间、微内核外部作为后台驻留程序程序(daemon)/服务器来运行，如同独立的受保护存储器的进程。芯片上的微内核协同决定谁来运行这些应用软件&用户程序中的哪一个。
如图1所示，芯片中的每个处理器独立地执行来自本地指令和数据存储器的微内核代码。微内核具有固定的数据资源，因此数据存储器具有小的固定的容量。消息传送和其他分布式计算机制用来使设备执行其功能并且将这些并行操作对程序员隐藏。处理器通过硬件支持的软件中的共用资源共享算法来共享一些资源。
通过消息接发，每个微处理器确定其已经完成了处理任务，并且可能有下一个需要处理的任务。对等的处理器将接收并确定其能够继续处理任务并且接受用于当前数据的堆栈。由于初始处理器已经完成处理，它将开始监听将要承担的下一任务的消息。每个处理器不需要接受全部任务，因为处理工作的分布可以在程序设计层或者在资源管理层确定。如果处理器要改变任务，可以通过向库管理消息请求代码块来加载新的应用程序代码。
多阵列处理器结构不排除在每个CPU中使用外核，代替微内核镜像。外核是将微内核概念发挥到极点的一种尝试，使内核除了对硬件进行多路复用外几乎不做什么事情。
在外核方法中，内核仅以安全方式通过低级接口简单地输出硬件资源。高级分离和功能由在用户级上执行的库操作系统提供。这种结构通过对库进行扩展、专业化或替代，允许操作系统服务的特定于应用程序的用户定制，得到性能上的好处。
本发明的结构从微内核(外核)操作系统和多处理器设备带来益处，提供了新的有益效果。这些包括：
1、大规模计算能力和多处理。通过增加处理器的数量，带来了巨大的计算能力，并且更重要的是大规模的数据通信和数据存储，这对单片存储器、单片操作系统和单个处理器结构来说是不可能的。
2、自愈。每个处理器上的微内核为芯片提供在运行时恢复软件组件的能力，而不防碍微内核或其他应用程序，这就允许建成运营商级、高可用的、可重启动的系统。
3、可靠性。芯片可以不间断运行，并且在运行时间新建升级的、删除的和安装的OS模块、移动并安装。
4、可伸缩性。系统可以很好地伸缩，因为基于微内核的操作系统隐藏了在应用程序下有多少个处理器在运行的详细内容，因此用相同的软件镜像支持核数量为任意个的单芯片和多芯片。执行任意特定任务的处理器的数量可以根据通信量和处理负荷的需要增加或减少。如果一系列数据包需要额外查找处理，微处理器可以加载新的应用程序按照要求加快总的处理速率。
5、通用目的处理。由于网络节点要求更智能，开发需要的综合应用程序变得惊人的昂贵。网络节点需要这样的系统，既能在性能上又能在可靠性上提供一种通用目的的开发环境，与现在的例如可以既执行又可靠的通用目的开发环境的系统，以应对现在的目的建设和客户环境。
6、分布式处理。处理器上的任何资源或进程可以根据资源可用性被移到/分散到另一处理器上。任意资源或进程可以从芯片上任何位置(处理器)访问，而不需要写代码连接器使资源实现通信。
7、解决了出现在单处理器单时序指令流结构中的带宽瓶颈。
8、允许同一传统单镜像程序设计范例应用到新兴的多处理器阵列中。
本发明将在微处理器芯片结构上的已有成果推广到用多处理器片上结构取代芯片平铺式微处理器设计。
多处理器方法提供了更通用的硬件系统设计和软件设计方法学，适于实现用高级语言编程的新的和传统的软件应用程序，，不需要特殊的编程技能，而不是基于硬件的系统。
本发明提供构建计算密集系统的解决方案，如下一代路由器、服务器等。
这也是为下一代分布式网络构建分布式开关/路由器系统结构的出发点。这是多服务箱(multi-services box)的完美方法，那里完全不同的软件应用程序(路由、MPLS、BRAS、会话边沿控制器等)都可以在同一芯片上得到支持。。
虽然已经描述并举例说明了本发明的详细实施例，显然，本领域技术人员可以在不背离基本概念的前提下作出各种改变。然而，可以理解这些改变都属于后附权利要求所定义的本发明的全部范围。

Claims (21)

1、一种集成电路上的微处理器阵列，每个所述微处理器具有基于内核的操作系统，所述操作系统具有用于执行多重处理方式的基本功能的软件原语。
2、如权利要求1所述的微处理器阵列，其中基于内核的操作系统是微内核。
3、如权利要求1所述的微处理器阵列，其中于内核的操作系统是外核。
4、如权利要求1所述的微处理器阵列，其中内核的基本功能包括进程/线程库功能。
5、如权利要求1所述的微处理器阵列，其中内核的基本功能包括调度功能。
6、如权利要求1所述的微处理器阵列，其中内核的基本功能包括消息传递功能。
7、如权利要求1所述的微处理器阵列，其中内核的基本功能包括计时器功能。
8、如权利要求1所述的微处理器阵列，其中内核的基本功能包括信令功能。
9、如权利要求1所述的微处理器阵列，其中内核的基本功能包括时钟功能。
10、如权利要求1所述的微处理器阵列，其中内核的基本功能包括中断处理器功能。
11、如权利要求1所述的微处理器阵列，其中内核的基本功能包括信标功能。
12、如权利要求1所述的微处理器阵列，其中内核的基本功能包括发现和发送功能
13、如权利要求1所述的微处理器阵列，其中内核的基本功能包括代码加载功能。
14、如权利要求1所述的微处理器阵列，其中每个微处理器包括用于本地指令和数据的本地存储器和缓存。
15、一种处理器系统，包括：
在集成电路上的多处理器阵列，每个微处理器具有基于内核的操作系统，用于执行多重处理方式的基本功能；
外部存储器和控制器；及
外围接口，用于微处理器和外围存储器及控制器之间进行通信。
16、一种在通信系统中处理数据包的方法，所述通信系统使用集成电路上的微处理器阵列，每个微处理器具有用于执行基本的并行处理的基于内核的操作系统，所述方法包括由阵列中的单个微处理执行的基本的并行处理功能的协同执行。
17、如权利要求16所述的方法，其中阵列中的每个微处理器通过消息接发确定何时完成任务的处理。
18、如权利要求17所述的方法，其中每个微处理器完成任务的处理时，监听用来确定其要承担的下一个任务的消息。
19、如权利要求18所述的方法，其中要处理的任务的分配在程序设计层确定。
20、如权利要求18所述的方法，其中要处理的任务的分配在资源管理层确定。
21、如权利要求18所述的方法，其中当微处理器正在改变任务时，其通过向库管理实体请求代码块，加载新的应用程序代码。
CNA2006100644305A 2005-11-16 2006-11-16 用于多处理器阵列的线程感知分布式软件系统 Pending CN101013415A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/274,302 US20070113229A1 (en) 2005-11-16 2005-11-16 Thread aware distributed software system for a multi-processor
US11/274,302 2005-11-16

Publications (1)

Publication Number Publication Date
CN101013415A true CN101013415A (zh) 2007-08-08

Family

ID=37831821

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100644305A Pending CN101013415A (zh) 2005-11-16 2006-11-16 用于多处理器阵列的线程感知分布式软件系统

Country Status (3)

Country Link
US (1) US20070113229A1 (zh)
EP (1) EP1788491A3 (zh)
CN (1) CN101013415A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976204A (zh) * 2010-10-14 2011-02-16 中国科学技术大学苏州研究院 面向服务的异构多核计算平台及其使用的任务调度方法
US8407761B2 (en) 2002-08-23 2013-03-26 Exit-Cube, Inc. Encrypting operating system
CN101896886B (zh) * 2007-10-31 2014-08-27 艾科立方公司 一种用于计算机系统的资源分配方法及进程执行方法
US9449186B2 (en) 2005-03-04 2016-09-20 Encrypthentica Limited System for and method of managing access to a system using combinations of user information
CN106560794A (zh) * 2016-08-08 2017-04-12 柏建民 基于远程智能存储单元的分布式多处理器单元系统
CN107810492A (zh) * 2015-06-18 2018-03-16 密克罗奇普技术公司 可配置的邮箱数据缓冲器装置
CN115599025A (zh) * 2022-12-12 2023-01-13 南京芯驰半导体科技有限公司（Cn） 芯片阵列的资源成组控制系统、方法及存储介质

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8789063B2 (en) * 2007-03-30 2014-07-22 Microsoft Corporation Master and subordinate operating system kernels for heterogeneous multiprocessor systems
WO2010032205A1 (en) * 2008-09-17 2010-03-25 Nxp B.V. Electronic circuit comprising a plurality of processing devices
US8634302B2 (en) 2010-07-30 2014-01-21 Alcatel Lucent Apparatus for multi-cell support in a network
US20120093047A1 (en) * 2010-10-14 2012-04-19 Alcatel-Lucent USA Inc. via the Electronic Patent Assignment System (EPAS) Core abstraction layer for telecommunication network applications
US8504744B2 (en) 2010-10-28 2013-08-06 Alcatel Lucent Lock-less buffer management scheme for telecommunication network applications
US8737417B2 (en) 2010-11-12 2014-05-27 Alcatel Lucent Lock-less and zero copy messaging scheme for telecommunication network applications
US8730790B2 (en) * 2010-11-19 2014-05-20 Alcatel Lucent Method and system for cell recovery in telecommunication networks
US8861434B2 (en) 2010-11-29 2014-10-14 Alcatel Lucent Method and system for improved multi-cell support on a single modem board
US9357482B2 (en) 2011-07-13 2016-05-31 Alcatel Lucent Method and system for dynamic power control for base stations
CN102521209B (zh) * 2011-12-12 2015-03-11 浪潮电子信息产业股份有限公司 一种并行多处理器计算机的设计方法
WO2013165347A1 (en) * 2012-04-30 2013-11-07 Hewlett Packard Development Company, L.P. Address translation gasket
CN105739961B (zh) * 2014-12-12 2020-11-03 南京中兴新软件有限责任公司 一种嵌入式系统的启动方法和装置
CN115280297A (zh) * 2019-12-30 2022-11-01 星盟国际有限公司 用于可配置并行计算的处理器
US11790590B2 (en) * 2021-03-31 2023-10-17 Advanced Micro Devices, Inc. Multi-accelerator compute dispatch

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253342A (en) * 1989-01-18 1993-10-12 International Business Machines Corporation Intermachine communication services
US5357632A (en) * 1990-01-09 1994-10-18 Hughes Aircraft Company Dynamic task allocation in a multi-processor system employing distributed control processors and distributed arithmetic processors
US5418956A (en) * 1992-02-26 1995-05-23 Microsoft Corporation Method and system for avoiding selector loads
US5701482A (en) * 1993-09-03 1997-12-23 Hughes Aircraft Company Modular array processor architecture having a plurality of interconnected load-balanced parallel processing nodes
US6078945A (en) * 1995-06-21 2000-06-20 Tao Group Limited Operating system for use with computer networks incorporating two or more data processors linked together for parallel processing and incorporating improved dynamic load-sharing techniques
WO1997004388A1 (en) * 1995-07-19 1997-02-06 Unisys Corporation Partitionable array processor with independently running sub-arrays
US6424988B2 (en) * 1997-02-19 2002-07-23 Unisys Corporation Multicomputer system
US6886162B1 (en) * 1997-08-29 2005-04-26 International Business Machines Corporation High speed methods for maintaining a summary of thread activity for multiprocessor computer systems
US6647508B2 (en) * 1997-11-04 2003-11-11 Hewlett-Packard Development Company, L.P. Multiprocessor computer architecture with multiple operating system instances and software controlled resource allocation
US6510164B1 (en) * 1998-11-16 2003-01-21 Sun Microsystems, Inc. User-level dedicated interface for IP applications in a data packet switching and load balancing system
US6668308B2 (en) * 2000-06-10 2003-12-23 Hewlett-Packard Development Company, L.P. Scalable architecture based on single-chip multiprocessing
US20030120822A1 (en) * 2001-04-19 2003-06-26 Langrind Nicholas A. Isolated control plane addressing
US7174194B2 (en) * 2000-10-24 2007-02-06 Texas Instruments Incorporated Temperature field controlled scheduling for processing systems
US6874014B2 (en) * 2001-05-29 2005-03-29 Hewlett-Packard Development Company, L.P. Chip multiprocessor with multiple operating systems
US7181652B2 (en) * 2003-01-07 2007-02-20 Hewlett-Packard Development Company, L.P. System and method for detecting and isolating certain code in a simulated environment
WO2005006205A1 (en) * 2003-07-15 2005-01-20 Intel, Zakrytoe Aktsionernoe Obschestvo A method of efficient performance monitoring for symmetric multi-threading systems
US7496917B2 (en) * 2003-09-25 2009-02-24 International Business Machines Corporation Virtual devices using a pluarlity of processors

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407761B2 (en) 2002-08-23 2013-03-26 Exit-Cube, Inc. Encrypting operating system
US9098712B2 (en) 2002-08-23 2015-08-04 Exit-Cube (Hong Kong) Limited Encrypting operating system
US9449186B2 (en) 2005-03-04 2016-09-20 Encrypthentica Limited System for and method of managing access to a system using combinations of user information
CN101896886B (zh) * 2007-10-31 2014-08-27 艾科立方公司 一种用于计算机系统的资源分配方法及进程执行方法
CN101976204A (zh) * 2010-10-14 2011-02-16 中国科学技术大学苏州研究院 面向服务的异构多核计算平台及其使用的任务调度方法
CN101976204B (zh) * 2010-10-14 2013-09-04 中国科学技术大学苏州研究院 面向服务的异构多核计算平台及其使用的任务调度方法
CN107810492A (zh) * 2015-06-18 2018-03-16 密克罗奇普技术公司 可配置的邮箱数据缓冲器装置
CN107810492B (zh) * 2015-06-18 2021-08-24 密克罗奇普技术公司 可配置的邮箱数据缓冲器装置
CN106560794A (zh) * 2016-08-08 2017-04-12 柏建民 基于远程智能存储单元的分布式多处理器单元系统
CN115599025A (zh) * 2022-12-12 2023-01-13 南京芯驰半导体科技有限公司（Cn） 芯片阵列的资源成组控制系统、方法及存储介质
CN115599025B (zh) * 2022-12-12 2023-03-03 南京芯驰半导体科技有限公司 芯片阵列的资源成组控制系统、方法及存储介质

Also Published As

Publication number Publication date
US20070113229A1 (en) 2007-05-17
EP1788491A3 (en) 2012-11-07
EP1788491A2 (en) 2007-05-23

Similar Documents

Publication Publication Date Title
CN101013415A (zh) 用于多处理器阵列的线程感知分布式软件系统
Bergman et al. Exascale computing study: Technology challenges in achieving exascale systems
CA3107337C (en) Accelerating dataflow signal processing applications across heterogeneous cpu/gpu systems
CN101727351B (zh) 面向多核平台的虚拟机监控器非对称调度器及其调度方法
US9281026B2 (en) Parallel processing computer systems with reduced power consumption and methods for providing the same
Balasubramonian et al. Near-data processing: Insights from a micro-46 workshop
CN1991768B (zh) 与不同种类的资源通信的基于指令系统结构的内定序器
US6363453B1 (en) Parallel processor with redundancy of processor pairs
US9052957B2 (en) Method and system for conducting intensive multitask and multiflow calculation in real-time
CN101901207A (zh) 异构共享存储多处理机系统的操作系统及其工作方法
Jantsch et al. Memory architecture and management in an NoC platform
Zheng et al. Using many-core coprocessor to boost up Erlang VM
Sterling An introduction to the gilgamesh PIM architecture
Sterling et al. The “MIND” scalable PIM architecture
Sarferaz Workload Management and Performance
Wang Fundamental Concepts of Distributed Computing Used in Big Data Analytics
Samman et al. Architecture, on-chip network and programming interface concept for multiprocessor system-on-chip
Sterling et al. Enabling exascale through parallex paradigm
Abellán et al. Efficient Hardware-Supported Synchronization Mechanisms for Manycores
Bajwa Middleware Design for Computing Cluster to Process Satellite Data
CN108984467A (zh) 无需系统重置来重配置处理器
Zheng et al. Erlang as a Language for Cloud Computing and Its Integration with Many-core Coprocessor
Hung A SHARED MEMORY MULTI-MICROPROCESSOR SYSTEM WITH HARDWARE SUPPORTED MESSAGE PASSING MECHANISMS
Fields PRIMEHPC FX10
Hummel et al. A Scalable Object-Based Architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication