CN1050663C - 具有两步内插的内插脉冲发生装置 - Google Patents

Abstract

通过组合两个正弦检测信号产生相互偏移2π/M相位值的信号S_j和S_j-1，它们之间的差为参考信号ΔS。每当信号S_j或S_j-1变化Δs/n则产生一个升位脉冲或一个降位脉冲。一个n进制可逆环形计数器通过计数升位脉冲和降位脉冲输出一个第一计数值和一个进位或借位脉冲，第一计数值被用来控制产生升位脉冲或降位脉冲的操作。一个M进制可逆环形计数器通过计数进位脉冲或借位脉冲输出一个第二计数值，第二计数值被用来控制产生信号S_j和S_j-1的操作。

Description

具有两步内插的内插脉冲发生装置

本发明涉及线性编码器，旋转编码器或类似装置中使用的内插脉冲发生装置，目的在于以较少数量的部件实现高速运算，高精度以及高分辨率。

线性编码器和旋转编码器这类长度测量装置是已知的，其中，一个检测器根据静止和移动刻度尺之间的相对运动产生具有相同空间周期和一个预定空间相差的正弦信号，并根据该正弦信号(检测信号)产生与上述相对运动的距离相对应的数个脉冲。上述类型的长度测量装置通常在三维测量装置，机械工具，小型数字游标卡尺等中使用。

图8示出一个作为这类长度测量装置的实例的线性编码器。该线性编码器由一个刻度尺1，一个能沿刻度尺1滑动的检测器2，一个内插脉冲发生装置3，和一个定位装置4组成。在实际工具中，由一个计数器或一个包括一三维测量装置计数器的NC定位装置或一个NC机械工具代替该定位装置4。检测器2根据刻度尺1和检测器2之间的相对运动产生两个循环检测信号(图8所示实例中的Vsinθ和Vcosθ)。通过检测两检测信号相位角θ的变化，内插脉冲发生装置3产生升位计数(count-up)脉冲P₊或降位计数(count-down)脉冲P_-。通过对脉冲P₊或P_-计数，定位装置4识别检测器2相对于刻度尺1的运动距离。

上述类型的长度测量装置的分辨率要求比由检测器的机械结构确定的分辨率高，该分辨率是在线性编码器的情况下刻度尺上所形成的一个栅格的栅距。为达到该目的，即改善长度测量的分辨率，以小于一个周期，即2π的角度为单位检测检测器输出的检测信号的相位角变化。该操作在下文被称为″内插″。

近年来，由于在微处理技术中对高分辨率长度测量要求的增加，对改善内插精度和处理速度的要求日益增加。特别是，象半导体领域中，需要长度测量在毫微米或亚毫微米的等级提高，更不用说亚微米了。

通常，在上述检测信号的相位角变化的内插中，对具有相同周期和振幅、具有一预定相位差、并相对于零电平对称地变化的多个输入信号的组合进行计算。按常规，该计算主要采用电阻分配方案(resistive division scheme)。

参考图9描述电阻分配方案的原理。当由Vsinθ和Vcosθ表示的信号被分别输入到A和B端时，由下式表示的信号 $C=\{V(R_A^2+R_B^2{)}^{1/2}/(R_A+R_B)\}\sin (\mathrm{\θ}+\mathrm{\Φ})\·\·\·\left(1\right)$

其中：Φ＝tan^-1(R_A/R_B)从C端输出。因此，通过适当地确定电阻R_A和R_B能获得超前于信号A一预定相角Φ的正弦波信号。

提供具有上述配置的所需数量的电路。在这些电路中，一个输出信号C最接近于0的电路被选择并检测其输出信号C。例如，为实现一个内插数80，需要40个电路提供间隔为2π/80且Φ值范围从0到π的正弦波信号，即需要一个包括40个比较器和80个电阻器的大型电路。(参考已审查的日本专利公开No.昭62-33527)。因此，在电阻分配方案中增加内插数量，必然要增加电阻器和电路刻度尺的数量，从而导致成本、体积、能耗等问题。

已审查的日本专利公开No.平5-25285公开了一种改进形式的电阻分配方案，该方案包括一个系数存储元件，一个系数开关电路，一个乘法型D/A转换器。根据该方案，通过使用乘法型D/A转换器产生具有一个任意空间相位Φ的cosΦ和-sinΦ的系数。通过对包括上述系数和输入信号的Vsinθ和Vcosθ的计算，得到从信号Vsinθ延迟的正弦波信号如下：

Vsinθ·cosΦ-Vcosθ·sinΦ＝Vsin(θ-Φ)…(2)

通过将上述计算结果与零电位(即一个参考信号)比较能够检测输入信号的相位角θ。然而，在该方案中为增加内插数，需要大量比特的昂贵的D/A转换器，其转换速度通常非常慢。由于低转换速度的局限，内插脉冲发生装置的响应速度大大降低。

鉴于该技术领域的上述问题，提出本发明，本发明的目的是通过使用新的方程式计算来提供一种具有高精度和分辨率的高速运算内插脉冲发生装置，它具有比常规装置数量少的高精度电阻器和较少数量的高速电路。

根据本发明，提供一种接收多个相位的检测信号的内插脉冲发生装置，所述信号是根据相应部件间相对运动的位移产生的，该内插脉冲发生装置还为每个小于检测信号一个周期的预定相位角栅距产生一个计数脉冲，包括：

相邻两相位选择装置，用于通过组合该多个检测信号产生相互偏离2π/M相位值的信号S_j和S_j-1，其中M是一个固定整数；

差信号产生装置，用于产生一个表示信号S_j和S_j-1之间的差的参考信号ΔS；和

比较装置，每当信号S_j或S_j-1变化ΔS/n时产生一个上升脉冲或一个下降脉冲，其中n是2π/M相位部分中的一个固定整数，其中信号S_j和S_j-1在0两侧存在数值。

本发明中，提供两种内插装置，即M内插装置和n内插装置以实现M×n内插。在不使用很大数量的电阻器、比较器等的情况下可以得到简单的配置。在第一实施例中，用模拟电路进行n-内插。在第二实施例中，用一个A/D转换器数字地进行内插。

图1是表示根据本发明一个实施例的内插脉冲发生装置的一般配置的方框图；

图2是图1的装置中使用的相邻两相位选择装置的电路图；

图3是图1的装置中使用的差信号产生装置的电路图；

图4是图1的装置中使用的判断信号产生装置的电路图；

图5是图1的装置中各个信号的计时示意图；

图6是图1的装置中使用的kΔS_j/n产生装置的电路图；

图7是图1的装置中使用的第一和第二比较装置的电路图；

图8示出一个线性编码器的一般配置；

图9示出电阻分配方案的原理示意图；

图10是表示根据本发明第二实施例的内插脉冲发生装置的一般配置的方框图；

图11是图10的装置中使用的A/D转换器的输入信号和输出数据之间关系的示意图；

图12是可以在图10的装置中使用的阻尼电路的电路图；

图13是表示图10的装置运算的计时示意图；

图14示出一个比较器和每一个A/D转换器以及一个n进制计数装置之间的连接示意图，所有这些器件都用于图10的装置中。

下面将参考附图描述本发明的优选实施例。

图1示出根据本发明一个实施例的内插脉冲发生装置的电路配置。一个相邻两相位选择装置300接收一个检测信号100(本实施例中的Vsinθ)和一个检测信号200(本实施例中的Vcosθ)，检测信号200总是偏离检测信号100一个预定相位角。根据检测信号100和200，相邻两相位选择装置300将检测信号100和200的相位角的一个周期2π分成M份，以产生两个彼此偏离2π/M相角的信号S_j和S_j-1。

在该实施例中，相邻两相位选择装置包括用于产生M个相位正弦波信号的装置和用于选择相邻信号的装置。图2示出装置300的电路的优选实例。该电路只产生信号S_j和S_j-1之一，可以按相同方法构成产生另一个信号的电路，但其中电阻器的顺序(下文描述)要被移动一位。

参考图2，描述装置300的配置和操作。

图2的电路包括一个接收检测信号100的倒相放大器303，并联连接的模拟开关元件304-1至304-M，与各个模拟开关元件304-1至304-M串联的电阻器305-1和305-M，一个接收检测信号200的倒相放大器317，并联连接的模拟开关元件318-1至318-M，与各个模拟开关元件318-1至318-M串联的电阻器319-1至319-M，和倒相放大器307和310。由模拟开关元件304-1至304-M和318-1至318-M根据M-进制计数装置(M-进制可逆环形计数器)70的输出信号80选择电阻器305-1至305-M之一和电阻器319-1至319-M之一(例如，电阻器304-1和318-1或电阻器304-2和318-2)。被选择的电阻器和倒相放大器307构成一个双输入加法型可变增益放大器。

电阻器305-1至305-M的电阻用R₁₁至R_1M表示，电阻器319-1至319-M的电阻用R₂₁至R_2M表示。根据M-进制计数装置70提供的信号80并指定一个整数j，模拟开关元件304-j和318-j被接通。该状态下，得到倒相放大器307的输出信号如下：

R·Vsinθ/R_1j+R·Vcosθ/R_2j              …(3)

倒相放大器310的输出S_j等于倒相放大器307的输出信号乘2，倒相放大器303的输出信号(-Vsinθ)，和倒相放大器317的输出信号(-Vcosθ)的总和的倒数。即，

S_j＝V[{1-(2R/R_1j}sinθ+{1-(2R/R_2j)}cosθ]

＝V[{1-(2R/R_1j)}²+(1-(2R/R_2j)}²]^1/2sin(θ+Φ)

                                         …(4)

其中

Φ＝tan^-1{(1-2R/R_2j}/(1-2R/R_1j}

因此，通过设定电阻R₁₁至R_1M和R₂₁至R_2M能够选择相位角间隔为2π/M的M个相位信号之一，以使Φ值具有间隔2π/M，即以使等式(4)中的(1-2R/R_1j)变成与一个系数cos(2πj/M)(j＝1，2，...，M)相等，以及等式(4)中的(1-2R/R_2j)变成与一个系数-sin(2πj/M)(j＝1，2，...，M)相等。另外，正如从等式(4)所了解的，M个相位信号具有相同幅度，其中包括cos²和sin²的和的平方根。即，

S_j＝C_jsin(θ-2πj/M)                       …(5)

其中C_j表示幅度，j＝1、2、...、M。

通过使用与图2所示相同配置(该配置中电阻器305和电阻器319的顺序要被移动一位)得到一个偏离信号S_j2π/M相位角的信号S_j-1，并根据M-进制计数装置70提供的信号80在模拟开关元件304和318中进行选择。即，

S_j-1＝C_j-1sin{θ-2π(j-1)/M}              …(6)

其中C_j-1表示幅度，j＝1、2、...、M。当j＝1时，S_j-1成

其中C_j-1表示幅度，j＝1、2、...、M。当j＝1时，S_j-1成为S。

应该指出，在等式(5)和(6)中关系C_j＝C_j-1成立。

图5是各个信号的计时示意图。为便于描述，假设输入信号100和200的空间相位差为90°，表示运动距离的相角θ线性地变化，M＝8和n＝4。无须说明，本发明不局限于这样一个特例。在图5的部分(a)至(e)中，纵轴表示电压，横轴表示运动距离。由于信号100和200的相位超前2π/8(见图5部分(a))，信号S_j-1(见图5部分(b))和信号S_j(见图5部分(c))的每一个在零电平附近形成一个三角。

信号S_j-1和S_j被输入到一个差信号产生装置500(见图3)，该差信号产生装置500根据等式(7)产生一个差信号ΔS_j/n：

ΔS_j/n＝(S_j-1-S_j)/n                        …(7)

图3中，nR₀和R₀表示电阻，参考数字501表示运算放大器。如图5部分(d)中所示，ΔS_j的值几乎为常数。

差信号ΔS_j/n被输入到一个kΔS_j/n产生装置600。图4示出装置600的具体电路配置。n进制计数装置(n进制可逆环形计数器)60的输出信号90(9₁，9₂，...，9_K，...，9_n)作为控制信号被提供给模拟开关元件T₁，T₂，...，T_K，...，T_n，用于决定其导通/不导通，以使开关元件T₁--T_n之一导通而其它开关元件不导通。图4中，只有模拟开关元件T_K处在导通状态。一个阻值为(1/k)q的电阻器设置在模拟开关元件T_K和运算放大器601之间，运算放大器601有一个出信号-kΔS_j/n。

信号-kΔS_j/n和S_j-1被输入到一个判断信号发生装置700，判断信号发生装置700进行计算并根据等式(8)产生一个判断信号Sx：

S_x＝S_j-1-kΔS_j/n

＝S_j-1-(k/n)(S_j-1-S_j)

＝{kS_j+(n-k)S_j-1}/n                          …(8)

图6示出判断信号发生装置700的一个具体电路配置。图6中，r_s表示电阻器，数字701和702表示运算放大器。

参考图1，信号Sx被输入到第一和第二比较装置800和900。第一比较装置800将S_x与0比较，第二比较电路900将S_x与ΔS_j/n比较。

图7示出比较装置800和900的具体电路配置。图7中，参考数字801和901表示比较器，F/F1和F/F2表示触发电路。触发电路F/F1或F/F2响应信号Sx的变化，其输出在比较器801或901的输出由0向1变化的上升边沿从“0”变到“1”。n进制计数装置60在触发电路F/F1或F/F2的输出从0向1变化的上升边沿进行升位或降位计数。kΔS_j/n产生装置600的模拟开关元件T₁--T_n根据n进制计数装置60的输出信号90被转换。另外，通过用一个延迟元件使触发电路F/F1或F/F2的CL输入为带有确定延迟的负值，使其输出从“1”变为“0”。从而能够产生脉冲P₊和P_-。通过提供一个延迟，模拟开关元件T₁-T_n转换时产生的尖峰噪声可被忽略。

参考图1，现在考虑检测信号100和200在一个方向变化的情况，S_j和S_j-1因此而改变，从而引起从S_x＞0的状态向S_x＜0的状态的转变。此时，从第一比较装置800得到输出脉冲P_-。当脉冲P_-被输入到n进制计数装置60时，模拟开关元件T₁-T_n响应k→k-1的转变被转换，以建立S_x＞0的状态。检测信号100和200在另一个方向变化的情况下，S_j和S_j-1因此而改变，从而引起从S_x＜ΔS_j/n的状态向S_x＞ΔS_j/n的状态的转变。

此时，从第二比较装置900得到输出脉冲P₊。当脉冲P₊被输入到n进制计数装置60时，响应k→k+1的转变，S_x＜ΔS_j/n的状态被重新建立。

由于k→k+1或k→k-1的转变被重复，由n进制计数装置60产生进位脉冲50或借位脉冲51并输入到M进制计数装置70，j→j+1或j→j-1的转变在这里被实现。通过构成一个反馈环路以便按上述方法改变k和j，S_x总能满足S_x＞0和S_x＜ΔS_j/n的条件。

虽然上述实施例中这样构成的反馈环路使S_x总是满足S_x＞0和S_x＜ΔS_j/n的条件，也可以这样构成反馈环路，即，使S_x总是满足S_x＜0和Sx＞-ΔS_j/n的条件。

图5的部分(e)示出脉冲P₊或P_-被产生时Sx如何变化以满足Sx＞0和Sx＜ΔS_j/n。由于正弦波SW在0度相角附近被近似看成直线，如果分割数(division number)M足够大，在包括0度的2π/M相角范围内可以将信号ΔS_j＝S_j-1-S_j近似地看成常数。因此能将信号ΔS_j或ΔS_j/n作为参考信号用于比较。

接下来，将描述根据本发明第二实施例的内插脉冲发生装置。在上个实施例中由n进行的分割是一模拟运算，而在本实施例中是数字地进行的。

图10示出本实施例的内插脉冲发生装置的整个配置。由于一起进行M分割操作的M进制计数装置70和相邻两相位选择装置300与上个实施例中的装置相同(见图1)，下面的描述仅说明数字n分割技术。

信号S_j和S_j-1被从相邻两相位选择装置300提供给一个差信号产生装置520，该差信号产生装置520根据等式(9)产生一个信号ΔS_j和一个倒相信号-ΔS_j：

ΔS_j＝S_j-1-S_j                           …(9)

信号ΔS_j和-ΔS_j被输入到一个A/D转换器1100分别作为正和负参考。A/D转换器1100组成一个双极A/D转换器。

图11示出A/D转换器1100的输入电压和输出数据之间的关系。为简化起见，图11仅示出输出数据的最前端4比特。

相邻两相位选择装置300的输出信号S_j-1由A/D转换器1100按照图11的关系转换为数字码。数字化的信号S_j-1被输入到一个比较电路1200，在那里与n进制计数装置61提供的一个信号值进行比较。现在来自n进制计数装置61和A/D转换器1100的输入分别由A和B表示。在A＞B时，比较电路1200使A＞B端输出″真″，在A≤B时使A≤B端输出″真″。A＞B端的输出和A≤B端的输出与来自计时产生电路1300的计时信号1310相与，以产生脉冲P₊或P_-。

n进制计数装置61由一个升位/降位可逆计数器构成。当从比较电路1200接收一个脉冲P₊时，n进制计数装置61将其计数值从k变成k+1。比较器1210的输入端A因此而被更新，并在下一个计时与输入B比较。当从比较电路1200接收一个脉冲P_-时，n进制计数装置61将其计数值从k变成k-1。

由于k→k+1或k→k-1的转变被重复，因此产生了进位脉冲50或借位脉冲51并输入到M进制计数装置70。结果，M进制计数装置70将其计数值j变成j+1或j-1。通过形成一个反馈环路以便按上述方法改变k和j，能够产生计数脉冲P₊和P_-以跟踪检测信号100和200的相角变化。

应指出的是即使检测信号100和200中不发生变化，不必要的计数脉冲P₊和P_-也总是交替地产生。通过加入一个图12所示的阻尼电路可以防止这种现象。即仅当脉冲P₊或P_-连续产生时阻尼电路输出一个升位计数或降位计数脉冲。

接下来，通过假设n进制计数装置61的分割值n为4来描述图10所示的各个组成部分。另外，如上所述，虽然实际上输出数据是不连续的，图11仅示出A/D转换器1100输出数据的最高端4比特并绘出一条直线。由于n等于4，假设n进制计数装置61由一个2比特二进制可逆计数器构成。还假设A/D转换器1100和比较器1210处理x+1比特数据。

图14示出每个A/D转换器1100和n进制计数装置61如何连接到比较器1210。A/D转换器1100的比特与比较器1210的(B输入比特)比特一一对应。对于连接n进制计数装置61的比较器1210的输入端(A输入比特)来说，2^x比特总是被设定为“真”(值为“1”)，2^x-1和2^x-2比特被分配给来自n进制计数装置61的2比特输入，剩余的较低比特总是被设定为“假”(值为“0”)。

参考图13描述内插脉冲发生装置的运算。假设由A/D转换器1100首先数字化的信号S_j-1是(1000....)₂，即OV，n进制计数装置61的计数值k是(00)₂，检测信号100和200的相角以恒定速率变化。这种情况下，如图13中符号B所示，A/D转换器1100的输出，即比较电路1200的输入B在2π/M相位部分中以近似不变的斜率增加。

比较电路1200将输入B与输入A比较，即n进制计数装置61的输出与脉冲发生电路1300提供的计时信号1310同步。

在第一计时，由于A＜B，产生一个脉冲P₊，n进制计数装置61的计数值从(00)₂变为(01)₂。在第二计时，由于A＞B，产生一个脉冲P_-，n进制计数装置61的计数值从(01)₂变为(00)₂。在该方法中，比较电路1200根据A/D转换器1100和n进制计数装置61的输出值之间的比较结果输出一个脉冲P₊或P_-。

在第20，22或24计时，n进制计数装置61的计数值从(11)₂变为(00)₂。此时，n进制计数装置61产生一个进位脉冲50，以使M进制计数装置70的计数值从j变成j+1。在第21或23计时，n进制计数装置61的计数值从(00)₂变为(11)₂。此时，n进制计数装置61产生一个借位脉冲51，以使M进制计数装置70的计数值从j变成j-1。

如果如上所述加入图12的阻尼电路，则不会实现交替地输出脉冲P₊和P_-。即仅当在第7和8计时连续产生脉冲P₊或P_-时输出一个生位或降位脉冲。可以理解由M分割得到的一个周期被进一步分为4份。

在该实施例中，假设n等于4，n进制计数装置61因此被作为一个2比特二进制可逆计数器。另外，比较器1210的A输入比特的2^x比特总被设定为“真”(值为“1”)，n进制计数装置61的输出被提供给2^x-1和2^x-2比特端。只要n是2的某个乘方，通过改变比较器1210的输入A的连接，可以很容易地将上述实施例调节成n大于4的情况。

现在将描述为什么通过计算输入信号，即检测信号Vsinθ和Vcosθ能得到参考信号。可以设想简单地以一个恒压发生器或类似设备代替参考信号ΔS_j，如图5的部分(e)所示理论上近似恒定。然而，由于温度变化或运算放大器执行中的变化会使检测器输出的检测信号Vsinθ和Vcosθ的幅度V改变。如果用于与判断信号Sx比较的参考信号是这样产生，以使该参考信号如同上述实施例ΔS_j的情况，与信号Sj和Sj-1的幅度成比例变化，内插栅距误差的影响能被大大地降低，能够提供具有高精度和分辨率的内插脉冲发生装置。

如上所述，根据本发明，该内插被分两步进行，即M分割数和n分割，并且利用正弦波在0度相位角附近被近似地看成直线。因此，通过使用较少数量的高精度电阻器和两级开关电路能够提供高速运算并具有高精度和分辨率的简单，低价的内插脉冲发生装置(M和n)。

Claims (6)

1.一种接收多个相位的检测信号的内插脉冲发生装置，所述信号是根据相应部件间相对运动的位移产生的，该内插脉冲发生装置还为每个小于检测信号一个周期的预定相位角栅距产生一个计数脉冲，包括：

相邻两相位选择装置，用于通过组合该多个检测信号产生相互偏离2π/M相位值的信号S_j和S_j-1，其中M是一个固定整数；

差信号产生装置，用于产生一个表示信号S_j和S_j-1之间的差的参考信号ΔS；和

比较装置，每当信号S_j或S_j-1变化ΔS/n时产生一个升位脉冲或一个降位脉冲，n是2π/M相位部分中的一个固定整数，其中信号S_j和S_j-1在0两侧存在数值。

2.根据权利要求1的内插脉冲发生装置，还包括：

n进制计数装置，用于通过对升位脉冲和降位脉冲计数输出一个第一计数值和一个进位或借位脉冲，该第一计数值被用来控制比较装置；和

M进制计数装置，用于通过对进位脉冲和借位脉冲计数输出一个第二计数值，该第二计数值被用来控制相邻两相位选择装置。

3.一种接收多个相位的检测信号的内插脉冲发生装置，所述信号是根据相应部件间相对运动的位移产生的，该内插相位的，该内插脉冲发生装置还为每个小于检测信号一个周期的预定相位角栅距产生一个计数脉冲，包括：

接收两个具有相同幅度、相同空间周期以及一个预定空间相差并相对于零电平对称变化的正弦检测信号相邻两相位选择装置，用于通过组合两个正弦检测信号从M个相互偏移预定间隔的正弦信号S₁--S_M中选择两个相邻的正弦信号S_j和S_j-1，其中一个整数j＝1，2，...，M，

差信号产生装置，用于根据ΔS_j/n＝(S_j-1-S_j)/n，产生一个差信号ΔS_j/n，其中n是一个固定整数；

kΔS/n产生装置，用于产生一个信号kΔS/n，其中k是一个整数；

判断信号产生装置，用于以正弦检测信号S_j-1和信号kΔS_j/n为基础，根据S_x＝{KS_j+(n-K)S_j-1}/n产生一个判断信号S_x；

第一比较装置，如果判断信号S_x小于0，该装置输出一个降位脉冲P_-；

第二比较装置，如果判断信号S_x大于ΔS_j/n，该装置输出一个升位脉冲P₊；

n进制计数装置，用于当接到降位脉冲P_-时将整数k减1，并在减得结果等于0的情况下，用n替代k并输出一个借位脉冲，当接到升位脉冲P₊时将整数k加1，并在所加得结果等于n+1的情况下，用1替代k并输出一个进位脉冲，一个信号表示整数k被提供给kΔS_j/n产生装置；和

M进制计数装置，用于当接到借位脉冲时将整数j减1，并在减得结果等于0的情况下，用M替代j，当接到进位脉冲时将整数j加1，并在所加得结果等于M+1的情况下，用1替代j，一个信号表示整数j被提供给了相邻两相位选择装置。

4.根据权利要求3所述的内插脉冲发生装置，其特征在于

如果判断信号S_x小于-ΔS_j/n，则所述第一比较装置输出一个降位脉冲P_-；

如果判断信号S_x大于0，则所述第二比较装置输出一个升位脉冲P₊。

5.一种接收多个相位的检测信号的内插脉冲发生装置，所述信号是根据相应部件间相对运动的位移产生的，该内插脉冲发生装置还为每个小于检测信号一个周期的预定相角栅距产生一个计数脉冲，包括：

接收两个具有相同幅度，相同空间周期，和一个预定空间相差并相对于零电平对称变化的正弦检测信号的相邻两相位选择装置，用于通过组合两个正弦检测信号从M个相互偏移预定间隔的正弦信号S₁-S_M中选择两个相邻的正弦信号S_j和S_j-1，其中一个整数j＝1，2，...，M，

差信号产生装置，用于根据ΔS_j＝S_j-1-S_j产生一个差信号ΔS_j和一个倒相差信号-ΔS_j；

A/D转换装置，利用信号ΔS_j和-ΔS_j作为参考用于A/D转换正弦信号S_j-1；

比较装置，用于将n进制计数装置的输出A与A/D转换装置的输出B进行比较，如果输出A小于或等于输出B，则输出一个升位脉冲P₊，如果输出A大于输出B，则输出一个降位脉冲P_-；

该n进制计数装置，用于当接到降位脉冲P_-时将整数k减1，并在减得结果小于0的情况下，用n-1替代k并输出一个借位脉冲，当接到升位脉冲P+时将整数k加1，并在所加得结果等于n的情况下，用0替代k并输出一个进位脉冲，一个信号表示整数k被提供给了比较装置作为输出A；和

M进制计数装置，用于当接到借位脉冲时将整数j减1，并在减得结果等于0的情况下，用M替代j，当接到进位脉冲时将整数j加1，并在所加得结果等于M+1的情况下，用1替代j，一个信号表示整数j被提供给了相邻两相位选择装置。

6.根据权利要求5的内插脉冲发生装置，还包括一个阻尼电路，用于在仅当连续产生升位脉冲P₊时产生一个升位计数脉冲，在仅当连续产生降位脉冲P_-时产生一个降位计数脉冲，该升位计数脉冲和降位计数脉冲被提供给比较装置分别代替升位脉冲P₊和降位脉冲P_-。

Images