CN105047549A - 利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法 - Google Patents
利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法 Download PDFInfo
- Publication number
- CN105047549A CN105047549A CN201510375660.2A CN201510375660A CN105047549A CN 105047549 A CN105047549 A CN 105047549A CN 201510375660 A CN201510375660 A CN 201510375660A CN 105047549 A CN105047549 A CN 105047549A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal gate
- threshold voltage
- gate device
- fluctuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 46
- 239000002184 metal Substances 0.000 title claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 44
- 239000010703 silicon Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 31
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 13
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000011982 device technology Methods 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract 3
- 238000009792 diffusion process Methods 0.000 description 8
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 5
- 229910004200 TaSiN Inorganic materials 0.000 description 3
- 229910008482 TiSiN Inorganic materials 0.000 description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Abstract
本发明提供了一种利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法，包括：在晶圆上形成氮化硅层，并且在氮化硅层中形成凹槽，而且在凹槽的底部形成内层，并且在内层表面以及凹槽侧壁上依次沉积高k材料介电层和氮化钛层；在所述氮化钛层上淀积冗余硅层；在所述冗余硅层上淀积氮化钽阻挡层；执行退火，以使得所述冗余硅层分别与所述氮化钛层和所述氮化钽阻挡层融合而分别形成氮硅化钛层和氮硅化钽层。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法。
背景技术
在高K(高介电常数)金属栅半导体工艺中，由于金属栅各层金属化合物最终晶向形成的不确定性，造成了功函数的不确定性，最终使得器件的阈值电压存在着很大的波动性。
目前，有许多工艺都在尝试降低这种器件的波动性，金属栅层间的冗余硅技术便是其中之一，但是这类应用并不成熟，方法也不够优化。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种降低高k金属栅器件阈值电压波动的方法，其利用冗余硅的淀积和扩散，与其上下层的栅极金属分别形成氮硅化合物，从而获得良好的材料性能以抑制功函数的波动和阻挡后续上层金属原子的向下扩散，最终降低金属栅器件的阈值电压波动性和不确定性。
为了实现上述技术目的，根据本发明，提供了一种利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法，包括：第一步骤：在晶圆上形成氮化硅层，并且在氮化硅层中形成凹槽，而且在凹槽的底部形成内层，并且在内层表面以及凹槽侧壁上依次沉积高k材料介电层和氮化钛层；第二步骤：在所述氮化钛层上淀积冗余硅层；第三步骤：在所述冗余硅层上淀积氮化钽阻挡层；第四步骤：执行退火，以使得所述冗余硅层分别与所述氮化钛层和所述氮化钽阻挡层融合而分别形成氮硅化钛层和氮硅化钽层。
优选地，在高k金属栅器件工艺中执行所述利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法。
优选地，所述利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法还包括：淀积P型金属栅并最终形成P型金属栅极。
优选地，所述冗余硅层的厚度为5-50埃。
优选地，在第四步骤中，退火温度为50-1250摄氏度。
优选地，在第四步骤中，退火时间为0.1-1000秒。
优选地，所述高k材料介电层的材料为HfO2。
优选地，所述冗余硅层的材料为无定形硅。
在本发明中，提供一种降低高k金属栅器件阈值电压波动的方法，其利用冗余硅的淀积和扩散，与其上下层的栅极金属分别形成氮硅化合物TaSiN和TiSiN，这两种氮硅化合物因其无定形性，本身具有较小的功函数波动，且可以阻挡后续上层金属原子的向下扩散，最终降低金属栅器件的阈值电压波动性和不确定性。由此，本发明能够获得良好的材料性能以抑制功函数的波动和阻挡后续上层金属原子的向下扩散，最终降低金属栅器件的阈值电压波动性和不确定性。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法的第四步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图4示意性地示出了根据本发明优选实施例的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法的各个步骤。
如图1至图4所示，根据本发明优选实施例的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法包括在高k金属栅器件工艺中执行下述各个步骤：
第一步骤：在晶圆10上按照正常工艺流程至高k介电层上方的氮化钛(TiN)淀积完成；换言之，在晶圆10上形成氮化硅层20，并且在氮化硅层20中形成凹槽，而且在凹槽的底部形成内层11，并且在内层11表面以及凹槽侧壁上依次沉积高k材料介电层30和氮化钛层40；优选地，所述高k材料介电层30的材料为HfO2。
第二步骤：在所述氮化钛层40上淀积冗余硅层50；优选地，所述冗余硅层50的材料为无定形硅。优选地，所述冗余硅层50的厚度为5-50埃。
第三步骤：在所述冗余硅层50上淀积氮化钽阻挡层60；
第四步骤：充分退火，以使得所述冗余硅层50分别与所述氮化钛层40和所述氮化钽阻挡层60融合而分别形成氮硅化钛(TiSiN)层70和氮硅化钽(TaSiN)层80。优选地，在第四步骤中，退火温度为50-1250摄氏度(℃)，退火时间为0.1-1000秒(s)。
随后，即可执行后续的工艺，例如P型金属栅淀积以及后续正常金属栅工艺以形成P型金属栅极。
在本发明中，提供一种降低高k金属栅器件阈值电压波动的方法，其利用冗余硅的淀积和扩散，与其上下层的栅极金属分别形成氮硅化合物TaSiN和TiSiN，这两种氮硅化合物因其无定形性，本身具有较小的功函数波动，且可以阻挡后续上层金属原子的向下扩散，最终降低金属栅器件的阈值电压波动性和不确定性。由此，本发明能够获得良好的材料性能以抑制功函数的波动和阻挡后续上层金属原子的向下扩散，最终降低金属栅器件的阈值电压波动性和不确定性。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法，其特征在于包括：
第一步骤：在晶圆上形成氮化硅层，并且在氮化硅层中形成凹槽，而且在凹槽的底部形成内层，并且在内层表面以及凹槽侧壁上依次沉积高k材料介电层和氮化钛层；
第二步骤：在所述氮化钛层上淀积冗余硅层；
第三步骤：在所述冗余硅层上淀积氮化钽阻挡层；
第四步骤：执行退火，以使得所述冗余硅层分别与所述氮化钛层和所述氮化钽阻挡层融合而分别形成氮硅化钛层和氮硅化钽层。
2.根据权利要求1所述的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法，其特征在于，在高k金属栅器件工艺中执行所述利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法。
3.根据权利要求1或2所述的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法，其特征在于还包括：淀积P型金属栅并最终形成P型金属栅极。
4.根据权利要求1或2所述的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法，其特征在于，所述冗余硅层的厚度为5-50埃。
5.根据权利要求1或2所述的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法，其特征在于，在第四步骤中，退火温度为50-1250摄氏度。
6.根据权利要求1或2所述的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法，其特征在于，在第四步骤中，退火时间为0.1-1000秒。
7.根据权利要求1或2所述的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法，其特征在于，所述高k材料介电层的材料为HfO2。
8.根据权利要求1或2所述的利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法，其特征在于，所述冗余硅层的材料为无定形硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510375660.2A CN105047549B (zh) | 2015-06-30 | 2015-06-30 | 利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510375660.2A CN105047549B (zh) | 2015-06-30 | 2015-06-30 | 利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105047549A true CN105047549A (zh) | 2015-11-11 |
| CN105047549B CN105047549B (zh) | 2018-08-24 |
Family
ID=54453997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510375660.2A Active CN105047549B (zh) | 2015-06-30 | 2015-06-30 | 利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047549B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107492551A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN109309054A (zh) * | 2017-07-26 | 2019-02-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436825B1 (en) * | 2000-04-03 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Method of copper barrier layer formation |
| US20040104439A1 (en) * | 2002-12-03 | 2004-06-03 | Asm International N.V. | Method of depositing barrier layer from metal gates |
| US20070001241A1 (en) * | 2005-06-30 | 2007-01-04 | Samsung Electronics Co., Ltd. | Semiconductor devices having nitrogen-incorporated active region and methods of fabricating the same |
| CN101533842A (zh) * | 2008-03-12 | 2009-09-16 | 台湾积体电路制造股份有限公司 | 形成mos器件的金属栅的混合方法 |
| JP4967407B2 (ja) * | 2006-03-29 | 2012-07-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| CN103579319A (zh) * | 2012-07-17 | 2014-02-12 | 国际商业机器公司 | 层叠结构、半导体器件及其制造方法 |
| CN103943492A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN104051252A (zh) * | 2013-03-11 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 高k金属栅结构的制备方法 |
| CN104299994A (zh) * | 2013-07-16 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及晶体管的形成方法 |
-
2015
- 2015-06-30 CN CN201510375660.2A patent/CN105047549B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436825B1 (en) * | 2000-04-03 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Method of copper barrier layer formation |
| US20040104439A1 (en) * | 2002-12-03 | 2004-06-03 | Asm International N.V. | Method of depositing barrier layer from metal gates |
| US20070001241A1 (en) * | 2005-06-30 | 2007-01-04 | Samsung Electronics Co., Ltd. | Semiconductor devices having nitrogen-incorporated active region and methods of fabricating the same |
| JP4967407B2 (ja) * | 2006-03-29 | 2012-07-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| CN101533842A (zh) * | 2008-03-12 | 2009-09-16 | 台湾积体电路制造股份有限公司 | 形成mos器件的金属栅的混合方法 |
| CN103579319A (zh) * | 2012-07-17 | 2014-02-12 | 国际商业机器公司 | 层叠结构、半导体器件及其制造方法 |
| CN103943492A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN104051252A (zh) * | 2013-03-11 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 高k金属栅结构的制备方法 |
| CN104299994A (zh) * | 2013-07-16 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及晶体管的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107492551A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN107492551B (zh) * | 2016-06-12 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN109309054A (zh) * | 2017-07-26 | 2019-02-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105047549B (zh) | 2018-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508447B2 (en) | Non-volatile memory | |
| US10727139B2 (en) | Three-dimensional monolithic vertical field effect transistor logic gates | |
| US9178036B1 (en) | Methods of forming transistor devices with different threshold voltages and the resulting products | |
| US20180286874A1 (en) | Conductive channels and source line coupling | |
| CN102810561A (zh) | 半导体器件及其制造方法 | |
| US20180277429A1 (en) | Semiconductor device and formation thereof | |
| CN108012566A (zh) | 含有垂直堆叠存储器单元的集成结构 | |
| US20150162913A1 (en) | Filed programmable gate array device with programmable interconnect in back end of line portion of the device | |
| KR20150061604A (ko) | Ｈｋ－ｍｇ 프로세스에 임베디드된 스플릿 게이트형 메모리를 위한 ｃｍｐ 제조 방안 | |
| CN104766860A (zh) | 具有多个阈值电压的半导体器件及其制造方法 | |
| US9384996B2 (en) | Method for manufacturing semiconductor device and device manufactured by the same | |
| US9536836B2 (en) | MIS (Metal-Insulator-Semiconductor) contact structures for semiconductor devices | |
| CN105047549A (zh) | 利用冗余硅工艺降低高k金属栅器件阈值电压波动的方法 | |
| US20160225628A1 (en) | Nitridation on hdp oxide before high-k deposition to prevent oxygen ingress | |
| CN102376682B (zh) | 一种半导体器件及其形成方法 | |
| CN104218000A (zh) | 晶体管及其形成方法 | |
| WO2015164215A8 (en) | Methods of forming a memory cell material, and related methods of forming a semiconductor device structure, memory cell materials, and semiconductor device structures | |
| TWI552337B (zh) | 電晶體 | |
| US20200152793A1 (en) | Channel conductivity in memory structures | |
| CN105304568B (zh) | 一种降低高k金属栅器件阈值电压波动的方法 | |
| US8927418B1 (en) | Systems and methods for reducing contact resistivity of semiconductor devices | |
| US20200052106A1 (en) | Methods, apparatus, and system to control gate height and cap thickness across multiple gates | |
| CN107564969B (zh) | Mos变容器、栅极堆叠结构及其制造方法 | |
| CN103094208A (zh) | 晶体管的制造方法 | |
| US9006090B2 (en) | Method for forming shielded gate of MOSFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |