CN107564969B - Mos变容器、栅极堆叠结构及其制造方法 - Google Patents
Mos变容器、栅极堆叠结构及其制造方法 Download PDFInfo
- Publication number
- CN107564969B CN107564969B CN201610512828.4A CN201610512828A CN107564969B CN 107564969 B CN107564969 B CN 107564969B CN 201610512828 A CN201610512828 A CN 201610512828A CN 107564969 B CN107564969 B CN 107564969B
- Authority
- CN
- China
- Prior art keywords
- layer
- work function
- tin
- type work
- tin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 35
- 239000004065 semiconductor Substances 0.000 title abstract description 11
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 8
- 150000004706 metal oxides Chemical class 0.000 title abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 28
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 179
- 238000000151 deposition Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 229910010038 TiAl Inorganic materials 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种MOS变容器、栅极堆叠结构及其制造方法，涉及半导体技术领域。其中，所述栅极堆叠结构包括：位于衬底中的沟道区上方的高K电介质层；在所述高K电介质层上的P型功函数调节层，所述P型功函数调节层包括在垂直沟道的方向上彼此邻接的第一部分和第二部分，其中所述第一部分的厚度大于所述第二部分的厚度；在所述P型功函数调节层上的N型功函数调节层；在所述N型功函数调节层之上的金属栅极。本发明能够提高MOS变容器的调谐范围。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种用于MOS变容器的栅极堆叠结构及其制造方法、以及包括该栅极堆叠结构的MOS变容器。
背景技术
金属氧化物半导体(MOS)变容器被广泛应用中在射频领域中，其调谐范围越大越好。然而，现有的MOS变容器通常采用用于N沟道金属氧化物半导体(NMOS)器件的栅极堆叠结构，调谐范围比较小。
因此，有必要提出一种新的技术方案，能够提高MOS变容器的调谐范围。
发明内容
本公开的一个实施例的目的在于提出一种新的用于MOS变容器的栅极堆叠结构，能够提高MOS变容器的调谐范围。
本公开的另一个实施例的目的在于提出一种新的MOS变容器。
本公开的又一个实施例的目的在于提出一种新的用于MOS变容器的栅极堆叠结构的制造方法。
根据本公开的一个实施例，提供了一种用于MOS变容器的栅极堆叠结构，包括：位于衬底中的沟道区上方的高K电介质层；在所述高K电介质层上的P型功函数调节层，所述P型功函数调节层包括在垂直沟道的方向上彼此邻接的第一部分和第二部分，其中所述第一部分的厚度大于所述第二部分的厚度；在所述P型功函数调节层上的N型功函数调节层；在所述N型功函数调节层之上的金属栅极。
在一个实施例中，所述P型功函数调节层包括在所述高K电介质层的一部分上的第一TiN层、以及在所述第一TiN层和所述高K电介质层的另一部分上的第二TiN层；所述第一部分包括所述第一TiN层和在所述第一TiN层上的第二TiN层；所述第二部分包括在所述高K电介质层的另一部分上的第二TiN层。
在一个实施例中，所述P型功函数调节层包括在所述高K电介质层的一部分上的第一TiN层、在所述第一TiN层上的TaN层、以及在所述TaN层和所述高K电介质层的另一部分上的第二TiN层；所述第一部分包括所述第一TiN层、在所述第一TiN层上的TaN层和在所述TaN层上的第二TiN层；所述第二部分包括在所述高K电介质层的另一部分上的第二TiN层。
在一个实施例中，所述P型功函数调节层包括在所述高K电介质层的一部分上的第一TiN层、在所述第一TiN层和所述高K电介质层的另一部分上的第二TiN层、以及在所述第二TiN层上的TaN层；所述第一部分包括所述第一TiN层、在所述第一TiN层上的第二TiN层和在该第二TiN层上的TaN层；所述第二部分包括在所述高K电介质层的另一部分上的第二TiN层和在该第二TiN层上的TaN层。
在一个实施例中，所述栅极堆叠结构还包括：在所述N型功函数调节层与所述金属栅极之间的阻挡层。
在一个实施例中，所述N型功函数调节层包括TiAl、TiCAl、TiNAl或TiSiAl。
在一个实施例中，所述第一部分和所述第二部分在垂直沟道的方向上的长度的比值为1/9至9。
在一个实施例中，所述金属栅极的材料包括钨。
根据本公开的另一个实施例，提供了一种用于MOS变容器的栅极堆叠结构，包括：位于衬底中的沟道区上方的高K电介质层；在所述高K电介质层上的P型功函数调节层；在所述P型功函数调节层上的N型功函数调节层；在所述N型功函数调节层之上的金属栅极；其中，所述P型功函数调节层包括第一部分和不同于所述第一部分的第二部分；其中，所述第一部分和所述第二部分在垂直沟道的方向上彼此邻接，所述第一部分用于PMOS器件的功函数的调节，所述第二部分用于NMOS器件的功函数的调节。
在一个实施例中，所述P型功函数调节层包括在所述高K电介质层的一部分上的第一TiN层、在所述第一TiN层上的TaN层、以及在所述TaN层和所述高K电介质层的另一部分上的第二TiN层；所述第一部分包括所述第一TiN层、在所述第一TiN层上的TaN层和在所述TaN层上的第二TiN层；所述第二部分包括在所述高K电介质层的另一部分上的第二TiN层。
在一个实施例中，所述P型功函数调节层包括在所述高K电介质层的一部分上的第一TiN层、在所述第一TiN层和所述高K电介质层的另一部分上的第二TiN层、以及在所述第二TiN层上的TaN层；所述第一部分包括所述第一TiN层、在所述第一TiN层上的第二TiN层和在该第二TiN层上的TaN层；所述第二部分包括在所述高K电介质层的另一部分上的第二TiN层和在该第二TiN层上的TaN层。
在一个实施例中，所述第一部分和所述第二部分在垂直沟道的方向上的长度的比值为1/9至9。
在一个实施例中，所述N型功函数调节层包括TiAl、TiCAl、TiNAl或TiSiAl。
根据本公开的又一个实施例，提供了一种MOS变容器，包括：上述任意一个实施例所述的用于MOS变容器的栅极堆叠结构。
根据本公开的再一个实施例，提供了一种用于MOS变容器的栅极堆叠结构的制造方法，包括：提供衬底，所述衬底包括沟道区；在所述沟道区上沉积高K电介质层；在所述高K电介质层上形成P型功函数调节层，所述P型功函数调节层包括在垂直沟道的方向上彼此邻接的第一部分和第二部分，其中所述第一部分的厚度大于所述第二部分的厚度；在所述P型功函数调节层上形成N型功函数调节层；在所述N型功函数调节层之上形成金属栅极。
在一个实施例中，所述在所述高K电介质层上形成P型功函数调节层的步骤包括：在所述高K电介质层上沉积第一TiN层；去除所述高K电介质层的一部分上的第一TiN层；在剩余的第一TiN层和暴露的高K电介质层上沉积第二TiN层。
在一个实施例中，所述在所述高K电介质层上形成P型功函数调节层的步骤包括：在所述高K电介质层上沉积第一TiN层；在所述第一TiN层上沉积TaN层；去除所述高K电介质层的一部分上的第一TiN层和TaN层；在在剩余的TaN层和暴露的高K电介质层上沉积第二TiN层。
在一个实施例中，所述在所述高K电介质层上形成P型功函数调节层的步骤包括：在所述高K电介质层上沉积第一TiN层；去除所述高K电介质层的一部分上的第一TiN层；在剩余的第一TiN层和暴露的高K电介质层上沉积第二TiN层；在所述第二TiN层上沉积TaN层。
在一个实施例中，在所述N型功函数调节层之上形成金属栅极之前，还包括：在所述N型功函数调节层上形成阻挡层。
在一个实施例中，所述N型功函数调节层包括TiAl、TiCAl、TiNAl或TiSiAl。
在一个实施例中，所述第一部分和所述第二部分在垂直沟道的方向上的长度的比值为1/9至9。
在一个实施例中，所述金属栅极的材料包括钨。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1是根据本公开一个实施例的用于MOS变容器的栅极堆叠结构的截面图；
图2A示出了用于MOS变容器的栅极堆叠结构的一个具体实现方式的截面图；
图2B示出了用于MOS变容器的栅极堆叠结构的另一个具体实现方式的截面图；
图2C示出了用于MOS变容器的栅极堆叠结构的又一个具体实现方式的截面图；
图3示出了根据本公开一个实施例的MOS变容器的C-V(电容-栅极电压)曲线的仿真示意图；
图4是根据本公开的一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的简化流程示意图；
图5A示出了根据本公开一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图5B示出了根据本公开一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图5C示出了根据本公开一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图5D示出了根据本公开一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图5E示出了根据本公开一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图5F示出了根据本公开一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图5G示出了根据本公开一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图6A示出了根据本公开另一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图6B示出了根据本公开另一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图6C示出了根据本公开另一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图6D示出了根据本公开另一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图6E示出了根据本公开另一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图6F示出了根据本公开另一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图6G示出了根据本公开另一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图6H示出了根据本公开另一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图7A示出了根据本公开再一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图7B示出了根据本公开再一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图7C示出了根据本公开再一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图7D示出了根据本公开再一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图7E示出了根据本公开再一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图7F示出了根据本公开再一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图7G示出了根据本公开再一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段；
图7H示出了根据本公开再一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的一个阶段。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
本公开的发明人针对MOS变容器的调谐范围较小的问题进行了深入的研究，发现：如果将栅极堆叠结构分为两部分，其中一部分用于PMOS器件的功函数的调节，另一部分用于NMOS器件的功函数的调节，则利用这样的栅极堆叠结构的MOS变容器的调谐范围会比较大。
于是，本公开提供了一种用于MOS变容器的栅极堆叠结构，包括：位于衬底中的沟道区上方的高K电介质层；在高K电介质层上的P型功函数调节层；在P型功函数调节层上的N型功函数调节层；在N型功函数调节层之上的金属栅极。其中，P型功函数调节层包括第一部分和不同于第一部分的第二部分。第一部分和第二部分在垂直沟道的方向上彼此邻接，第一部分用于PMOS器件的功函数的调节，第二部分用于NMOS器件的功函数的调节。
需要说明的是，本公开中，P型功函数调节层是指通常用于调节P沟道金属氧化物半导体(PMOS)器件的功函数的调节层，N型功函数调节层是指通常用于调节N沟道金属氧化物半导体(NMOS)器件的功函数的调节层。
在一个实施例中，P型功函数调节层可以包括在高K电介质层的一部分上的第一TiN层、在第一TiN层上的TaN层、以及在TaN层和高K电介质层的另一部分上的第二TiN层；上述第一部分可以包括第一TiN层、在第一TiN层上的TaN层和在TaN层上的第二TiN层；上述第二部分可以包括在高K电介质层的另一部分上的第二TiN层。
在另一个实施例中，P型功函数调节层可以包括在高K电介质层的一部分上的第一TiN层、在第一TiN层和高K电介质层的另一部分上的第二TiN层、以及在第二TiN层上的TaN层；上述第一部分可以包括第一TiN层、在第一TiN层上的第二TiN层和在该第二TiN层上的TaN层；上述第二部分可以包括在高K电介质层的另一部分上的第二TiN层和在该第二TiN层(也即，在高K电介质层的另一部分上的第二TiN层)上的TaN层。
优选地，上述第一部分和第二部分在垂直沟道的方向上的长度的比值为1/9至9，例如3、5、7等。
此外，发明人发现，只要第一部分的厚度大于第二部分的厚度，则MOS变容器调谐范围即可变大。于是，发明人还提出了如下方案。
需要说明的是，在下文中，除非特别指出，否则下述的“截面图”均指沿着垂直沟道的方向的截面图。
图1是根据本公开一个实施例的用于MOS变容器的栅极堆叠结构的截面图。如图1所示，该栅极堆叠结构包括：位于衬底中的沟道区上方的高K电介质层101、以及在高K电介质层101上的P型功函数调节层102。这里，P型功函数调节层102包括在垂直沟道的方向上彼此邻接的第一部分112和第二部分122，其中第一部分112的厚度大于第二部分122的厚度。优选地，第一部分112和第二部分122在垂直沟道的方向上的长度的比值为1/9至9，例如3、5、7等。
栅极堆叠结构还包括在P型功函数调节层102上的N型功函数调节层103、以及在N型功函数调节层103之上的金属栅极105。优选地，栅极堆叠结构还可以包括在N型功函数调节层103与金属栅极105之间的阻挡层104，例如TiN等。在一个实施例中，N型功函数调节层103可以包括TiAl、TiCAl、TiNAl或TiSiAl。在一个实施例中，金属栅极105的材料包括钨。
本实施例中，栅极堆叠结构中的P型功函数调节层包括两部分，并且其中一部分的厚度大于另一部分的厚度。这可以增大具有这样的栅极堆叠结构的MOS变容器的调谐范围。
应理解，上述栅极堆叠结构中的P型功函数调节层102可以有多种实现方式，只要满足第一部分112的厚度大于第二部分122的厚度即可。
下面结合图2A-图2C介绍用于MOS变容器的栅极堆叠结构的三个具体实现方式。
图2A示出了用于MOS变容器的栅极堆叠结构的一个具体实现方式的截面图。如图2A所示，P型功函数调节层102包括在高K电介质层101的一部分上的第一TiN层201、以及在第一TiN层201和高K电介质层101的另一部分上的第二TiN层202。在该具体实现方式中，第一部分112可以包括第一TiN层201和在第一TiN层201上的第二TiN层202；第二部分122可以包括在高K电介质层101的另一部分上的第二TiN层202。
图2B示出了用于MOS变容器的栅极堆叠结构的另一个具体实现方式的截面图。如图2B所示，P型功函数调节层102包括在高K电介质层101的一部分上的第一TiN层201、在第一TiN层201上的TaN层203、以及在TaN层203和高K电介质层101的另一部分上的第二TiN层202。在该具体实现方式中，第一部分112可以包括第一TiN层201、在第一TiN层201上的TaN层203和在TaN层203上的第二TiN层202；第二部分122可以包括在高K电介质层101的另一部分上的第二TiN层202。
与图2A所示实现方式相比，该实现方式中的第一部分还包括第一TiN层201和第二TiN层202之间的TaN层203，TaN层203可以阻挡N型功函数层103中的金属元素(例如，Al)向第二部分122以下的高K电介质层101中扩散，避免影响高K电介质层101的性能，同时避免TaN层203对第一部分112的功函数的影响。
图2C示出了用于MOS变容器的栅极堆叠结构的又一个具体实现方式的截面图。如图2C所示，P型功函数调节层102包括在高K电介质层101的一部分上的第一TiN层201、在第一TiN层201和高K电介质层101的另一部分上的第二TiN层202、以及在第二TiN层202上的TaN层203。在该具体实现方式中，第一部分112可以包括第一TiN层201、在第一TiN层201上的第二TiN层202和在该第二TiN层202(也即，在第一TiN层201上的第二TiN层202)上的TaN层203；第二部分122可以包括在高K电介质层101的另一部分上的第二TiN层202和在该第二TiN层202(也即，在高K电介质层101的另一部分上的第二TiN层202)上的TaN层203。
与图2A所示实现方式相比，该实现方式中的TaN层203可以阻挡N型功函数层103中的金属元素(例如，Al)向高K电介质层101中扩散，避免影响高K电介质层101的性能。
需要说明的是，上述高K电介质层101包括前述的“高K电介质层101的一部分”和“高K电介质层101的另一部分”，并且，高K电介质层101的一部分和高K电介质层101的另一部分在沿着沟道的方向上彼此邻接。
本公开还提供了一种MOS变容器，MOS变容器可以包括上述任意一个实施例所述的用于MOS变容器的栅极堆叠结构。
图3示出了根据本公开一个实施例的MOS变容器的C-V(电容-栅极电压)曲线的仿真示意图。如图3所示，曲线301是利用NMOS的栅极堆叠结构的MOS变容器的C-V曲线；曲线302是利用PMOS的栅极堆叠结构的MOS变容器的C-V曲线；曲线303是利用根据本公开一个实施例提供的栅极堆叠结构的MOS变容器的C-V曲线。三条曲线的电容最大值基本相同，而在Vg＝0时，曲线303对应的电容最小，因此，曲线303对应的MOS变容器具有最大的调谐范围。
本公开还提供了一种用于MOS变容器的栅极堆叠结构的制造方法，如图4所示，该方法包括如下步骤：
步骤402，提供衬底，衬底包括沟道区。
步骤404，在沟道区上沉积高K电介质层。
步骤406，在高K电介质层上形成P型功函数调节层，P型功函数调节层包括在垂直沟道的方向上彼此邻接的第一部分和第二部分，其中第一部分的厚度大于第二部分的厚度。在一个实施例中，第一部分和第二部分在垂直沟道的方向上的长度的比值为1/9至9。
步骤408，在P型功函数调节层上形成N型功函数调节层。
步骤410，在N型功函数调节层之上形成金属栅极。
图5A-图5G示出了根据本公开一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的不同阶段。
如图5A所示，提供衬底100，衬底100包括沟道区(未示出)，衬底100中还可以形成有浅沟槽隔离结构等。之后，在衬底100中的沟道区上沉积高K电介质层101。应理解，如图5A所示，高K电介质层101可以形成在衬底100中的凹槽中。另外，凹槽中还可以具有半导体鳍片。
如图5B所示，在高K电介质层101上沉积第一TiN层201。
如图5C所示，去除高K电介质层101的一部分上的第一TiN层201。
如图5D所示，在剩余的第一TiN层201和暴露的高K电介质层101上沉积第二TiN层202。这里，剩余的第一TiN层201和第二TiN层202作为P型功函数调节层102。
如图5E所示，在第二TiN层202上形成N型功函数调节层103。N型功函数调节层103的材料例如可以包括TiAl、TiCAl、TiNAl或TiSiAl。
如图5F所示，在N型功函数调节层103上形成阻挡层104，例如TiN、Ti或者二者组成的叠层结构等。阻挡层104一方面可以后续的金属栅极105中的金属向N型功函数金属层103中扩散，另一方面也可以使得后续的金属栅极105与N型功函数金属层103之间的结合更加紧密。
如图5G所示，在阻挡层104上形成金属栅极105，例如钨。
图6A-图6H示出了根据本公开另一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的不同阶段。
如图6A所示，提供衬底100，衬底100包括沟道区(未示出)，衬底100中还可以形成有浅沟槽隔离结构等。之后，在衬底100中的沟道区上沉积高K电介质层101。
如图6B所示，在高K电介质层101上沉积第一TiN层201。
如图6C所示，在第一TiN层201上沉积TaN层203。
如图6D所示，去除高K电介质层101的一部分上的第一TiN层201和去除的第一TiN层201上的TaN层203。
如图6E所示，在剩余的TaN层203和暴露的高K电介质层101上沉积第二TiN层202。这里，剩余的TaN层203和其下的第一TiN层201、以及第二TiN层202作为P型功函数调节层。
如图6F所示，在第二TiN层202上形成N型功函数调节层103。N型功函数调节层103的材料例如可以包括TiAl、TiCAl、TiNAl或TiSiAl。
如图6G所示，在N型功函数调节层103上形成阻挡层104。
如图6H所示，在阻挡层104上形成金属栅极105。
图7A-图7H示出了根据本公开又一个实施例的用于MOS变容器的栅极堆叠结构的制造方法的不同阶段。
如图7A所示，提供衬底100，衬底100包括沟道区(未示出)，衬底100中还可以形成有浅沟槽隔离结构等。之后，在衬底100中的沟道区上沉积高K电介质层101。
如图7B所示，在高K电介质层101上沉积第一TiN层201。
如图7C所示，去除高K电介质层101的一部分上的第一TiN层201。
如图7D所示，在剩余的第一TiN层201和暴露的高K电介质层101上沉积第二TiN层202。
如图7E所示，在第二TiN层202上沉积TaN层203。这里，剩余的第一TiN层201、第二TiN层202和TaN层203作为P型功函数调节层102。
如图7F所示，在TaN层203上形成N型功函数调节层103。N型功函数调节层103的材料例如可以包括TiAl、TiCAl、TiNAl或TiSiAl。TaN层203可以阻挡N型功函数调节层103中的金属元素，例如Al向高K电介质层101扩散。
如图7G所示，在N型功函数调节层103上形成阻挡层104。
如图7H所示，在阻挡层104上形成金属栅极105。
应理解，上述三个实施例介绍的重点不同，三个实施例中的相同或类似步骤的具体实现可以相互参照。
还应理解，上述各层在沉积的过程中也可能沉积在衬底的表面上，图5A-图5G、图6A-图6H、以及图7A-图7H仅示例性地示出了各层材料沉积在凹槽的底部和侧壁。在一个实施例中，在沉积每一层材料后可以进行化学机械抛光；在另一实施例中，在沉积所有材料后，也即，在沉积金属栅极材料后可以进行一次化学机械抛光，以使得金属栅极的上表面与衬底的上表面基本齐平。
上述用于MOS变容器的栅极堆叠结构可以用于平面器件，也可以用于FinFET器件。上述用于MOS变容器的栅极堆叠结构的制造方法也同样适于平面器件和FinFET器件。也即，本公开提供的MOS变容器可以是平面器件，也可以是FinFET器件。
至此，已经详细描述了根据本公开实施例的用于MOS变容器的栅极堆叠结构及其制造方法、及MOS变容器。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。
Claims (22)
1.一种用于MOS变容器的栅极堆叠结构，其特征在于，包括：
位于衬底中的沟道区上方的高K电介质层；
在所述高K电介质层上的P型功函数调节层，所述P型功函数调节层包括在垂直沟道的方向上彼此邻接的第一部分和第二部分，其中所述第一部分的厚度大于所述第二部分的厚度；
在所述P型功函数调节层上的N型功函数调节层；
在所述N型功函数调节层之上的金属栅极。
2.根据权利要求1所述的栅极堆叠结构，其特征在于，所述P型功函数调节层包括在所述高K电介质层的一部分上的第一TiN层、以及在所述第一TiN层和所述高K电介质层的另一部分上的第二TiN层；
所述第一部分包括所述第一TiN层和在所述第一TiN层上的第二TiN层；
所述第二部分包括在所述高K电介质层的另一部分上的第二TiN层。
3.根据权利要求1所述的栅极堆叠结构，其特征在于，所述P型功函数调节层包括在所述高K电介质层的一部分上的第一TiN层、在所述第一TiN层上的TaN层、以及在所述TaN层和所述高K电介质层的另一部分上的第二TiN层；
所述第一部分包括所述第一TiN层、在所述第一TiN层上的TaN层和在所述TaN层上的第二TiN层；
所述第二部分包括在所述高K电介质层的另一部分上的第二TiN层。
4.根据权利要求1所述的栅极堆叠结构，其特征在于，所述P型功函数调节层包括在所述高K电介质层的一部分上的第一TiN层、在所述第一TiN层和所述高K电介质层的另一部分上的第二TiN层、以及在所述第二TiN层上的TaN层；
所述第一部分包括所述第一TiN层、在所述第一TiN层上的第二TiN层和在该第二TiN层上的TaN层；
所述第二部分包括在所述高K电介质层的另一部分上的第二TiN层和在该第二TiN层上的TaN层。
5.根据权利要求1所述的栅极堆叠结构，其特征在于，还包括：
在所述N型功函数调节层与所述金属栅极之间的阻挡层。
6.根据权利要求1所述的栅极堆叠结构，其特征在于，所述N型功函数调节层包括TiAl、TiCAl、TiNAl或TiSiAl。
7.根据权利要求1所述的栅极堆叠结构，其特征在于，所述第一部分和所述第二部分在垂直沟道的方向上的长度的比值为1/9至9。
8.根据权利要求1所述的栅极堆叠结构，其特征在于，所述金属栅极的材料包括钨。
9.一种用于MOS变容器的栅极堆叠结构，其特征在于，包括：
位于衬底中的沟道区上方的高K电介质层；
在所述高K电介质层上的P型功函数调节层；
在所述P型功函数调节层上的N型功函数调节层；
在所述N型功函数调节层之上的金属栅极；
其中，所述P型功函数调节层包括：
第一部分；和
不同于所述第一部分的第二部分；
其中，所述第一部分和所述第二部分在垂直沟道的方向上彼此邻接，所述第一部分用于PMOS器件的功函数的调节，所述第二部分用于NMOS器件的功函数的调节，所述第一部分的厚度大于所述第二部分的厚度。
10.根据权利要求9所述的栅极堆叠结构，其特征在于，所述P型功函数调节层包括在所述高K电介质层的一部分上的第一TiN层、在所述第一TiN层上的TaN层、以及在所述TaN层和所述高K电介质层的另一部分上的第二TiN层；
所述第一部分包括所述第一TiN层、在所述第一TiN层上的TaN层和在所述TaN层上的第二TiN层；
所述第二部分包括在所述高K电介质层的另一部分上的第二TiN层。
11.根据权利要求9所述的栅极堆叠结构，其特征在于，所述P型功函数调节层包括在所述高K电介质层的一部分上的第一TiN层、在所述第一TiN层和所述高K电介质层的另一部分上的第二TiN层、以及在所述第二TiN层上的TaN层；
所述第一部分包括所述第一TiN层、在所述第一TiN层上的第二TiN层和在该第二TiN层上的TaN层；
所述第二部分包括在所述高K电介质层的另一部分上的第二TiN层和在该第二TiN层上的TaN层。
12.根据权利要求9所述的栅极堆叠结构，其特征在于，所述第一部分和所述第二部分在垂直沟道的方向上的长度的比值为1/9至9。
13.根据权利要求9所述的栅极堆叠结构，其特征在于，所述N型功函数调节层包括TiAl、TiCAl、TiNAl或TiSiAl。
14.一种MOS变容器，其特征在于，包括：权利要求1-13任意一项所述的用于MOS变容器的栅极堆叠结构。
15.一种用于MOS变容器的栅极堆叠结构的制造方法，其特征在于，包括：
提供衬底，所述衬底包括沟道区；
在所述沟道区上沉积高K电介质层；
在所述高K电介质层上形成P型功函数调节层，所述P型功函数调节层包括在垂直沟道的方向上彼此邻接的第一部分和第二部分，其中所述第一部分的厚度大于所述第二部分的厚度；
在所述P型功函数调节层上形成N型功函数调节层；
在所述N型功函数调节层之上形成金属栅极。
16.根据权利要求15所述的方法，其特征在于，所述在所述高K电介质层上形成P型功函数调节层的步骤包括：
在所述高K电介质层上沉积第一TiN层；
去除所述高K电介质层的一部分上的第一TiN层；
在剩余的第一TiN层和暴露的高K电介质层上沉积第二TiN层。
17.根据权利要求15所述的方法，其特征在于，所述在所述高K电介质层上形成P型功函数调节层的步骤包括：
在所述高K电介质层上沉积第一TiN层；
在所述第一TiN层上沉积TaN层；
去除所述高K电介质层的一部分上的第一TiN层和TaN层；
在在剩余的TaN层和暴露的高K电介质层上沉积第二TiN层。
18.根据权利要求15所述的方法，其特征在于，所述在所述高K电介质层上形成P型功函数调节层的步骤包括：
在所述高K电介质层上沉积第一TiN层；
去除所述高K电介质层的一部分上的第一TiN层；
在剩余的第一TiN层和暴露的高K电介质层上沉积第二TiN层；
在所述第二TiN层上沉积TaN层。
19.根据权利要求15所述的方法，其特征在于，在所述N型功函数调节层之上形成金属栅极之前，还包括：
在所述N型功函数调节层上形成阻挡层。
20.根据权利要求15所述的方法，其特征在于，所述N型功函数调节层包括TiAl、TiCAl、TiNAl或TiSiAl。
21.根据权利要求15所述的方法，其特征在于，所述第一部分和所述第二部分在垂直沟道的方向上的长度的比值为1/9至9。
22.根据权利要求15所述的方法，其特征在于，所述金属栅极的材料包括钨。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610512828.4A CN107564969B (zh) | 2016-07-01 | 2016-07-01 | Mos变容器、栅极堆叠结构及其制造方法 |
| US15/489,768 US10186593B2 (en) | 2016-07-01 | 2017-04-18 | MOS-varactor design to improve tuning efficiency |
| EP17178369.9A EP3264469A1 (en) | 2016-07-01 | 2017-06-28 | Mos-varactor design to improve tuning efficiency |
| US16/214,201 US10644124B2 (en) | 2016-07-01 | 2018-12-10 | MOS-varactor design to improve tuning efficiency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610512828.4A CN107564969B (zh) | 2016-07-01 | 2016-07-01 | Mos变容器、栅极堆叠结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107564969A CN107564969A (zh) | 2018-01-09 |
| CN107564969B true CN107564969B (zh) | 2020-08-04 |
Family
ID=59258010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610512828.4A Active CN107564969B (zh) | 2016-07-01 | 2016-07-01 | Mos变容器、栅极堆叠结构及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10186593B2 (zh) |
| EP (1) | EP3264469A1 (zh) |
| CN (1) | CN107564969B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564969B (zh) | 2016-07-01 | 2020-08-04 | 中芯国际集成电路制造(北京)有限公司 | Mos变容器、栅极堆叠结构及其制造方法 |
| TWI801222B (zh) * | 2022-04-26 | 2023-05-01 | 國立成功大學 | 多元合金材料層、其製造方法及半導體裝置的電容結構 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8242581B1 (en) * | 2008-11-26 | 2012-08-14 | Altera Corporation | Mixed-gate metal-oxide-semiconductor varactors |
| CN102738246A (zh) * | 2011-04-08 | 2012-10-17 | 英飞凌科技股份有限公司 | 具有金属栅电极的肖特基二极管及其形成方法 |
| CN104299986A (zh) * | 2013-07-15 | 2015-01-21 | 三星电子株式会社 | 半导体器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9503470B2 (en) | 2002-12-24 | 2016-11-22 | Fred Herz Patents, LLC | Distributed agent based model for security monitoring and response |
| US20090057742A1 (en) | 2007-08-30 | 2009-03-05 | Sungjae Lee | Cmos varactor |
| US9548372B2 (en) * | 2015-01-29 | 2017-01-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with tunable work function |
| US9553092B2 (en) * | 2015-06-12 | 2017-01-24 | Globalfoundries Inc. | Alternative threshold voltage scheme via direct metal gate patterning for high performance CMOS FinFETs |
| CN107564969B (zh) | 2016-07-01 | 2020-08-04 | 中芯国际集成电路制造(北京)有限公司 | Mos变容器、栅极堆叠结构及其制造方法 |
-
2016
- 2016-07-01 CN CN201610512828.4A patent/CN107564969B/zh active Active
-
2017
- 2017-04-18 US US15/489,768 patent/US10186593B2/en active Active
- 2017-06-28 EP EP17178369.9A patent/EP3264469A1/en not_active Withdrawn
-
2018
- 2018-12-10 US US16/214,201 patent/US10644124B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8242581B1 (en) * | 2008-11-26 | 2012-08-14 | Altera Corporation | Mixed-gate metal-oxide-semiconductor varactors |
| CN102738246A (zh) * | 2011-04-08 | 2012-10-17 | 英飞凌科技股份有限公司 | 具有金属栅电极的肖特基二极管及其形成方法 |
| CN104299986A (zh) * | 2013-07-15 | 2015-01-21 | 三星电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10644124B2 (en) | 2020-05-05 |
| CN107564969A (zh) | 2018-01-09 |
| US20190109201A1 (en) | 2019-04-11 |
| EP3264469A1 (en) | 2018-01-03 |
| US20180006127A1 (en) | 2018-01-04 |
| US10186593B2 (en) | 2019-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10854503B2 (en) | Semiconductor structure with air gap and method sealing the air gap | |
| US10026655B2 (en) | Dual liner CMOS integration methods for FinFET devices | |
| CN101675513B (zh) | 高k栅极介电质互补金属氧化物半导体结构的阈值调整 | |
| US8994112B2 (en) | Fin field effect transistor (finFET) | |
| CN102479789B (zh) | 用于半导体器件的间隔元件 | |
| CN103022126B (zh) | 具有由高k保护金属层诱导的应变沟道的半导体器件 | |
| CN106601605B (zh) | 栅极堆叠结构、nmos器件、半导体装置及其制造方法 | |
| US20150126023A1 (en) | Methods of forming gate structures with multiple work functions and the resulting products | |
| US20210043626A1 (en) | Integrated Circuit with a Gate Structure and Method Making the Same | |
| KR20070029830A (ko) | 집적 회로 및 그 형성 방법 | |
| US10522535B2 (en) | FinFET varactor with low threshold voltage and method of making the same | |
| US20100308418A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
| US20170077258A1 (en) | Preventing leakage inside air-gap spacer during contact formation | |
| US9985037B2 (en) | Method and structure for finFET SRAM | |
| CN106558482B (zh) | 一种半导体器件及其制造方法 | |
| US20230369450A1 (en) | Gate structure and methods thereof | |
| US7911028B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9985105B2 (en) | Method of manufacturing a PMOS transistor comprising a dual work function metal gate | |
| CN109216177B (zh) | 栅极结构及其方法 | |
| US20150236133A1 (en) | Devices and methods of forming higher tunability finfet varactor | |
| CN107564969B (zh) | Mos变容器、栅极堆叠结构及其制造方法 | |
| CN107369650B (zh) | 多阈值电压晶体管及其形成方法 | |
| CN106816464B (zh) | 半导体装置的制造方法 | |
| TW201539759A (zh) | 半導體元件結構及製造方法 | |
| CN106298665B (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |