CN105045697A - 一种pcie信号完整性测试系统和方法 - Google Patents

Abstract

本发明提供一种PCIE信号完整性测试系统和方法，该系统包括：主板板卡、PCIE总线、PCIE装置和测试装置，主板板卡包含中央处理器和XDP接口，中央处理器通过XDP接口与测试装置互连，接收测试装置发送来的数据信号，通过PCIE总线与PCIE装置互连，将第一测试数据发送给PCIE装置，并接收到PCIE装置发送的接收数据，形成第二测试数据，将该第二测试数据发送给测试装置；测试装置加载了测试脚本，调节所述PCIE总线的电压和信号时序，当第一测试数据与第二测试数据不同时，如果当前电压和当前信号时序符合要求，则确定该PCIE总线的信号完整性通过测试，可有效提高PCIE总线的信号完整性测试效率。

Description

一种PCIE信号完整性测试系统和方法

技术领域

本发明涉及电子通信领域，特别涉及一种PCIE信号完整性测试装置、系统和方法。

背景技术

随着计算机技术的快速发展，数据的传输速率越来越高，对于PCIE来说，随着数据传输速率的不断提高，信号完整性问题的风险也随之增大，PCIE信号完整性测试已是必不可少的项目。

目前，对于PCIE信号完整性的测试主要通过专门的信号测试设备如示波器、误码仪来测试信号完整性，该专门的信号测试设备通过依次对PCIE中每条分线的信号完整性进行测试，达到测试PCIE总线信号完整性的目的，由于这种方法需对每条分线的信号完整性进行测试，使得PCIE总线的信号完整性测试效率较低。

发明内容

本发明提供一种PCIE信号完整性测试系统和方法，以提高PCIE总线的信号完整性测试效率。

一种PCIE信号完整性测试系统，包括：主板板卡、PCIE总线、PCIE装置和测试装置，其中，

所述主板板卡包含了至少一个中央处理器和XDP接口，其中，所述至少一个中央处理器中，每一个中央处理器通过所述XDP接口与所述测试装置互连，并通过所述PCIE总线与所述PCIE装置互连；

所述中央处理器，用于通过XDP接口接收所述测试装置发送来的数据信号，通过所述PCIE总线将所述数据信号中携带的第一测试数据发送给所述PCIE装置，并通过所述PCIE总线接收到所述PCIE装置发送的接收数据，形成第二测试数据，将该第二测试数据通过所述XDP接口发送给所述测试装置；

所述PCIE装置，用于通过所述PCIE总线接收所述第一测试数据，形成接收数据，并将该接收数据通过所述PCIE总线发送给所述至少一个中央处理器；

所述测试装置加载了测试脚本，通过运行该测试脚本调节所述PCIE总线的电压和信号时序，通过所述XDP接口发送所述数据信号给所述至少一个中央处理器，通过所述XDP接口接收所述至少一个中央处理器发送的所述第二测试数据，当所述第一测试数据与所述第二测试数据不同时，获取当前电压和当前信号时序，并判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前信号时序的绝对值是否大于等于所述PCIE总线的信号时序限值，当判断结果为是时，则确定该PCIE总线的信号完整性通过测试。

优选地，该系统进一步包括：

USB-XDP3接口，用于连接所述XDP接口和所述测试装置，将所述数据信号转发给所述XDP接口，并将所述第二测试数据转发给所述测试装置。

优选地，所述测试装置安装了IntelEVTS软件，所述测试脚本在所述IntelEVTS软件上运行；

所述测试装置，进一步用于设定电压和信号时序的调节规则，并按照所述设定的电压和信号时序，通过运行所述IntelEVTS软件中的测试脚本调节所述PCIE总线的电压和信号时序。

优选地，所述测试装置，进一步用于建立所述PCIE总线中各个分线信息、所述至少一个中央处理器端口信息和所述PCIE装置端口信息间的对应关系，在确定所述PCIE总线中一条或多条待测试分线后，根据该对应关系，确定所述PCIE总线中一条或多条待测试分线对应的所述中央处理器和所述PCIE装置，通过所述XDP接口发送所述数据信号给所述一条或多条待测试分线对应的所述中央处理器，通过所述XDP接口接收所述一条或多条待测试分线对应的所述中央处理器发送的所述第二测试数据。

优选地，所述PCIE总线的电压限值为15.1，所述PCIE总线的信号时序限值为10.2；

所述测试装置，用于判断所述当前电压绝对值是否大于等于15.1和当前信号时序的绝对值是否大于等于10.2，当判断结果为是时，则确定该PCIE总线的信号完整性通过测试。

一种PCIE信号完整性测试方法，在测试装置上加载测试脚本，并通过运行该测试脚本调节PCIE总线的电压和信号时序，还包括：

发送数据信号给至少一个中央处理器，所述数据信号包括：控制指令和第一测试数据；

通过所述控制指令，控制所述至少一个中央处理器接收所述第一测试数据，将该第一测试数据通过PCIE总线发送给PCIE装置形成接收数据，并控制所述至少一个中央处理器接收所述接收数据，形成第二测试数据；

接收所述至少一个中央处理器发送的所述第二测试数据；

当所述第一测试数据与所述第二测试数据不同时，获取当前电压和当前信号时序；

判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前信号时序的绝对值是否大于等于所述PCIE总线的信号时序限值，如果是，则该PCIE总线的信号完整性通过测试。

优选地，该方法进一步包括：在所述至少一个中央处理器所在的主板板卡上设置XDP接口，并通过USB-XDP3接口连接所述XDP接口和所述测试装置；

所述发送数据信号给至少一个中央处理器，包括：通过所述USB-XDP3接口和所述XDP接口，发送数据信号给至少一个中央处理器；

所述接收所述至少一个中央处理器发送的所述第二测试数据，包括：通过所述USB-XDP3接口和所述XDP接口，接收所述至少一个中央处理器发送的所述第二测试数据。

优选地，该方法进一步包括：在所述测试装置上安装IntelEVTS软件，所述测试脚本在所述IntelEVTS软件上运行；

设定电压和信号时序的调节规则；

所述通过运行该测试脚本按序调节PCIE总线的电压和信号时序，包括：按照所述设定的电压和信号时序，通过运行所述IntelEVTS软件中的测试脚本调节所述PCIE总线的电压和信号时序。

优选地，该方法进一步包括：建立所述PCIE总线中各个分线信息、所述至少一个中央处理器端口信息和所述PCIE装置端口信息间的对应关系；

在所述发送数据信号给至少一个中央处理器之前，进一步包括：确定所述PCIE总线中一条或多条待测试分线，根据所述对应关系，确定所述一条或多条待测试分线对应的所述中央处理器；

所述发送数据信号给至少一个中央处理器，包括：发送数据信号给所述所述PCIE总线中一条或多条待测试分线对应的所述中央处理器；

所述通过所述控制指令，控制所述至少一个中央处理器接收所述第一测试数据，包括：通过所述控制指令，控制所述所述PCIE总线中一条或多条待测试分线对应的所述中央处理器接收所述第一测试数据；

所述接收所述至少一个中央处理器发送的所述第二测试数据，包括：接收所述所述PCIE总线中一条或多条待测试分线对应的所述中央处理器发送的所述第二测试数据。

优选地，所述PCIE总线的电压限值为15.1，所述PCIE总线的信号时序限值为10.2；

所述判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前信号时序的绝对值是否大于等于所述PCIE总线的信号时序限值，包括：判断所述当前电压绝对值是否大于等于15.1和当前信号时序的绝对值是否大于等于10.2。

本发明实施例提供了一种PCIE信号完整性测试系统和方法，该系统包括主板板卡、PCIE总线、PCIE装置和测试装置，其中，所述主板板卡包含了至少一个中央处理器和XDP接口，其中，所述至少一个中央处理器中，每一个中央处理器通过所述XDP接口与所述测试装置互连，并通过所述PCIE总线与所述PCIE装置互连；所述中央处理器，用于通过XDP接口和所述输入端口接收所述测试装置发送来的数据信号，通过所述PCIE总线将所述数据信号中携带的第一测试数据发送给所述PCIE装置，并通过所述PCIE总线接收到所述PCIE装置发送的接收数据，形成第二测试数据，将该第二测试数据通过所述输出端口和所述XDP接口发送给所述测试装置；所述PCIE装置，用于通过所述PCIE总线接收所述第一测试数据，形成接收数据，并将该接收数据通过所述PCIE总线发送给所述至少一个中央处理器；所述测试装置加载了测试脚本，通过运行该测试脚本调节所述PCIE总线的电压和信号时序，通过所述XDP接口发送所述数据信号给所述至少一个中央处理器，通过所述XDP接口接收所述至少一个中央处理器发送的所述第二测试数据，当所述第一测试数据与所述第二测试数据不同时，获取当前电压和当前信号时序，并判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前信号时序的绝对值是否大于等于所述PCIE总线的信号时序限值，当判断结果为是时，则确定该PCIE总线的信号完整性通过测试，通过该系统可有效提高PCIE总线的信号完整性测试效率。

附图说明

图1为本发明实施例提供的一种PCIE信号完整性测试系统结构示意图；

图2为本发明实施例提供的一种PCIE信号完整性测试方法流程图；

图3为本发明另一实施例提供的一种PCIE信号完整性测试方法流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供的一种PCIE信号完整性测试系统，包括：主板板卡101、PCIE总线102、PCIE装置103和测试装置104，其中，

所述主板板卡101包含了至少一个中央处理器1011和XDP接口1012，其中，所述至少一个中央处理器1011中，每一个中央处理器1011通过所述XDP接口1012与所述测试装置104互连，并通过所述PCIE总线102与所述PCIE装置103互连；

所述中央处理器1011，用于通过XDP接口1012接收所述测试装置104发送来的数据信号，通过所述PCIE总线102将所述数据信号中携带的第一测试数据发送给所述PCIE装置103，并通过所述PCIE总线102接收到所述PCIE装置103发送的接收数据，形成第二测试数据，将该第二测试数据通过所述XDP接口1012发送给所述测试装置104；

所述PCIE装置103，用于通过所述PCIE总线102接收所述第一测试数据，形成接收数据，并将该接收数据通过所述PCIE总线102发送给所述至少一个中央处理器1011；

所述测试装置104加载了测试脚本，通过运行该测试脚本调节所述PCIE总线的电压和信号时序，通过所述XDP接口1012发送所述数据信号给所述至少一个中央处理器1011，通过所述XDP接口1012接收所述至少一个中央处理器1011发送的所述第二测试数据，当所述第一测试数据与所述第二测试数据不同时，获取当前电压和当前信号时序，并判断所述当前电压的绝对值是否大于等于所述PCIE总线102的电压限值和当前信号时序的绝对值是否大于等于所述PCIE总线102的信号时序限值，当判断结果为是时，则确定该PCIE总线102的信号完整性通过测试。

在本发明另一实施例中，上述PCIE信号完整性测试系统，进一步包括：

USB-XDP3接口(图中未示出)，用于连接所述XDP接口和所述测试装置，将所述数据信号转发给所述XDP接口，并将所述第二测试数据转发给所述测试装置。

在本发明另一实施例中，所述测试装置104安装了IntelEVTS软件，所述测试脚本在所述IntelEVTS软件上运行；

所述测试装置104，进一步用于设定电压和信号时序的调节规则，并按照所述设定的电压和信号时序，通过运行所述IntelEVTS软件中的测试脚本调节所述PCIE总线的电压和信号时序。

在本发明又一实施例中，所述测试装置104，进一步用于建立PCIE总线中各个分线信息、所述至少一个中央处理器端口信息和所述PCIE装置端口信息间的对应关系，在确定一条或多条待测试分线后，根据该对应关系，确定所述一条或多条待测试分线对应的所述中央处理器和所述PCIE装置，通过所述XDP接口发送所述数据信号给所述一条或多条待测试分线对应的所述中央处理器，通过所述XDP接口接收所述一条或多条待测试分线对应的所述中央处理器发送的所述第二测试数据。

在本发明另一实施例中，所述PCIE总线102的电压限值为15.1，所述PCIE总线的信号时序限值为10.2；

所述测试装置104，用于判断所述当前电压绝对值是否大于等于15.1和当前信号时序的绝对值是否大于等于10.2，当判断结果为是时，则确定该PCIE总线的信号完整性通过测试。

如图2所示，本发明实施例提供一种PCIE信号完整性测试方法，该方法包括步骤如下：

步骤201：在测试装置上加载测试脚本，并通过运行该测试脚本调节PCIE总线的电压和信号时序；

步骤202：发送数据信号给至少一个中央处理器，所述数据信号包括：控制指令和第一测试数据；

步骤203：通过所述控制指令，控制所述至少一个中央处理器接收所述第一测试数据，将该第一测试数据通过PCIE总线发送给PCIE装置形成接收数据，并控制所述至少一个中央处理器接收所述接收数据，形成第二测试数据；

步骤204：接收所述至少一个中央处理器发送的所述第二测试数据；

步骤205：当所述第一测试数据与所述第二测试数据不同时，获取当前电压和当前信号时序；

步骤206：判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前信号时序的绝对值是否大于等于所述PCIE总线的信号时序限值，如果是，则执行步骤207，否则，执行步骤208；

步骤207：所述PCIE总线的信号完整性通过测试；

步骤208：所述PCIE总线的信号完整性未通过测试。

在本发明一个实施例中，为了能够使测试装置与中央处理器相连，使测试装置尽可能的简单，本发明实施例，进一步包括：在所述至少一个中央处理器所在的主板板卡上设置XDP接口，并通过USB-XDP3接口连接所述XDP接口和所述测试装置；那么，步骤202的具体实施方式：通过所述USB-XDP3接口和所述XDP接口，发送数据信号给至少一个中央处理器；步骤204的具体实施方式：通过所述USB-XDP3接口和所述XDP接口，接收所述至少一个中央处理器发送的所述第二测试数据。

在本发明一个实施例中，为了能够与PCIE总线相匹配，准确获取PCIE总线的相关信息，并准确获取电压和信号时序，本发明实施例进一步包括：在所述测试装置上安装IntelEVTS软件，所述测试脚本在所述IntelEVTS软件上运行，并设定电压和信号时序的调节规则；步骤201的具体实施方式：按照所述设定的电压和信号时序，通过运行所述IntelEVTS软件中的测试脚本调节所述PCIE总线的电压和信号时序。

在本发明一个实施例中，为了能够准确定位需要测试的PCIE总线中需要测试的分线及其对应的中央处理器，本发明实施例的方法进一步包括：建立所述PCIE总线中各个分线信息、所述至少一个中央处理器端口信息和所述PCIE装置端口信息间的对应关系；在步骤201之后，步骤202之前，进一步包括：确定所述PCIE总线中一条或多条待测试分线，根据所述对应关系，确定所述一条或多条待测试分线对应的所述中央处理器，在这一方法中，步骤202的具体实施方式：发送数据信号给所述所述PCIE总线中一条或多条待测试分线对应的所述中央处理器；步骤203的具体实施方式：通过所述控制指令，控制所述所述PCIE总线中一条或多条待测试分线对应的所述中央处理器接收所述第一测试数据；步骤204的具体实施方式：接收所述所述PCIE总线中一条或多条待测试分线对应的所述中央处理器发送的所述第二测试数据。

在本发明一个实施例中，为了使电压和时序限值更加合理，本发明实施例选择Intel规范中规定的电压限值15.1和时序限值10.2作为步骤206的判断标准，步骤206的具体实施方式：判断所述当前电压绝对值是否大于等于15.1和当前信号时序的绝对值是否大于等于10.2。

如图3所示，本发明实施例以一个中央处理器通过PCIE总线与一个PCIE装置相连为例，展开说明PCIE信号完整性测试方法，该方法包括步骤如下：

步骤300：在测试装置上安装IntelEVTS软件，在IntelEVTS软件上加载测试脚本，并设定电压和信号时序的调节规则，建立PCIE总线、中央处理器端口信息和PCIE装置端口信息间的对应关系；

值得说明的是，当有多条待测试分线时，通过该步骤确定的对应关系，可以确定所述PCIE总线中多条待测试分线，根据上述对应关系，确定所述多条待测试分线对应的所述中央处理器当中央处理器CPU和PCIE装置有多个时，每一个CPU对应PCIE总线中的一条分线，例如：CPU0对应分线1以及PCIE装置端口1，CPU1对应分线2以及PCIE装置端口2等等，通过该步骤中建立的这种对应关系，可以避免数据信号发送过程中产生错误，在该实施例中，为了能够清楚地说明测试过程，详细说明一个中央处理器CPU0、一条PCIE总线和一个PCIE装置中，信号完整性的测试过程。

步骤301：在中央处理器所在的主板板卡上设置XDP接口，并通过USB-XDP3接口连接所述XDP接口和所述测试装置；

通过该过程可以使测试装置更加简单，例如：通过将IntelEVTS软件安装在笔记本上，那么笔记本即可作为测试装置，由于笔记本接口与中央处理器CPU的接口不匹配，那么通过USB-XDP3接口和XDP接口，即可完全解决接口不匹配的问题，使测试装置更加简单易操作。

步骤302：按照电压和信号时序的调节规则，通过运行测试脚本调节PCIE总线的电压和信号时序；

例如：可以设置电压从0开始，依次调节到-5、5、-10、10、-15以及15等等；信号时序从0开始，依次调节到-1、1、-2、2、-3以及3等等，那么测试脚本将按照这样的调节顺序调节电压和信号时序，直到出现第一测试数据与第二测试数据不相同时，则停止调节。

步骤303：通过USB-XDP3接口和XDP接口，发送数据信号给中央处理器；

例如：测试装置发送携带有第一测试数据0110101的数据信号给CPU0的过程，是测试装置通过USB-XDP3接口和XDP接口将0110101发送给CPU0。

步骤304：通过所述控制指令，控制所述中央处理器接收第一测试数据，将该第一测试数据通过PCIE总线发送给PCIE装置形成接收数据，并控制所述中央处理器接收所述接收数据，形成第二测试数据；

在该步骤中，主要是通过测试装置来控制测试数据的发送和接收，首先将第一测试数据0110101发送给CPU0，然后CPU0通过PCIE总线发送给PCIE装置，由于PCIE总线对于信号的衰减等作用，PCIE装置接收到的接收数据与第一测试数据可能一致也可能不一致，PCIE装置将其接收到的接收数据通过PCIE总线发送给CPU0，而CPU0接收到的数据作为第二测试数据，该第二测试数据与接收数据可能一致也可能不一致。

步骤305：通过USB-XDP3接口和XDP接口，接收所述中央处理器发送的所述第二测试数据；

步骤306：当所述第一测试数据与所述第二测试数据不同时，获取当前电压和当前信号时序；

在第一测试数据与第二测试数据相同时，将不断调节电压和时序，并时刻监测对应电压和时序的第一测试数据与第二测试数据是否相同，当出现不同时，获取当前电压和当前信号时序；例如：当电压为32、时序为17时，出现第一测试数据为0110101，而第二测试数据为011010，则获取该电压为32、时序为17；

如下表所示，为对PCIE总线中多条分线进行完整性测试得到的电压和时序值，即在将电压和时序调节到表中值时，对应的分线的第一测试数据与第二测试数据不同。

步骤307：判断所述当前电压绝对值是否大于等于15.1和当前信号时序的绝对值是否大于等于10.2，如果是，则执行步骤308，否则，执行步骤309；

在本发明实施例中，选择Intel规范中规定的电压限值15.1和时序限值10.2作为判断的标准，如上表中测得的分线1中时序的绝对值有一个为10小于10.2，则该分线1没有通过信号完整性测试；而分线0其电压绝对值为32和31，大于15.1；时序绝对值为17和15，大于10.2，则分线0通过了信号完整性测试，但由于该PCIE总线中，分线1未通过完整性测试，则该PCIE总线并未通过信号完整性测试。

步骤308：所述PCIE总线的信号完整性通过测试；

步骤309：所述PCIE总线的信号完整性未通过测试。

上述发明实施例至少可以达到如下有益效果：

1.上述系统包括主板板卡、PCIE总线、PCIE装置和测试装置，其中，所述主板板卡包含了至少一个中央处理器和XDP接口，其中，所述至少一个中央处理器中，每一个中央处理器通过所述XDP接口与所述测试装置互连，并通过所述PCIE总线与所述PCIE装置互连；所述中央处理器，用于通过XDP接口和所述输入端口接收所述测试装置发送来的数据信号，通过所述PCIE总线将所述数据信号中携带的第一测试数据发送给所述PCIE装置，并通过所述PCIE总线接收到所述PCIE装置发送的接收数据，形成第二测试数据，将该第二测试数据通过所述输出端口和所述XDP接口发送给所述测试装置；所述PCIE装置，用于通过所述PCIE总线接收所述第一测试数据，形成接收数据，并将该接收数据通过所述PCIE总线发送给所述至少一个中央处理器；所述测试装置加载了测试脚本，通过运行该测试脚本调节所述PCIE总线的电压和信号时序，通过所述XDP接口发送所述数据信号给所述至少一个中央处理器，通过所述XDP接口接收所述至少一个中央处理器发送的所述第二测试数据，当所述第一测试数据与所述第二测试数据不同时，获取当前电压和当前信号时序，并判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前信号时序的绝对值是否大于等于所述PCIE总线的信号时序限值，当判断结果为是时，则确定该PCIE总线的信号完整性通过测试，通过该系统可有效提高PCIE总线的信号完整性测试效率。

2.通过在所述至少一个中央处理器所在的主板板卡上设置XDP接口，并通过USB-XDP3接口连接所述XDP接口和所述测试装置，可以使测试装置与中央处理器相连，同时，通过该过程，可以使测试装置尽可能的简单。

3.上述测试过程是通过测试装置发送和接收测试数据，并对比其发送和接收到的数据是不是一致，获取数据不一致时的电压和时序，并根据得到的电压和时序直接判断出是否通过信号完整性测试，这整个过程不需要人工干预，可快速准确的判断信号测量的结果。

需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个〃〃〃〃〃〃”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种PCIE信号完整性测试系统，其特征在于，包括：主板板卡、PCIE总线、PCIE装置和测试装置，其中，

所述主板板卡包含了至少一个中央处理器和XDP接口，其中，所述至少一个中央处理器中，每一个中央处理器通过所述XDP接口与所述测试装置互连，并通过所述PCIE总线与所述PCIE装置互连；

所述中央处理器，用于通过XDP接口接收所述测试装置发送来的数据信号，通过所述PCIE总线将所述数据信号中携带的第一测试数据发送给所述PCIE装置，并通过所述PCIE总线接收到所述PCIE装置发送的接收数据，形成第二测试数据，将该第二测试数据通过所述XDP接口发送给所述测试装置；

所述PCIE装置，用于通过所述PCIE总线接收所述第一测试数据，形成接收数据，并将该接收数据通过所述PCIE总线发送给所述至少一个中央处理器；

所述测试装置加载了测试脚本，通过运行该测试脚本调节所述PCIE总线的电压和信号时序，通过所述XDP接口发送所述数据信号给所述至少一个中央处理器，通过所述XDP接口接收所述至少一个中央处理器发送的所述第二测试数据，当所述第一测试数据与所述第二测试数据不同时，获取当前电压和当前信号时序，并判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前信号时序的绝对值是否大于等于所述PCIE总线的信号时序限值，当判断结果为是时，则确定该PCIE总线的信号完整性通过测试。

2.根据权利要求1所述的系统，其特征在于，进一步包括：

USB-XDP3接口，用于连接所述XDP接口和所述测试装置，将所述数据信号转发给所述XDP接口，并将所述第二测试数据转发给所述测试装置。

3.根据权利要求1所述的系统，其特征在于，所述测试装置安装了IntelEVTS软件，所述测试脚本在所述IntelEVTS软件上运行；

所述测试装置，进一步用于设定电压和信号时序的调节规则，并按照所述设定的电压和信号时序，通过运行所述IntelEVTS软件中的测试脚本调节所述PCIE总线的电压和信号时序。

4.根据权利要求1或3所述的系统，其特征在于，所述测试装置，进一步用于建立所述PCIE总线中各个分线信息、所述至少一个中央处理器端口信息和所述PCIE装置端口信息间的对应关系，在确定所述PCIE总线中一条或多条待测试分线后，根据该对应关系，确定所述PCIE总线中一条或多条待测试分线对应的所述中央处理器和所述PCIE装置，通过所述XDP接口发送所述数据信号给所述一条或多条待测试分线对应的所述中央处理器，通过所述XDP接口接收所述一条或多条待测试分线对应的所述中央处理器发送的所述第二测试数据。

5.根据权利要求1所述的系统，其特征在于，所述PCIE总线的电压限值为15.1，所述PCIE总线的信号时序限值为10.2；

所述测试装置，用于判断所述当前电压绝对值是否大于等于15.1和当前信号时序的绝对值是否大于等于10.2，当判断结果为是时，则确定该PCIE总线的信号完整性通过测试。

6.一种PCIE信号完整性测试方法，其特征在于，在测试装置上加载测试脚本，并通过运行该测试脚本调节PCIE总线的电压和信号时序，还包括：

发送数据信号给至少一个中央处理器，所述数据信号包括：控制指令和第一测试数据；

通过所述控制指令，控制所述至少一个中央处理器接收所述第一测试数据，将该第一测试数据通过PCIE总线发送给PCIE装置形成接收数据，并控制所述至少一个中央处理器接收所述接收数据，形成第二测试数据；

接收所述至少一个中央处理器发送的所述第二测试数据；

当所述第一测试数据与所述第二测试数据不同时，获取当前电压和当前信号时序；

判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前信号时序的绝对值是否大于等于所述PCIE总线的信号时序限值，如果是，则该PCIE总线的信号完整性通过测试。

7.根据权利要求6所述的方法，其特征在于，进一步包括：在所述至少一个中央处理器所在的主板板卡上设置XDP接口，并通过USB-XDP3接口连接所述XDP接口和所述测试装置；

所述发送数据信号给至少一个中央处理器，包括：通过所述USB-XDP3接口和所述XDP接口，发送数据信号给至少一个中央处理器；

所述接收所述至少一个中央处理器发送的所述第二测试数据，包括：通过所述USB-XDP3接口和所述XDP接口，接收所述至少一个中央处理器发送的所述第二测试数据。

8.根据权利要求1所述的方法，其特征在于，进一步包括：在所述测试装置上安装IntelEVTS软件，所述测试脚本在所述IntelEVTS软件上运行；

设定电压和信号时序的调节规则；

所述通过运行该测试脚本按序调节PCIE总线的电压和信号时序，包括：按照所述设定的电压和信号时序，通过运行所述IntelEVTS软件中的测试脚本调节所述PCIE总线的电压和信号时序。

9.根据权利要求6所述的方法，其特征在于，进一步包括：建立所述PCIE总线中各个分线信息、所述至少一个中央处理器端口信息和所述PCIE装置端口信息间的对应关系；

在所述发送数据信号给至少一个中央处理器之前，进一步包括：确定所述PCIE总线中一条或多条待测试分线，根据所述对应关系，确定所述一条或多条待测试分线对应的所述中央处理器；

所述发送数据信号给至少一个中央处理器，包括：发送数据信号给所述所述PCIE总线中一条或多条待测试分线对应的所述中央处理器；

所述通过所述控制指令，控制所述至少一个中央处理器接收所述第一测试数据，包括：通过所述控制指令，控制所述所述PCIE总线中一条或多条待测试分线对应的所述中央处理器接收所述第一测试数据；

所述接收所述至少一个中央处理器发送的所述第二测试数据，包括：接收所述所述PCIE总线中一条或多条待测试分线对应的所述中央处理器发送的所述第二测试数据。

10.根据权利要求6所述的方法，其特征在于，所述PCIE总线的电压限值为15.1，所述PCIE总线的信号时序限值为10.2；

所述判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前信号时序的绝对值是否大于等于所述PCIE总线的信号时序限值，包括：判断所述当前电压绝对值是否大于等于15.1和当前信号时序的绝对值是否大于等于10.2。