CN105023833A - 通过含掺杂剂的聚合物膜对基材进行掺杂 - Google Patents

通过含掺杂剂的聚合物膜对基材进行掺杂 Download PDF

Info

Publication number
CN105023833A
CN105023833A CN201510215814.1A CN201510215814A CN105023833A CN 105023833 A CN105023833 A CN 105023833A CN 201510215814 A CN201510215814 A CN 201510215814A CN 105023833 A CN105023833 A CN 105023833A
Authority
CN
China
Prior art keywords
dopant
base material
copolymer
polymer
territory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510215814.1A
Other languages
English (en)
Other versions
CN105023833B (zh
Inventor
R·A·赛格曼
B·C·波普尔
P·特雷福纳斯三世
A·T·黑什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Dow Global Technologies LLC
Rohm and Haas Electronic Materials LLC
Original Assignee
University of California
Dow Global Technologies LLC
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California, Dow Global Technologies LLC, Rohm and Haas Electronic Materials LLC filed Critical University of California
Priority to CN201811510188.9A priority Critical patent/CN109920843A/zh
Publication of CN105023833A publication Critical patent/CN105023833A/zh
Application granted granted Critical
Publication of CN105023833B publication Critical patent/CN105023833B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D153/00—Coating compositions based on block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Coating compositions based on derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laminated Bodies (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及通过含掺杂剂的聚合物膜对基材进行掺杂。本文所揭示的是用于掺杂基材的方法，该方法包括：在基材上布置组合物的涂层，所述组合物包含共聚物、掺杂剂前体和溶剂；其中，所述共聚物能够使得掺杂剂前体当在溶液中的时候发生相分离和嵌入；以及使得基材在750-1300℃的温度退火0.1秒至24小时，以使得掺杂剂扩散进入基材中。本文还揭示了包含直径为3-30纳米的嵌入的掺杂剂域的半导体基材；其中，所述域包含第13族或第15族原子，其中嵌入的球形域位于基材表面的30纳米内。

Description

通过含掺杂剂的聚合物膜对基材进行掺杂
相关申请的交叉参考
该美国非临时申请要求2014年4月30日提交的美国临时申请序列第61/986395号的优先权，其全部内容被纳入本文作为参考。
技术领域
本发明涉及通过含掺杂剂的聚合物膜掺杂基材，所述聚合物膜布置在基材上。
背景技术
将电子器件缩小为纳米级(尺寸小于100纳米(nm))的挑战之一是在小于10纳米的尺寸范围内实现半导体材料的受控掺杂。例如，由于晶体管栅极长度快速接近小于10nm尺寸范围，纳米长度规格上的高度传导性超浅结用于缩小晶体管尺寸，以实现更快的晶体管速度和更高的堆积密度。此外，已提出的宽范围的小型化电子应用结合了利用掺杂的纳米线结构模块或其他非平面传导性纳米结构。
现有的方法不适用于掺杂至小于10nm的深度。离子注入涉及用高能掺杂剂离子轰击硅基材，这替代了基材晶格中的硅原子。但是，该过程还产生在晶格中产生了点缺陷和空位，这与掺杂剂相互作用使得结分布变宽，从而限制了形成小于10nm的掺杂分布。此外，离子注入与非平面的纳米结构材料不相容，这是因为能量离子很可能完全渗透通过纳米结构，而不保留在晶格中，并导致明显的晶体损坏。另一方面，当在小于10nm的深度进行掺杂时，常规的固体源扩散过程缺乏控制和均匀性。
单层掺杂过程克服了现有技术的困难，并且实现了具有高区域均匀性的高质量的小于5nm的掺杂分布。在该过程中，在硅表面上形成含掺杂剂小分子的高度均匀的、共价键的单层。在后续的热退火步骤中，掺杂剂原子扩散进入到硅晶格中。该方法导致对于p型和n型掺杂都具有低片电阻率的浅结(例如，从表面开始的5-10纳米)，并且与非平面的、受限制的纳米结构基材是相容的。但是，单层掺杂策略采用数个繁琐的步骤。首先，在无氧气氛下(即，在惰性气氛中或在减压无氧条件下)进行含掺杂剂小分子的沉积，以防止氧化污染。此外，在退火步骤之前，在表面官能化的硅基材顶部蒸发硅氧化物包覆层，从而实现掺杂剂原子有效地扩散进入硅基材中。包覆层的蒸发需要约为10-6托的高真空。
日本专利申请JP 2005-123431公开了通过在基材上涂覆溶解在极性有机溶剂或水或其混合物中的酸性有机磷酸酯聚合物(聚合度小于或等于500)的膜，接着在低于磷扩散温度的第一温度下加热一段时间，然后在高于所述第一温度但低于磷扩散温度的第二温度下在氧化气氛中加热一段时间，接着在高于所述第二温度的第三温度下在非氧化气氛中加热一段时间(如10小时)以使磷扩散进入基材中，来形成n-型扩散区。这是一种复杂的方法，需要三种不同的加热循环并在循环之间转换气氛。此外，使用这种极性溶剂通常与半导体制造中采用的标准方法是不相容的，可能导致差的膜涂层。如果此类膜在基材上涂覆不完全，则基材的磷掺杂可能会是不均匀的。
因此，需要开发一种在环境条件下掺杂基材的方法，不使用高真空、氧化物包覆层或者氧化步骤。
发明内容
本文所揭示的是用于掺杂基材的方法，该方法包括：在基材上布置组合物的涂层，所述组合物包含共聚物、掺杂剂前体和溶剂；其中，所述共聚物能够使得掺杂剂前体当在溶液中的时候发生相分离和嵌入；以及使得基材在750-1300℃的温度退火1秒至24小时，以使得掺杂剂扩散进入基材中。
本文还揭示了包含直径为3-30纳米的嵌入的掺杂剂域的半导体基材；其中，所述域包含第13族或第15族原子，其中嵌入的球形域位于基材表面的30纳米内。
附图说明
图1显示a)具有包封的掺杂剂前体的溶液中的PS-b-P4VP聚集体；b)在Si基材上的具有包封的掺杂剂的聚集体的薄膜；以及c)在快速热退火(RTA)之后的纳米约束的掺杂的区域；
图2显示嵌段共聚物和各掺杂剂的结构；
图3(A)显示当聚合物链溶于CDCl3时，存在于的化学偏移的P4VP质子的共振。这明显是因为氯仿对于PS和P4VP嵌段都是良好的溶剂，聚合物链处于非聚集状态；这还显示当聚合物链溶于d8-甲苯时，在处的上述共振的消失。由于甲苯对于PS嵌段是良好的溶剂但是对于P4VP嵌段是差的溶剂，聚合物链处于聚集状态，其中P4VP嵌段形成这些聚集体的内部(芯)，而PS嵌段形成外部(壳)。
图3(B)显示d8-甲苯中的4-羟苯基硼酸频哪醇酯小分子的1H NMR谱图(红色)，以及CDCl3中的4-羟苯基硼酸频哪醇酯小分子的1H NMR谱图(黑色)；
图4显示A)CDCl3和B)d8-甲苯中的聚合物+SM混合物的1H NMR谱图；
图5显示聚合物-SMB体系的FT-IR谱图的一部分；
图6显示在900℃尖峰-RTA(spike-RTA)1秒、10秒和60秒之后的基材上的SIMS浓度曲线(分别是绿色、蓝色和红色)与聚合物(P4VP)-SMB摩尔比：1:0.1(正方形)、1:0.25(菱形)和1:0.5(圆形)的关系；对于a)低分子量(PS27k-b-P4VP7k)聚合物，b)中等分子量(PS58k-b-P4VP18k)聚合物以及c)高分子量(PS109k-b-P4VP27k)聚合物的硼浓度曲线；灰色数据点对应于在900℃进行30秒的尖峰-RTA之后的空白Si基材上获得的硼浓度曲线；
图7所示是采用四点探针测量测得的表面电阻图；
图8显示RTA掺杂之前的组装的PS-b-P4VP聚合物薄膜的撞击式AFM图；不同尺寸和间距的球形聚集体是明显可见的，各图分别对应于具体的分子量：a)PS27k-b-P4VP7k，b)PS58k-b-P4VP18k，c)PS109k-b-P4VP27k；
图9显示a)Si基材；b)在尖峰RTA之前的PS58k-b-P4VP18k:SMB(1:0.5)的膜；c)在900℃进行0.1秒的尖峰-RTA之后的PS58k-b-P4VP18k:SMB(1:0.5)的膜；d)在900℃进行1秒的尖峰-RTA之后的PS58k-b-P4VP18k:SMB(1:0.5)的膜；e)在900℃进行10秒的尖峰-RTA之后的PS58k-b-P4VP18k:SMB(1:0.5)的膜；以及f)在900℃进行60秒的尖峰-RTA之后的PS58k-b-P4VP18k:SMB(1:0.5)的膜的3维表面几何形貌；
图10显示在900℃、950℃和1000℃进行1秒的尖峰-RTA之后的基材上的SIMS锑(Sb)计数，分别是绿色、蓝色和红色；
图11显示在RTA之前嵌入Si上的聚合物膜中的Sb簇的TEM图(左)以及在900℃进行RTA之后嵌入Si上的聚合物膜中的Sb簇的TEM图(右)；以及
图12显示显微照片，其对比了在尖峰-快速热退火(RTA)之前的PS58k-b-P4VP18k:SMSb膜的撞击式AFM图(左)和TEM图(右)；准六边形几何形貌对于具有离散的Sb富集的球形域的一致尺寸的两附图都是明显的。
具体实施方式
过渡术语“包括”包括了过渡术语“由…组成”以及“基本由…组成”。本文所用术语“和/或”用来表示“和”以及“或”。例如，“A和/或B”表示A、B或A和B。
本文揭示了通过对基材涂覆含掺杂剂的聚合物膜，并在提升的温度下对基材进行退火，以实现掺杂的半导体基材的方法。聚合物膜包括含有掺杂剂的共聚物。掺杂剂与共聚物氢键结合或离子键结合。在示例性实施方式中，本文所述的方法使用嵌段共聚物自组装以将掺杂剂前体(例如，B、P、As和Sb等)限制在聚合物膜中的纳米尺寸域中。
该方法包括首先将掺杂剂前体包覆在溶液中的相分离的自组装嵌段聚合物内。溶液含有掺杂剂前体、共聚物和溶剂。在一个实施方式中，相分离的自组装嵌段共聚物当在溶液中的时候是球形域的形式。在将此类聚合物溶液的薄膜沉积到基材上之后，周期性紧密封装的球形聚集体自组装以限定浓缩的掺杂剂的纳米尺寸区域。这些高浓度的区域以规律间隔布置。可以通过基质聚合物的分子量设计，对含掺杂剂区域的尺寸以及基材上的掺杂剂的间距都进行控制。在膜干燥后，经由快速热退火(RTA)进行掺杂剂从聚合物膜到基材的扩散，导致基材的局部掺杂的区域在所有的三个尺度限制到数纳米。对基材进行加热促进掺杂剂从共聚物扩散到基材中。
该方法的优点在于工艺过程中不需要真空。聚合物膜本身起了包覆层的作用，从而消除了对使用在其他的市场上已有的对比工艺中使用的包覆层的需求。换言之，该方法不包括在退火步骤之前在聚合物膜上形成氧化物包覆层的步骤。通过使用低退火温度和低退火时间，可以在基材中获得从基材的表面开始深度浅至5纳米以及20纳米正方形区域内的空间限制的掺杂结。该方法特别有益于，例如形成用于晶体管栅极和源极/漏极以及用于掺杂硅纳米结构(例如纳米导线)的高传导性超浅结，以生产多种小型化电子器件。聚合物膜在本文中也称作聚合物涂层或聚合物层。
基材是半导体基材。合适的半导体基材的例子是硅、锗、砷化铟镓、砷化镓、磷化镓、磷化铟、氮化铟、砷化铟、无定形硅、硅锗或者碳化硅等，或者包括前述基材的至少一种的组合。用作基材的示例性半导体是硅。
基材用含有掺杂剂的聚合物膜进行涂覆，用所述掺杂剂对所述基材进行掺杂。掺杂剂是第13族和第15族原子。掺杂剂可以包括硼、磷、砷、铝、铋、锑、镓或其组合。掺杂剂或掺杂剂前体可以与聚合物氢键结合或者离子键结合，下文会称作含掺杂剂聚合物。
当都位于溶液中的时候，掺杂剂前体能够与共聚物进行氢键结合或离子键键合。在一个实施方式中，掺杂剂前体没有与共聚物进行共价键结合。也就是说，相对于溶剂，掺杂剂前体优先与共聚物结合。掺杂剂前体可以是小分子(例如，单体、二聚体、三聚体、四聚体或者五聚体)，或者可以是聚合物的形式(例如，具有超过5个重复单元)。掺杂剂前体的例子是硼酸、己基硼酸、苯基硼酸、硼烷、乙烯基硼、乙烯基硼酸、环硼氮烷、乙烯基环硼氮烷、环二环硼氮烷(diborazane)、喹啉合硼、二酮酸硼、吡唑硼(pyrazabole)、二吡咯甲烷硼、碳硼烷、四苯基硼酸钠、AlX3或GaX3或AsX3盐(其中X是卤素)、硫酸铝、异丙醇二甲基铝、磷酸、焦磷酸、四聚磷酸、四偏磷酸、磷酸二苯基酯、磷酸二甲酯、(2-羟苯基)二苯基膦、(4-羟苯基)二苯基膦、4-(二苯基膦基)苯甲酸、4-羟苯基硼酸频哪醇酯、氟锑酸六水合物、3-(二苯基膦基)丙酸、三(4-羟苯基)膦、[羟基(3-羟苯基)甲基]三(羟甲基)-氯化磷、甲基(对羟苯基)-二苯基膦碘化物、4,4,5,5-四甲基-1,3,2-二氧杂磷杂环戊烷2-氧化物、5,5-二甲基-1,3,2-二氧杂磷杂环己烷-2-酮、亚磷酸二乙酯、苯胂酸或者二甲基胂酸等，或者包含前述小分子的至少一个的组合。示例性的小分子掺杂剂前体是4-羟苯基硼酸频哪醇酯、氟锑酸六水合物，或其组合。
掺杂剂前体也可以是聚合物的形式。聚合物掺杂剂前体的例子是聚[2-(乙烯基)戊硼烷)]、聚乙烯基环硼氮烷、聚硼氮烯(polyborazylene)、聚(环二环硼氮烷)、含环二环硼氮烷的聚合物、喹啉合硼聚合物、含吡唑硼聚合物、含碳硼烷聚合物或者聚(乙烯基硼酸)等，或者包含前述聚合物的至少一个的组合。如果需要的话，聚合物可以是取代的。
含磷聚合物掺杂剂包括磷腈聚合物、磷酸酯聚合物、磷酸聚合物或者膦酸聚合物(例如，聚(亚乙烯基-1,1-二-)膦酸)等，或者包含前述含磷聚合物掺杂剂的至少一种的组合。
磷腈聚合物掺杂剂的分子中具有-P＝N-键。磷腈聚合物可以是由下式(1)表示的环状聚合物，或由下式(2)表示的线型聚合物；以及通过至少一种选自以下式(1)和(2)表示的苯氧基磷腈物质与由下式(1)表示的交联基团交联得到的交联的苯氧基磷腈化合物：
其中，化学式(1)中，m表示3-25的整数，R1和R2相同或不同，R1和R2独立地是氢、羟基、C7-30芳基、C1-12烷氧基或者C1-12烷基。
链状苯氧基磷腈由以下化学式(2)表示：
其中，化学式(2)中，X1表示-N＝P(OPh)3基团或者-N＝P(O)OPh基团，Y1表示-P(OPh)4基团或者-P(O)(OPh)2基团，n表示3-10000的整数，Ph表示苯基，R1和R2相同或不同，R1和R2独立地是氢、卤素、C1-12烷氧基或者C1-12烷基。
苯氧基磷腈还可具有由如下化学式(3)表示的交联基团：
其中，在化学式(3)中，A表示-C(CH3)2-、-SO2-、-S-或者-O-，q是0或1。
在一个实施方式中，磷酸聚合物具有化学式(4)的结构：
(4)其中，e是1-500的整数。
希望含掺杂剂的聚合物(聚合物掺杂剂前体)不含氮和硅。当含掺杂剂的聚合物是均聚物时，优选其包含无羟基、胺、氨基、硫醇和羧酸基团的单体作为聚合单元。当含掺杂剂的聚合物是共聚物时，优选其包含<50重量％的包含选自以下取代基的任意单体作为聚合单元：羟基、胺、氨基、硫醇、羧酸及其组合。也可使用有机砷聚合物。
膦酸聚合物的一个例子是聚(亚乙烯基-1,1-二-膦酸)或者聚(乙烯基膦酸二乙基酯)。一种示例性含磷聚合物是聚(乙烯基膦酸二乙基酯)。
溶液中掺杂剂前体的存在量为0.001-15重量％(wt％)，优选0.003-5重量％(wt％)，更优选0.004-1重量％(wt％)，以溶液的总重量计。在优选的实施方式中，溶液中掺杂剂前体的存在量为0.005-0.2重量％，以溶液的总重量计。
用于与掺杂剂前体氢键结合或者离子键结合的聚合物是当在溶剂中与掺杂剂前体一起存在时可以自组装的共聚物。共聚物可以是热塑性共聚物、热塑性共聚物的掺混物、热固性共聚物，或者热塑性共聚物与热固性共聚物的掺混物。共聚物可以是交替共聚物、嵌段共聚物、无规共聚物或者接枝共聚物。共聚物可具有枝状、星状、支状或者环状结构等。在示例性实施方式中，共聚物是当在溶剂中与掺杂剂前体一起存在时可以进行自组装的嵌段共聚物。
共聚物在溶液中的自组装能力可导致在膜中或者在溶液中形成各种不同的几何形貌。此类几何形貌的例子包括球形域、圆柱块以及薄层块等。这些几何形貌的每一个的特征在于，它们在自组装的重复结构之间具有周期性。该周期性允许在基材的周期位置进行掺杂剂的沉积。这还允许掺杂剂在这些周期位置的均匀沉积，导致掺杂剂在这些位置的均匀浓度。在示例性实施方式中，当浇铸成膜时，共聚物可以形成球形域。
在一个实施方式中，在经受快速热退火之前以及布置在基材上之后，或者在经受快速热退火的同时布置在基材上的过程中，共聚物可以是交联的。
共聚物与掺杂剂前体在溶液中氢键结合或者离子键结合。用于促进自组装的共聚物可包括选自下组的至少两种聚合物：聚缩醛、聚烯烃、聚丙烯酸、聚甲基丙烯酸、聚丙烯酸酯、聚甲基丙烯酸酯、聚苯乙烯、聚芳砜、聚醚砜、聚苯硫醚、聚氯乙烯、聚砜、聚四氟乙烯、聚醚酮、聚醚醚酮、聚醚酮酮、聚苯酞、聚酐、聚乙烯醚、聚乙烯硫醚、聚乙烯醇、聚乙烯酮、聚乙烯卤化物、聚乙烯酯、聚磺酸酯、聚硫化物、聚硫酯、聚砜、聚酯、聚对苯二甲酸乙二酯、聚对苯二甲酸丁二醇酯、聚酯、聚四氟乙烯、氟化聚合物、环氧化聚合物、乙烯基聚合物、苯并环丁烯聚合物、丙烯酸聚合物、醇酸聚合物、苯酚甲醛聚合物、酚醛清漆聚合物、甲阶酚醛树脂聚合物、羟甲基呋喃聚合物或者邻苯二甲酸二烯丙酯聚合物等，或者前述聚合物的至少一种的组合。如上文所述，嵌段共聚物是优选的。
嵌段共聚物的例子是，聚苯乙烯-嵌段-聚(4-乙烯基吡啶)、聚苯乙烯-嵌段-聚(2-乙烯基吡啶)、聚苯乙烯-嵌段-聚(苯基喹啉)、聚苯乙烯-嵌段-聚(乳酸)、聚苯乙烯-嵌段-聚(羟基苯乙烯)、聚苯乙烯-嵌段-聚(氧化乙烯)、聚苯乙烯-嵌段-聚(甲基丙烯酸2-(二甲基氨基)乙基酯)、聚苯乙烯-嵌段-聚(N,N-二甲基氨基苯乙烯)、聚(甲基丙烯酸甲酯)-嵌段-聚(N,N-二甲基氨基苯乙烯)、聚(甲基丙烯酸甲酯)-嵌段-聚(甲基丙烯酸2-(二甲基氨基)乙基酯)、聚(甲基丙烯酸甲酯)-嵌段-聚(丙烯酸)、聚(甲基丙烯酸甲酯)-嵌段-聚(丙烯酸氨基丙基酯)、聚二甲基硅氧烷-嵌段-聚(甲基丙烯酸2-(二甲基氨基)乙基酯)、聚二甲基硅氧烷-嵌段-聚(N,N-二甲基氨基苯乙烯)、聚(苯乙烯-b-甲基丙烯酸甲酯)、聚(苯乙烯-b-烯基芳族物)、聚(异戊二烯-b-氧化乙烯)、聚(氧化乙烯-b-己内酯)、聚(丁二烯-b-氧化乙烯)、聚(苯乙烯-b-(甲基)丙烯酸叔丁基酯)、聚(甲基丙烯酸甲酯-b-甲基丙烯酸叔丁基酯)、聚(氧化乙烯-b-氧化丙烯)、聚(苯乙烯-b-四氢呋喃)、聚(苯乙烯-b-异戊二烯-b-氧化乙烯)、聚(苯乙烯-b-甲基丙烯酸三甲基甲硅烷基甲基酯)、聚(甲基丙烯酸甲酯-b-二甲基硅氧烷)或者聚(甲基丙烯酸甲酯-b-甲基丙烯酸三甲基甲硅烷基甲基酯)等，或者包括前述嵌段聚合物的至少一种的组合。
在另一个实施方式中，共聚物是羧化的烯烃共聚物。换言之，共聚物的一个嵌段是羧化的烯烃共聚物。羧化的烯烃共聚物包含乙烯或丙烯聚合物，其接枝到不饱和羧酸或其酸酐、酯、酰胺、酰亚胺或金属盐，下文称作“接枝化合物”。接枝化合物优选是脂族不饱和二羧酸或衍生自此类酸的酸酐、酯、酰胺、酰亚胺或者金属盐。羧酸优选含有高至6个，更优选高至5个碳原子。
不饱和羧酸的例子是马来酸、富马酸、衣康酸、丙烯酸、甲基丙烯酸、巴豆酸和柠康酸。不饱和羧酸的衍生物的例子是马来酸酐、柠康酸酐、衣康酸酐、丙烯酸甲酯、甲基丙烯酸甲酯、丙烯酸乙酯、甲基丙烯酸乙酯、丙烯酸丁酯、甲基丙烯酸丁酯、丙烯酸缩水甘油酯、甲基丙烯酸缩水甘油酯、马来酸单乙酯、马来酸二乙酯、富马酸单甲酯、富马酸二甲酯、衣康酸单甲酯、衣康酸二乙酯、丙烯酰胺、甲基丙烯酰胺、单马来酰胺、二马来酰胺、N,N-二乙基马来酰胺、N-单丁基马来酰胺、N,N-二丁基马来酰胺、单富马酰胺、二富马酰胺、N-单乙基富马酰胺、N,N-二乙基富马酰胺、N-单丁基富马酰胺、N,N-二丁基富马酰胺、马来酰亚胺、N-丁基马来酰亚胺、N-苯基马来酰亚胺、丙烯酸钠、甲基丙烯酸钠、丙烯酸钾和甲基丙烯酸钾。甲基丙烯酸缩水甘油酯是优选的接枝化合物。将一个或多个(优选一个)接枝化合物接枝到烯烃聚合物上。
在一个实施方式中，共聚物可含有酸基团，其可以是未被金属盐中和的或者是被金属盐中和的。例子是亚乙基-丙烯酸共聚物、亚乙基-甲基丙烯酸共聚物、亚丙基-丙烯酸共聚物、亚丙基-甲基丙烯酸共聚物、烯烃马来酸酐接枝的聚乙烯的共聚物或者聚苯乙烯磺酸等，或者包含前述共聚物的至少一个的组合。在一个实施方式中，酸基团可以被金属盐中和。基材中的酸性物质或者碱性物质可以被金属盐中和。用于被金属盐中和的阳离子是Li+、Na+、K+、Zn2+、Ca2+、Co2+、Ni2+、Cu2+、Pb2+和Mg2+。优选碱金属盐。
每个嵌段的重均分子量是3000-250000克/摩尔，优选6000-175000克/摩尔，更优选8000-135000克/摩尔。共聚物的重均分子量是6000-500000克/摩尔，优选12000-350000克/摩尔，更优选16000-150000克/摩尔。
示例性共聚物是聚苯乙烯-嵌段-聚(4-乙烯基吡啶)。聚苯乙烯嵌段的重均分子量为30000-150000克/摩尔，优选33000-135000克/摩尔，而聚(4-乙烯基吡啶)嵌段的重均分子量为2000-35000克/摩尔，优选6000-30000克/摩尔。
以溶液的总重量计，溶液中存在的共聚物的量为0.05-35重量％。在优选的实施方式中，溶液中共聚物存在的量为0.1-0.5重量％，以溶液的总重量计。
在对半导体基材进行掺杂的一个方法中，掺杂剂前体和共聚物溶解在溶剂中并被布置在基材上。然后任选地通过旋转干燥、真空干燥或者热烘焙过程对基材进行处理，以使得浇铸的溶剂基本蒸发。然后对其上设置有聚合物的基材进行快速热退火(以称作加热)以去除溶剂，并促进半导体基材的掺杂。
溶剂可以是极性或非极性溶剂。溶剂的例子是戊烷、环戊烯、醇类(例如，甲醇、乙醇和丁醇等)、己烷、环己烷、苯、甲苯、1,4-二噁烷、氯仿、四氢呋喃、二乙醚、二甲苯、均三甲苯、丙二醇甲基醚乙酸酯、乙酸正丁酯、苯、甲苯、二氯甲烷、四氯化碳、己烷或者二乙醚等，或者包含前述至少一种的组合。如果需要的话可以使用共溶剂。示例性溶剂是甲苯和/或甲醇。
溶液中溶剂存在的量为65-99.5重量％，优选75-98重量％，更具体为85-95重量％，以溶液的总重量计。在优选的实施方式中，溶液中溶剂存在的量为99.5-99.0重量％，以溶液的总重量计。
将共聚物和掺杂剂前体加入溶剂中以形成溶液。可对溶液进行振荡或增加温度，从而有助于聚合物的溶剂化。然后将溶液设置到基材表面上。在其上设置溶液之前，基材表面可以通过在溶剂中加热或者清洗进行预清洁。
溶液可以通过旋涂、液滴浇铸、刮刀刮涂、喷涂、浸涂、丝网印刷、刷涂等设置到基材上。用于涂覆基材的优选方法是通过旋涂进行。可以从基材表面蒸发溶剂，留下设置在基材上的共聚物涂层。共聚物涂层含有掺杂剂。
图1是在基材上布置掺杂剂的示例性方法的示意图。在该方法中，将嵌段共聚物和掺杂剂前体布置在溶剂中。嵌段共聚物可与掺杂剂前体络合或者包封掺杂剂前体并且相分离，以在溶剂中形成球形域，如图1(a)所示。图1(b)显示在布置在基材上之后的溶液。如图1(b)可见，具有嵌入其中的掺杂剂前体的球形域可促进在基材的表面上形成周期性间隔的结构。可以使用退火过程来促进膜中球形相分离的域的形成。退火过程包括热退火、溶剂蒸发退火、微波退火和梯度热退火。在对聚合物和基材加热之后，共聚物分解，在基材中留下浓缩的掺杂剂的域。如图1(c)可见，这些域是周期性间隔的。
共聚物涂层(例如，图1(b)中的球形域的层)作为其自身的包覆层，消除了对于金属氧化物层(例如硅层)的高真空蒸发的需求，其通常用于现有的单层掺杂工艺中。此外，由于半导体基材用聚合物膜涂覆而非共价结合，还可消除对于非氧化环境条件的要求。
共聚物涂层的厚度范围可以是数纳米至数百纳米(nm)，优选3-250nm，更优选5-200nm，甚至更优选6-120nm。但是，预期可以使用更薄的膜，只要小心地避免会导致非均匀掺杂的小孔即可。如果需要的话，在小心地尽量减少退火后半导体基材上增加的有机残留物的情况下，也可以使用较厚的膜。
然后对基材以及其上设置的共聚物涂层进行退火(快速热退火-RTA)，在500-1500℃，优选700-1300℃退火0.001秒至24小时，优选0.01秒至12小时，更优选0.1秒至3分钟。退火可以采用对流加热、传导加热或辐射加热进行。在退火过程中优选对流加热。
退火可以在真空中进行或者在惰性气氛中进行。合适的惰性气氛包括氮气、氩气、氖气、氦气、氮气或者二氧化碳。在优选的实施方式中，退火在含有氩气的惰性气氛中进行。
得到的基材中掺杂剂的浓度分布是对基材和聚合物涂层进行扩散的退火温度和时间的函数。其他的影响因素是退火温度下半导体基材中掺杂剂分子的溶解度和退火温度下掺杂剂分子的扩散系数。因而可以根据需要改变退火时间和温度以实现所需的掺杂剂分布。因此，可以使用适当的低退火温度和短退火时间得到浅至小于5nm的掺杂结。
在退火过程中，来自聚合物涂层的任意残留溶剂蒸发，仅留下聚合物。掺杂剂从含掺杂剂的聚合物中扩散进入基材中，深度为0.01-1000nm，优选0.05-100nm，优选0.09-50nm，更优选0.1-10nm。聚合物也可降解，降解产物可以从基材蒸发。
在一个实施方式中，掺杂剂域尺寸和掺杂剂域的周期性取决于共聚物的分子量。随着共聚物的分子量的增加，域间距的周期间增加。随着嵌段的分子量的增加，平均掺杂剂域的尺寸增加，并且平均周期性也增加。
在一个实施方式中，平均掺杂剂域尺寸为2-100纳米。平均掺杂剂域尺寸是掺杂剂域的平均半径。在另一个实施方式中，掺杂剂域的平均周期性为2-200纳米。
该掺杂方法促进电子器件和制品(例如晶体管)中源、漏和通道延伸区域的结的形成，具有快速转换速度和高的堆积密度。其他的应用包括但不限于晶体管栅极、纳米结构、二极管、光检测器、光电池和集成电路。
以下通过非限制性的实施例描述本发明详细所述的掺杂方法。
实施例
实施例1
该实施例证实了采用具有与掺杂剂前体相互作用以形成球形域的氢键结合能力的嵌段共聚物来制造掺杂的基材。
在该实施例中，苯乙烯-b-聚4-乙烯基吡啶(PS-b-P4VP)聚合物是嵌段共聚物，4-羟苯基硼酸频哪醇酯和氟锑酸六水合物用作掺杂剂前体。聚合物和掺杂剂的结构如图2所示。溶剂是甲苯和甲醇。
从聚合物源公司(Polymer Source)购买具有不同分子量的苯乙烯-b-聚4-乙烯基吡啶(PS-b-P4VP)聚合物(如下表1所示)，并且刚得到就使用。首先，将聚合物溶于无水甲苯(5mg/mL)中，在50℃搅拌5小时。在分开的瓶中，将图2的合适的掺杂剂前体溶于1mL的甲醇中。然后，将不同量的掺杂剂前体溶液加入到1mL的聚合物溶液中，使得溶液具有不同的聚合物-掺杂剂前体摩尔比(1:0.1至1:0.5)。混合的溶液在室温搅拌24小时，然后通过0.45微米(μm)PTFE过滤器进行过滤。该合成产生具有不同尺寸和掺杂剂浓度的含掺杂剂PS-b-P4VP球形域，当在基材表面上组装并热退火时，其可用于对硅基材的离散纳米限制的体积进行掺杂。组装和退火过程的例子，以及有用性证明如下所述。
表1
苯乙烯-b-聚(4-乙烯基吡啶)(PS-b-P4VP)是经典二嵌段共聚物，其已知在类似甲苯的“非极性”溶剂中自组装成球形胶粒状聚集体，P4VP是芯，PS是壳。由于自组装在溶液相中进行，此类聚集体的几何形貌不依赖于两个嵌段的体积分数，并且全都组装进入甲苯中的球形聚集体。显示对于强分离的二嵌段共聚物，此类组装中的聚集数量取决于组成嵌段的体积分数：
Z = Z 0 ( N A &alpha; &CenterDot; N B - &beta; )
其中，NA和NB分别是“芯”嵌段和“壳”嵌段的聚合度。对于PS-b-P4VP，Z0＝1.66，α＝1.93以及β＝-0.73。因此，通过在20-60nm范围内改变NA和NB，可以容易地调节PS壳和P4VP芯的相对尺寸。
1H NMR谱图对于局部环境的变化是敏感的。例如，如图3(A)所示，当聚合物链溶于CDCl3时，存在的化学偏移的P4VP质子的共振。这明显是因为氯仿对于PS和P4VP嵌段都是良好的溶剂，聚合物链处于非聚集状态。相反地，对于d8-甲苯中记录的相同聚合物的1H NMR谱图显示P4VP质子共振峰的明显缺失。这表明甲苯中P4VP质子的迟缓松弛，其中聚合物链主要以聚集的形式存在。
4-羟苯基硼酸频哪醇酯小分子(下文称作SMB)的1H NMR谱图如图3(B)所示。如预期的那样，在CDCl3和d8-甲苯中的质子的化学偏移是不同的。在两种溶剂中，酚-OH质子在(甲苯)和(氯仿)出现明显单峰。在CDCl3中混合SMB和PS-b-P4VP，导致络合，证据是酚-OH峰的消失，如图4所示。图4显示聚合物+SM混合物在a)CDCl3和b)d8-甲苯中的1H NMR谱图。此外，芳族质子在约为的共振证实了在络合物中存在SMB。另一方面，当在d8-甲苯中进行该络合时，没有观察到来自SMB的芳族质子的共振峰。这表明由于其与P4VP嵌段的络合，SMB被成功地包封在聚合物球形域内部。
薄膜几何形貌中不同P4VP-SMB络合物的FT-IR光谱记录进一步支撑了SMB的成功包封。随着SMB:P4VP的比例增加，可以清楚地观察到某些峰的强度和频率的变化。
图5显示聚合物-SMB体系的FT-IR谱图的一部分。通过将聚合物-SM溶液(如上所制备)滴浇铸到NaCl球粒上制备膜。约为3300cm-1的处的宽峰表征了在SMB中存在酚-OH。但是，由于氢键或质子化使得与PS-b-P4VP络合，导致该峰的消失。这些数据进一步显示4-羟苯基硼酸频哪醇SM与聚合物经由固态的酚-OH基团发生相互作用。
实施例2
进行该实施例以证明经由旋浇铸组装掺杂剂聚合物膜。从经过滤的甲苯/甲醇溶液，以2000-3000rpm的速度，将不同厚度的聚合物膜(20-30nm)旋浇铸到硅基材上。将5mg的嵌段共聚物溶于1mL的甲苯中，在60℃搅拌4小时。将10mg的硼酸频哪醇酯(SMB)溶于1mL的甲醇，以得到10mg/mL的最终溶液。然后将合适量的该溶液(0.01-0.1mL)加入到聚合物溶液，以提供聚合物-掺杂剂比例在1:0.1-1:1之间变化的不同溶液。然后将这些溶液在室温搅拌12-24小时，并过滤通过0.45μm的PTFE过滤器。将75微升(μL)的该合适溶液置于1x1cm的正方形的清洁的硅基材片上，以2000-3000rpm的速度旋转。使得溶剂在环境条件下蒸发，以产生干燥的膜。这些膜的标称厚度为20-30nm，并且发现其取决于嵌段共聚物的分子量(参见表1的所使用的聚合物的分子量)。含掺杂剂分子的球形域P4VP嵌段组装在硅基材上，具有六边形封闭封装几何形貌。苯乙烯嵌段填充了限定了球形域间距离的间隙间距。表2列出了球形域聚集体尺寸和沉积在硅上的PS-b-P4VP聚合物薄膜的间距。图2所列的结合的小分子没有改变来自PS-b-P4VP薄膜组装的球形域的尺寸、形状或几何形貌变化。
表2
经由尖峰快速热退火(RTA)提供从干燥的聚合物膜扩散进入下方基材的掺杂剂，导致纳米长度尺寸上的受限的掺杂。通过如下方式对基材进行热退火：在惰性Ar气氛中，在5秒内从室温加热至不同的温度600-1000℃，在这些温度保持0.1-60秒的退火之间，之后快速冷却回室温。
采用二次离子质谱(SIMS)以离子喷溅确定掺杂剂进入下方Si基材的扩散深度分布。如图6的SIMS喷溅分布所示，对于所有的聚合物的分子量的PS-b-P4VP:SMB、所有的退火时间(0.1-60秒)，不同摩尔浓度(10-50摩尔％)的900℃ RTA的退火中的硼浓度限制在基材表面的顶部15nm。更精确地，可以估计硼渗透深度约为进入表面12nm。对比而言，空白基材自身在RTA之后不显示明显的掺杂剂剂量和渗透。
应注意的是，在SIMS分析过程中得到的离子的绝对值对于局部氧浓度是非常敏感的。因此，基材表面的氧化常导致令人误会的高浓度。在图6的对照样品的情况中，空白Si基材含有约为1016-1018个B原子/cm3的背景浓度。因此，在基材的表面处存在B的令人误会的量(灰色数据点)。更恰当地，在一致分析条件下，用含掺杂剂聚合物或者不含掺杂剂聚合物退火的基材之间的B浓度的相对差异是由于含掺杂剂聚合物所引起的B剂量的实际增加的真实表现。
还应注意的是，由SIMS分析获得的组成信息是在离子束(约100μm)的点尺寸的平均情况。由于该原因，关于纳米尺寸上的横向受限的掺杂区域的信息是缺失的，记录的浓度低估了局部浓缩的掺杂剂域(理论上，可以使用1.75的倍率来调节至合适的浓度)。如下所述，采用电子显微镜来说明掺杂的横向限制，但是不幸的是，由于在硅和硼之间缺乏Z-对比，其不能用于硼掺杂样品。
采用四点探针测量研究扩散的掺杂剂的电子活性(electrical activation)，数据总结见图7。在所有用SIMS分析的样品上测量片电阻(Rs)。首先，对于采用小分子量嵌段共聚物模板、中等分子量嵌段共聚物模板和大分子量嵌段共聚物模板掺杂的基材，Rs值之间存在明显不同。小分子量嵌段共聚物(第一组，PS27k-b-P4VP7k)的Rs值是最低的，而大分子量嵌段共聚物(第三组，PS109k-b-P4VP27k)的Rs值是最高的；中等分子量嵌段共聚物(第二组，PS58k-b-P4VP18k)的Rs值介于两个极端之间。其次，由于结的高度电阻性，对于通过非常短的退火时间(即，0.1s)形成的第二组和第三组结，无法测量片电阻。由于硼在Si中的扩散是退火时间和温度的函数，发明人推测第二组和第三组的较高电阻是由于来自相邻域的硼的受限制的扩散导致的。这导致差连接的域。考虑到在低分子量PS-b-P4VP膜中的聚合物前体膜中的硼富集域间隔更紧密，并且随着分子量的增加逐渐进一步分开(参见表2)，这是合理的。
图8显示RTA掺杂之前的组装的PS-b-P4VP聚合物薄膜的撞击式AFM图；不同尺寸和间距的球形聚集体是明显可见的，各图分别对应于具体的分子量：a)PS27k-b-P4VP7k，b)PS58k-b-P4VP18k，c)PS109k-b-P4VP27k。
图9显示a)Si基材；b)在尖峰RTA之前的PS58k-b-P4VP18k:SMB(1:0.5)的膜；c)在900℃进行0.1秒的尖峰-RTA之后的PS58k-b-P4VP18k:SMB(1:0.5)的膜；d)在900℃进行1秒的尖峰-RTA之后的PS58k-b-P4VP18k:SMB(1:0.5)的膜；e)在900℃进行10秒的尖峰-RTA之后的PS58k-b-P4VP18k:SMB(1:0.5)的膜；以及f)在900℃进行60秒的尖峰-RTA之后的PS58k-b-P4VP18k:SMB(1:0.5)的膜的3维表面几何形貌。干净的硅(Si)基材在高度上具有约1nm的表面粗糙度特征，而在沉积了PS58k-b-P4VP18k:SMB聚合物之后，观察到平均15nm的特征尺寸。在RTA退火之后，(C-F)表面特征的高度下降至约5nm，表明球形域的致密化。将这些AFM图像与4点探针分析和SIM分析相互关联，清楚地证实来自PS58k-b-P4VP18k:SMB的B结合到下方Si中，并保留了具有纳米限制的电离散(以及可能的物理离散)的区域。
实施例3
进行该实施例来证实经由嵌段共聚物的尖峰快速热退火的锑掺杂。为了证实包含超分子嵌段共聚物RTA的掺杂剂掺杂方法的通用性，以及辅助电子显微镜表征，如上文所述建立PS-b-P4VP：氟锑酸六水合物(下文SMSb)掺杂体系。类似于PS-b-P4VP:SMB体系，在形成膜之后，在硅基材上将PS-b-P4VP:SMSb组装到六边形封闭包相中。此外，在900℃或者1000℃进行0.1秒的RTA之后，SIMS深度分布分析显示Sb扩散进入硅基材(图10)。图10显示在900℃、950℃和1000℃进行1秒的尖峰-RTA之后的基材上的SIMS锑(Sb)浓度分布(分别是绿色、蓝色和红色)；圆形数据点对应于对于PS27k-b-P4VP7k：氟锑酸六水合物，SM聚合物与SMSb比例1:0.5，锑的浓度分布与距离表面的深度的关系；灰色数据点对应于空白基材的Sb浓度。
观察到在1000℃的较高退火温度，更大剂量的Sb扩散进入Si(表面处的较高浓度以及更深的渗透深度)。相比于确切(exact)RTA条件(900℃，1秒)下的硼扩散，观察到较少的锑热扩散进入Si基材。这与Sb相比于B或P的较低的块溶解度和扩散系数相关，如表3所示。
表3
采用电子显微镜技术(TEM透射电子显微镜、SEM扫描电子显微镜)来确定RTA之前和之后的关于含Sb掺杂剂区域的空间信息。如上所述，发明人将锑(Sb)前体结合到P4VP聚集体中，从而有利于本发明的纳米受限掺杂区域的电子成像。不同于在单晶Si基材上掺杂，所得的具有膜的含Sb掺杂剂球形域在15nm厚的多晶Si窗口上进行尖峰RTA。图11显示退火之前和之后的TEM图像。图11显示在RTA之前嵌入Si上的聚合物膜中的Sb簇的TEM图(左)以及在900℃进行RTA之后嵌入Si上的聚合物膜中的Sb簇的TEM图(右)。
聚合物膜(左)和退火后的TEM基材的显微图的差异是非常明显的。在前者中，嵌入聚合物膜中的Sb束(黑色圆圈)良好地受到限制，并且证实了准六边形包封秩序。该几何形貌与AFM所观察到的是一致的。这些束的平均直径约为20nm，最近的相邻的中心到中心距离约为30nm。在退火后基材中，Sb束保留其大致形状和六边形包封秩序，但是具有略微残缺。初步AFM测量似乎表明基材在RTA之后的表面地貌不是平坦的，并且缺失显示了纳米尺寸域。但是，如图9所示，在RTA之前(图9B)和RTA之后(图9C-F)的表面特征的高度差>10nm。结合SIMA数据，可以得出如下结论：大部分的在尖峰-RTA之前结合到膜中的硼扩散进入下方基材。此外，RTA后的残留表面特征的离散特性也得到掺杂区域的离散性的证实。
图12显示显微照片，其对比了在尖峰-RTA之前的PS58k-b-P4VP18k:SMSb膜的撞击式AFM图(左)和TEM图(右)；准六边形几何形貌对于具有离散的Sb富集的球形域的一致尺寸的两附图都是明显的。
结合PS-b-P4VP：SMB和PS27k-b-P4VP7k：SMSb掺杂体系的SIM深度分布、AFM图像、4点探针粉末以及TEM图像(仅Sb)，存在充分的证据显示在这些RTA条件下在硅中掺杂的B和Sb不仅将B和Sb限制在小于10nm的深度，还显示B和Sb以两个尺度，横向地限制在离散的纳米尺寸的区域。根据发明人所了解，这是采用RTA掺杂过程产生的3D纳米受限的掺杂剂区域的第一次证实。这是对于限制各种电子器件的具体掺杂区域的重要步骤。
从图11和12的数据可以看出，基材中的掺杂剂的尺寸和周期性随着嵌段共聚物的分子量而增加。掺杂剂浓度为1018-1021个原子每平方厘米。
本文所述的掺杂可用于产生2维掺杂的基材或者3维掺杂的基材。例如，其可用于织构化基材和具有突出物的3维基材。

Claims (13)

1.一种对基材进行掺杂的方法，所述方法包括：
在基材上布置组合物的涂层，所述组合物包含共聚物、掺杂剂前体和溶剂；其中，所述共聚物能够使得掺杂剂前体当在溶液中或者在基材表面上的时候发生相分离和嵌入；以及
使得基材在550-1300℃的温度退火0.1秒至24小时，以使得掺杂剂扩散进入基材中。
2.如权利要求1所述的方法，其特征在于，所述掺杂剂选自：硼、磷、砷、锑、铝、铟和镓。
3.如权利要求1所述的方法，其特征在于，所述基材是半导体基材。
4.如权利要求3所述的方法，其特征在于，所述基材包括以下一种或多种：硅、锗、砷化镓、砷化铟、磷化铟和砷化铟镓。
5.如权利要求1所述的方法，其特征在于，进行单次退火步骤。
6.如权利要求1所述的方法，其特征在于，所述掺杂剂扩散进入基材中，深度≤10nm。
7.如权利要求1所述的方法，其特征在于，所述共聚物是嵌段共聚物，所述嵌段共聚物包含至少一个与掺杂剂前体发生氢键结合或者离子键结合的嵌段。
8.如权利要求1所述的方法，其特征在于，所述嵌段共聚物是聚苯乙烯-b-聚(4-乙烯基吡啶)。
9.如权利要求1所述的方法，其特征在于，所述掺杂剂前体是4-羟苯基硼酸频哪醇酯、氟锑酸六水合物，或者包含前述掺杂剂前体的至少一个的组合。
10.一种半导体基材，所述半导体基材包括：
嵌入的直径为3-30纳米的掺杂剂域；其中，所述域包含第13族或第15族原子，其中嵌入的球形域位于基材表面的30纳米内。
11.如权利要求10所述的半导体基材，所述半导体基材包含硅。
12.如权利要求10所述的半导体基材，其特征在于，所述嵌入的掺杂剂域在基材中周期性地呈现。
13.如权利要求10所述的半导体基材，其特征在于，第13族或第15族原子的域进一步扩散进入基材中，以使得球形域中断或减少，以形成更为连续的掺杂剂原子的浓度。
CN201510215814.1A 2014-04-30 2015-04-29 通过含掺杂剂的聚合物膜对基材进行掺杂的方法 Expired - Fee Related CN105023833B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811510188.9A CN109920843A (zh) 2014-04-30 2015-04-29 通过含掺杂剂的聚合物膜对基材进行掺杂

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461986395P 2014-04-30 2014-04-30
US61/986,395 2014-04-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811510188.9A Division CN109920843A (zh) 2014-04-30 2015-04-29 通过含掺杂剂的聚合物膜对基材进行掺杂

Publications (2)

Publication Number Publication Date
CN105023833A true CN105023833A (zh) 2015-11-04
CN105023833B CN105023833B (zh) 2019-01-08

Family

ID=54413710

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510215814.1A Expired - Fee Related CN105023833B (zh) 2014-04-30 2015-04-29 通过含掺杂剂的聚合物膜对基材进行掺杂的方法
CN201811510188.9A Pending CN109920843A (zh) 2014-04-30 2015-04-29 通过含掺杂剂的聚合物膜对基材进行掺杂

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811510188.9A Pending CN109920843A (zh) 2014-04-30 2015-04-29 通过含掺杂剂的聚合物膜对基材进行掺杂

Country Status (5)

Country Link
US (2) US9576799B2 (zh)
JP (1) JP6072129B2 (zh)
KR (1) KR101738895B1 (zh)
CN (2) CN105023833B (zh)
TW (1) TWI579324B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229257A (zh) * 2016-08-10 2016-12-14 北京大学 一种实现超陡峭掺杂梯度和超浅结深的分子层掺杂方法
CN109666334A (zh) * 2017-10-17 2019-04-23 Tcl集团股份有限公司 墨水及其制备方法与应用、及薄膜晶体管的制备方法
CN110718469A (zh) * 2018-07-11 2020-01-21 罗门哈斯电子材料有限责任公司 半导体的图案化离散纳米级掺杂、所述半导体的制造方法和包含所述半导体的制品
CN113451139A (zh) * 2021-06-23 2021-09-28 复旦大学 一种基于PTFE对TMDCs进行p型掺杂的方法及半导体
CN115117198A (zh) * 2022-05-16 2022-09-27 上海交通大学 一种δ掺杂层制备方法及电子器件
US11840609B1 (en) * 2023-04-12 2023-12-12 King Faisal University Method to prepare superhydrophobic sheets from virgin and waste polypropylene

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6480087B1 (ja) * 2018-02-02 2019-03-06 新電元工業株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101965628A (zh) * 2008-03-24 2011-02-02 霍尼韦尔国际公司 使用非接触印刷工艺在半导体衬底中形成掺杂区域的方法以及使用非接触印刷来形成该掺杂区域的含掺杂剂的墨水
CN102017087A (zh) * 2008-03-21 2011-04-13 信越化学工业株式会社 扩散用磷糊料和利用该磷糊料制造太阳能电池的方法
KR20110105514A (ko) * 2010-03-19 2011-09-27 성균관대학교산학협력단 폴리머를 포함한 도핑 페이스트를 이용한 선택적 이미터 형성 방법
CN103403878A (zh) * 2010-12-14 2013-11-20 英诺瓦莱特公司 高保真度掺杂浆料及其方法
CN103728341A (zh) * 2014-01-07 2014-04-16 哈尔滨工业大学 制备室温检测、大电流、快速响应的非贵金属掺杂wo3基氢敏传感器材料的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4619719A (en) 1982-01-28 1986-10-28 Owens-Illinois, Inc. Process for forming a doped oxide film and composite article
US4578283A (en) 1982-09-23 1986-03-25 Allied Corporation Polymeric boron nitrogen dopant
EP0104412B1 (en) 1982-09-23 1988-01-07 Allied Corporation Polymeric boron-nitrogen dopant
EP0165507A3 (en) 1984-06-18 1987-12-02 Allied Corporation Phosphoric triamides and polymers thereof as dopants
US4663414A (en) 1985-05-14 1987-05-05 Stauffer Chemical Company Phospho-boro-silanol interlayer dielectric films and preparation
US5270248A (en) 1992-08-07 1993-12-14 Mobil Solar Energy Corporation Method for forming diffusion junctions in solar cell substrates
US5478776A (en) 1993-12-27 1995-12-26 At&T Corp. Process for fabricating integrated circuit containing shallow junction using dopant source containing organic polymer or ammonium silicate
DE19910816A1 (de) 1999-03-11 2000-10-05 Merck Patent Gmbh Dotierpasten zur Erzeugung von p,p+ und n,n+ Bereichen in Halbleitern
JP2005123431A (ja) 2003-10-17 2005-05-12 Sanken Electric Co Ltd 液状不純物源材料及びこれを使用した半導体装置の製造方法
US7767520B2 (en) 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
WO2009146086A2 (en) * 2008-04-01 2009-12-03 Wisconsin Alumni Research Foundation Molecular transfer printing using block copolymers
US8003425B2 (en) * 2008-05-14 2011-08-23 International Business Machines Corporation Methods for forming anti-reflection structures for CMOS image sensors
JP2012506629A (ja) * 2008-10-23 2012-03-15 アプライド マテリアルズ インコーポレイテッド 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備
US8354333B2 (en) 2010-02-03 2013-01-15 International Business Machines Corporation Patterned doping of semiconductor substrates using photosensitive monolayers
TWI539493B (zh) 2010-03-08 2016-06-21 黛納羅伊有限責任公司 用於摻雜具有分子單層之矽基材之方法及組合物
US8481413B2 (en) 2010-03-11 2013-07-09 International Business Machines Corporation Doping of semiconductor substrate through carbonless phosphorous-containing layer
US8697467B2 (en) 2010-07-26 2014-04-15 The Regents Of The University Of California Surface and gas phase doping of III-V semiconductors
JP5946010B2 (ja) * 2011-09-16 2016-07-05 株式会社豊田中央研究所 量子ドット太陽電池およびその製造方法
JP2013235942A (ja) * 2012-05-08 2013-11-21 Hitachi Chemical Co Ltd 不純物拡散層形成組成物、不純物拡散層の製造方法、太陽電池素子の製造方法、及び太陽電池
JP6006040B2 (ja) * 2012-08-27 2016-10-12 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US9076719B2 (en) 2013-08-21 2015-07-07 The Regents Of The University Of California Doping of a substrate via a dopant containing polymer film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017087A (zh) * 2008-03-21 2011-04-13 信越化学工业株式会社 扩散用磷糊料和利用该磷糊料制造太阳能电池的方法
CN101965628A (zh) * 2008-03-24 2011-02-02 霍尼韦尔国际公司 使用非接触印刷工艺在半导体衬底中形成掺杂区域的方法以及使用非接触印刷来形成该掺杂区域的含掺杂剂的墨水
KR20110105514A (ko) * 2010-03-19 2011-09-27 성균관대학교산학협력단 폴리머를 포함한 도핑 페이스트를 이용한 선택적 이미터 형성 방법
CN103403878A (zh) * 2010-12-14 2013-11-20 英诺瓦莱特公司 高保真度掺杂浆料及其方法
CN103728341A (zh) * 2014-01-07 2014-04-16 哈尔滨工业大学 制备室温检测、大电流、快速响应的非贵金属掺杂wo3基氢敏传感器材料的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229257A (zh) * 2016-08-10 2016-12-14 北京大学 一种实现超陡峭掺杂梯度和超浅结深的分子层掺杂方法
CN109666334A (zh) * 2017-10-17 2019-04-23 Tcl集团股份有限公司 墨水及其制备方法与应用、及薄膜晶体管的制备方法
CN110718469A (zh) * 2018-07-11 2020-01-21 罗门哈斯电子材料有限责任公司 半导体的图案化离散纳米级掺杂、所述半导体的制造方法和包含所述半导体的制品
CN113451139A (zh) * 2021-06-23 2021-09-28 复旦大学 一种基于PTFE对TMDCs进行p型掺杂的方法及半导体
CN115117198A (zh) * 2022-05-16 2022-09-27 上海交通大学 一种δ掺杂层制备方法及电子器件
US11840609B1 (en) * 2023-04-12 2023-12-12 King Faisal University Method to prepare superhydrophobic sheets from virgin and waste polypropylene

Also Published As

Publication number Publication date
JP2015213168A (ja) 2015-11-26
TW201605946A (zh) 2016-02-16
US20170194150A1 (en) 2017-07-06
CN105023833B (zh) 2019-01-08
JP6072129B2 (ja) 2017-02-01
KR20150125587A (ko) 2015-11-09
US9576799B2 (en) 2017-02-21
CN109920843A (zh) 2019-06-21
TWI579324B (zh) 2017-04-21
KR101738895B1 (ko) 2017-05-23
US10340144B2 (en) 2019-07-02
US20160035572A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
CN105023833A (zh) 通过含掺杂剂的聚合物膜对基材进行掺杂
Chen et al. 3D nanoprinting of perovskites
Ye et al. Controlling the dopant dose in silicon by mixed-monolayer doping
CN104599956B (zh) 通过包含聚合物膜的掺杂剂掺杂基材
CN100570821C (zh) 无机纳米复合物膜及其制造方法、光伏电池的制造方法、场效应晶体管及其制造方法
TWI406890B (zh) 奈米結構之沉積後包封：併入該包封體之組成物、裝置及系統
Liu et al. Thermodynamic implications of the ligand exchange with alkylamines on the surface of CdSe quantum dots: The importance of ligand–ligand interactions
De Roo et al. Synthesis of phosphonic acid ligands for nanocrystal surface functionalization and solution processed memristors
Perego et al. Control of doping level in semiconductors via self-limited grafting of phosphorus end-terminated polymers
Park et al. The critical effect of solvent geometry on the determination of fullerene (C 60) self-assembly into dot, wire and disk structures
WO2013017166A1 (en) Ordered superstructures of octapod - shaped nanocrystals, their process of fabrication and use thereof
Zheng et al. Patterned growth of P‐type MoS2 atomic layers using sol–gel as precursor
Popere et al. Large-Area, Nanometer-Scale Discrete Doping of Semiconductors via Block Copolymer Self-Assembly.
TW201418346A (zh) 複合材料
Nomoto et al. Distribution of boron and phosphorus and roles of co-doping in colloidal silicon nanocrystals
Herzing et al. Visualization of phase evolution in model organic photovoltaic structures via energy-filtered transmission electron microscopy
Dong et al. Boosting the Thermoelectric Properties of PEDOT: PSS via Low‐Impact Deposition of Tin Oxide Nanoparticles
Zhuang et al. Controlling the lateral and vertical dimensions of Bi 2 Se 3 nanoplates via seeded growth
Gordon et al. Understanding Diameter and Length Effects in a Solution‐Processable Tellurium‐Poly (3, 4‐Ethylenedioxythiophene) Polystyrene Sulfonate Hybrid Thermoelectric Nanowire Mesh
Trejo et al. Synthesis and growth mechanism of one-dimensional Zn/ZnO core− shell nanostructures in low-temperature hydrothermal process
Yeh ZnO micro-and nanostructures from Deep-UV photosensitive solutions for electronic and magnetic applications
Liu et al. Lower work function of thermoelectric material by ordered arrays
Park et al. Thickness and density controllable pattern transfer of DODAB/V2O5 nanowire hybrid film
Diao et al. Thickness‐Dependent Microstructural Evolution of CsPbBr3 Nanobricks Induced by Electron Beam Irradiation
Keenan Investigation into the Improvement of MoS2 Functionalization, Small Molecule Transistors, and 2D Perovskites

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190108

Termination date: 20210429