CN105009275A - 具有由虚栅极分隔的连续有源区的金属氧化物半导体(mos)隔离方案及相关方法 - Google Patents

具有由虚栅极分隔的连续有源区的金属氧化物半导体(mos)隔离方案及相关方法 Download PDF

Info

Publication number
CN105009275A
CN105009275A CN201480013153.8A CN201480013153A CN105009275A CN 105009275 A CN105009275 A CN 105009275A CN 201480013153 A CN201480013153 A CN 201480013153A CN 105009275 A CN105009275 A CN 105009275A
Authority
CN
China
Prior art keywords
grid
mos
work function
mos device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480013153.8A
Other languages
English (en)
Inventor
B·杨
X·李
P·齐达姆巴兰姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105009275A publication Critical patent/CN105009275A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在详细描述中所公开的各实施例包括具有由虚栅极分隔的连续有源区的金属氧化物半导体(MOS)隔离方案。MOS器件包括有源区，该有源区由具有被描述为n型金属或p型金属的功函数的材料形成。使用具有相似功函数的材料在该有源区上形成有源组件。通过将虚栅极置于各有源组件之间来实现隔离。虚栅极由相对于有源区的材料而言具有相反功函数的材料制造。例如，如果有源区是p型金属材料，则虚栅极将由n型金属制造，反之亦然。

Description

具有由虚栅极分隔的连续有源区的金属氧化物半导体(MOS)隔离方案及相关方法
优先权要求
本申请要求于2013年3月13日提交的题为“METAL OXIDESEMICONDUCTOR(MOS)ISOLATION SCHEMES WITH CONTINUOUSACTIVE AREAS SEPARATED BY DUMMY GATES AND RELATEDMETHODS(具有由虚栅极分隔的连续有源区的金属氧化物半导体(MOS)隔离方案及相关方法)”的美国专利申请S/N.13/799,955的优先权，其通过援引整体纳入于此。
背景
I.公开领域
本公开的技术涉及金属氧化物半导体(MOS)。
II.背景
移动通信设备在当前社会已变得普及。这些移动设备的盛行部分地是通过目前在此类设备上实现的许多功能来推动的。对此类功能的需求提高了处理能力要求并产生了对更大功率的电池的需要。在移动通信设备的外壳的有限空间内，电池与处理电路系统竞争。这些以及其他因素造成了该电路系统内的组件及功耗的持续小型化。组件的小型化影响到处理电路系统的所有方面，包括包含金属氧化物半导体(MOS)的处理电路系统中晶体管和的其他无功元件。
历史上，MOS器件已经从不断增进的小型化努力中获益，例如，从0.25微米(μm)按比例缩小历经0.13μm推进到二十八(28)纳米(nm)级，现在正努力研究二十(20)nm级。这种半导体小型化不仅减小了MOS器件在集成电路(IC)中所占据的版图(footprint)面积，还降低了操作这种IC所需要的功率并且同时提高了操作速度。随着MOS器件缩低到纳米级，例如九十(90)nm级，MOS器件在IC中所占据的版图面积如预期那样减小。然而，由于电流机制(即，电子或空穴)的迁移率不会也线性地增长——这是因为迁移率是电流机制的有效质量的函数而有效质量不会随小型化而改变，因此MOS器件不能以明显更快的速度操作。
另外，现有的MOS器件依赖各有源元件之间的浅沟槽隔离(STI)来在各器件间提供期望的隔离。然而，随着小型化达到纳米级，STI占用了IC中的宝贵空间。
已经实现了各种技术来尝试提高MOS器件在纳米级的操作速度。一个示例包括在MOS沟道元件上引入应力以提高电流机制的迁移率。应力引入元件依赖于应力源的物理尺寸来提供应力。也即，要引入大的应力以提高迁移率，要使用在物理上较大的应力源，这与小型化目标相悖。另外，STI影响应力源的形成，从而减小了可用于提供期望应力的应力源的物理尺寸。
用于避免与应力引入元件的减小相关联的性能降低的至少一个提议方案是去除连续有源区的STI隔断。替代STI隔断，将虚栅极插入各组件之间。然而，由这种虚栅极提供的隔离比由STI提供的隔离差，和/或它需要更高的栅极偏置，这进而带来它自身的问题(诸如需要电源轨)，从而增加了成本并且增加了器件的版图。因此，需要一种有效的隔离技术使得毗邻MOS器件可以操作而没有降级。
公开概述
在详细描述中所公开的各实施例包括具有由虚栅极分隔的连续有源区的金属氧化物半导体(MOS)隔离方案。还公开了相关的方法。在一示例性实施例中，MOS器件包括具有栅极的有源区，该有源区由具有被描述为n型金属或p型金属的功函数的材料形成。
使用具有相似功函数的栅极材料在该有源区上形成有源组件。通过将虚栅极置于各有源组件之间来实现隔离。虚栅极由相对于有源区的栅极材料而言具有相反功函数的材料制造。例如，如果有源区中的栅极是p型金属材料，则虚栅极将由n型金属制造，反之亦然。通过这一结构实现的隔离方案有效地减少泄漏电流量并且提高了MOS元件的操作速度。这一隔离方案还允许MOS器件被小型化而不受浅沟槽隔离(STI)宽度和泄漏电流的限制，其中实现了与从MOS器件的技术比例缩放所预期的对应的速度提升。不同于多晶栅极MOS努力，在本文中所公开的某些实施例中的栅极介电膜具有相对高的介电常数(k)，并因此允许相反功函数类型的虚栅极提供期望的隔离同时避免对在虚栅极下面设置的隔离注入区划的需求。就此，在一个实施例中公开了一种MOS器件。该MOS器件包括具有第一n型金属或p型金属功函数的第一材料。该MOS器件还包括包含第一材料的第一栅极。该MOS器件还包括包含第一材料的第二栅极。该MOS器件还包括位于第一栅极和第二栅极之间且包含具有与第一材料相反的功函数的第二材料的虚栅极。该MOS器件还包括在每个栅极下面的栅极电介质，其中栅极电介质包括大于约十八(18)的介电常数(k)。
在另一示例性实施例中，公开了一种MOS器件。该MOS器件包括具有第一n型金属或p型金属功函数的第一装置。该MOS器件还包括包含第一装置的第一栅极装置。该MOS器件还包括包含第一装置的第二栅极装置。该MOS器件还包括位于第一栅极装置和第二栅极装置之间且包含具有与第一装置相反的功函数的第二装置的虚栅极装置。该MOS器件还包括在每个栅极装置下面的栅极电介质，其中栅极电介质包括大于约十八(18)的介电常数(k)。
在另一示例性实施例中，公开了一种形成MOS器件的方法。该方法包括提供具有第一n型金属或p型金属功函数的第一材料。该方法还包括在有源区上形成栅极电介质，该栅极电介质包括大于约十八(18)的介电常数(k)。该方法还包括在栅极电介质上形成包括第一材料的第一栅极。该方法还包括在栅极电介质上形成包括第一材料的第二栅极。该方法还包括在栅极电介质上形成虚栅极，其中该虚栅极包含具有与第一材料相反的功函数的第二材料。该方法还包括在第一栅极和第二栅极之间放置包括具有与第一材料相反的功函数的第二材料的虚栅极。
附图简述
图1是具有用于隔离各有源半导体组件的浅沟槽隔离(STI)的示例性常规互补金属氧化物半导体(MOS)(CMOS)的简化俯视平面图；
图2A是沿图1的线2A-2A的n型金属MOS(nMOS)的横截面视图；
图2B是沿图1的线2B-2B的p型金属MOS(pMOS)的横截面视图；
图3是用具有用于隔离场效应晶体管(FET)的STI隔断和虚栅极的连续有源区形成的示例性常规CMOS的简化俯视平面图；
图4是形用具有用于隔离FET的虚栅极的连续有源区形成的示例性常规CMOS的简化俯视平面图；
图5是根据本公开的示例性实施例的由连续有源区形成的具有相反功函数虚栅极的示例性CMOS器件的简化俯视平面图；
图6是具有大致平面配置的图4的CMOS器件内的nMOS器件的实施例的横截面视图；
图7A和7B是根据本公开的示例性实施例的具有虚栅极的基于鳍的场效应晶体管(FinFET)MOS器件的简化俯视平面图；以及
图8是可包括图5的CMOS器件的示例性的基于处理器的系统的框图。
详细描述
现在参照附图，描述了本公开的若干示例性实施例。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。
在详细描述中所公开的各实施例包括具有由虚栅极分隔的连续有源区的金属氧化物半导体(MOS)隔离方案。还公开了相关的方法。在一个示例性实施例中，MOS器件包括具有栅极的有源区，该栅极由具有被描述为n型金属或p型金属的功函数的材料形成。使用具有相似功函数的栅极材料在该有源区上形成有源组件。通过将虚栅极置于各有源组件之间来实现隔离。虚栅极由相对于有源区的栅极材料而言具有相反功函数的材料制造。例如，如果有源区中的栅极是p型金属材料，则虚栅极将由n型金属制造，反之亦然。通过这一结构实现的隔离方案有效地减少泄漏电流的量并且改进了MOS元件的操作速度。这一隔离方案还允许MOS器件被小型化而不受浅沟槽隔离(STI)宽度即泄漏电流的限制，其中实现了从MOS器件的工艺缩放预期的相应的速度增加。不同于多晶硅栅极MOS的努力，在本文中所公开的某些实施例中的栅极介电膜具有相对高的介电常数(k)，并因此允许相反功函数类型的虚栅极提供期望的隔离同时避免对在虚栅极下面设置隔离注入区域的需求。
在强调根据本公开的采用一个或多个虚栅极的MOS器件的示例性实施例之前，下面先参考图1-4提供对互补MOS(CMOS)器件中常规隔离处理的简要概览。尽管图1-4处理COMS器件，但是应当理解CMOS器件由具有n型金属功函数(即，nMOS)的MOS器件及具有p型金属功函数(即，pMOS)的MOS器件制造。提供对这些常规隔离处理的描述来辅助解释采用虚栅极并在下文中关于图5-7B讨论的各实施例。
在此方面，图1是常规CMOS器件10的框图。CMOS器件10由一个或多个nMOS场效应晶体管(FET)12以及一个或多个pMOS FET 14形成。每个FET 12、14与其他FET 12、14通过STI 16分隔开。
如图2A中更好地解说的，nMOS FET 12形成在基板18上，该基板在一示例性实施例中是硅基板。阱20形成在基板18内，并且在一示例性实施例中，阱20具有p型费米能级(在本文中费米能级被称作硅带隙内部的缺陷能带，其通过硅中的P型或N型掺杂物而引入)并且在本文中可被称作p阱(或pw)。nMOS FET 12包括源极22、漏极24和栅极26。源极22和漏极24形成在阱20中并且可以具有n+型费米能级(即，费米能级非常靠近导带)。栅极26形成在阱20之上并且通过栅极电介质28(其可以是氧化层等)与阱20分隔开。栅极26由具有n型金属功函数的材料形成。另外，栅极26可在栅极26的任一侧上具有间隔件30。nMOS FET 12包括用于源极22、漏极24和栅极26的电触点(未示出)。
同样地，如图2B中解说的，pMOS FET 14形成在基板18上，该基板在一示例性实施例中是硅基板。阱32形成在基板18中，并且在一示例性实施例中，阱32具有n型费米能级并且在本文中可被称作n阱(或nw)。pMOSFET 14包括源极34、漏极36和栅极38。源极34和漏极36形成在阱32中并且可具有p+型费米能级。栅极38形成在阱32之上并且通过栅极电介质40(其可以是氧化层等)与阱32分隔开。栅极38由具有p型金属功函数的材料形成。另外，栅极38可在栅极38的任一侧上具有间隔件42。pMOS FET 14包括用于源极34、漏极36和栅极38的电触点(未示出)。
返回图1并且如上所述，FET 12、14通过STI 16相互分隔开。STI 16为FET 12、14中的每一者提供有效电隔离。在典型构造中，由STI隔断(诸如STI 16)提供的隔离对于先进规模技术而言在10pA/μm范围内。尽管STI隔断(诸如STI 16)在许多实例中提供了可接受的隔离，但是对STI隔断的使用对连续制造工艺是破坏性并且在各元件之间创建了增加芯片尺寸且减小驱动电流的隔断，这进而降低了速度并增加了功耗。
尽管图1-2B聚焦于CMOS器件10，但是应当领会，相同的概念和缺点也适用于其他类型的MOS器件，诸如严格的nMOS器件或严格的pMOS器件。此外，尽管CMOS器件10被解说为平面器件，但是相同的技术也用于FinFET器件。FinFET是用于描述在硅基板或绝缘体上覆硅(SOI)基板上构建的非平面的双栅极或三栅极晶体管的术语。FinFET的区别性特征在于导电沟道围绕薄的硅“鳍(fin)”，该“鳍”形成器件的沟道。鳍的长度(沿从源极到漏极的方向测量的长度)确定该器件的有效沟道长度。
图3中解说的替换常规办法将STI与虚栅极结合。在此方面，如图3中所解说的，CMOS器件50形成在基板(未示出)上。CMOS器件50包括第一nMOS FET 52和第二nMOS FET 54，以及第一pMOS FET 56和第二pMOS FET58。FET 52、54、56、58通过STI 60彼此分隔开。另外，虚栅极62被置于nMOSFET 52、54之间。虚栅极62具有n型金属功函数。类似地，虚栅极64被置于pMOS FET 56、58之间。虚栅极64具有p型金属功函数。因此，虚栅极62、64的功函数对应于该虚栅极所分隔的FET(要么52、54，要么56、58)的功函数。再次，使用STI 60和虚栅极62、64提供了可接受的隔离(例如，在～10pA/μm范围内)，但是使用STI 60在连续的有源区中引入了隔断。如上所述，STI 60影响了创建具有充足尺寸以实现电流机制的期望迁移率的应力源的能力，并且CMOS器件50的性能在较小尺寸(例如，在二十八(28)纳米(nm)或更低规模)没有被改进。
在图4中解说了另一替换常规办法。图4解说了通过连续有源区方案形成的CMOS器件70。具体而言，CMOS器件70包括nMOS FET 72A、72B(合称72)，以及pMOS FET 74A、74B(合称74)。nMOS FET 72通过STI 76与pMOS FET 74分隔开。不同于图3的CMOS器件50，nMOS FET 72A没有通过STI 76与nMOS FET 72B分隔开。相反，nMOS FET 72A和nMOS FET 72B由连续有源区形成并且仅通过虚栅极78分隔开。虚栅极78具有n型金属功函数。类似地，pMOS FET 74A没有通过STI 76与pMOS FET 74B分隔开。相反，pMOS FET 74A和pMOS FET 74B由连续有源区形成并且仅通过虚栅极80分隔开。虚栅极80具有p型金属功函数。尽管该示例性实施例具有从连续有源区方案形成的优点，但虚栅极78、80经常没在配对的FET 72A、72B之间或配对的FET 74A、74B之间提供充足的隔离。例如，在二十(20)纳米级的典型nMOS构造中，器件针对极低阈值器件具有10nA/μm，这比STI型器件的泄漏大近似1000倍。同样地，类似器件针对标准阈值器件具有约350pA/μm，这比STI型器件的泄漏大近似35倍。因此，电流跨虚栅极78从一个nMOS FET72A泄漏到nMOS FET 72B(并且同样地从pMOS FET 74A泄漏到pMOS FET74B)，这降低了CMOS器件70的性能。用于解决电流泄漏的一个方案是增加虚栅极78、80上的栅极偏置。例如，在nMOS FET 72中，正常情况下栅极偏置是0V，但是为了减小电流泄漏，可以向虚栅极78施加-0.5V。这种栅极偏置的使用需要额外的外部电源，这进而增加了器件的版图并增加的电路复杂度。同样地，在-0.5V栅极偏置的情况下，Vgs可以达到Vdd(例如，0.5V)，这对于薄栅极氧化物而言过高并且可能导致栅极上非必要的磨损。类似地，在pMOS FET 74中，正常情况下在没有隔离时Vg＝0V，但是为了减小泄漏电流，Vg可以被设置成Vdd或0.5V。同样，这种栅极偏置需要额外的外部电源和/或导致栅极氧化物可靠性问题。在任一情况下，CMOS器件70在较小设计规模时是未臻最优的。
针对常规器件的未臻最优性能(例如，速度、泄漏电流等)的一种解决方案是通过将虚栅极78、80替换成由具有相反功函数的材料制造的隔离虚栅极而找到的。也即，如果FET具有n型金属功函数，则虚栅极具有p型金属功函数。替换地，如果FET具有p型金属功函数，则虚栅极具有n型金属功函数。虚栅极材料选取允许隔离改进而无需额外的外部电源并因此保留了电路内的面积。同样地，创建这些半导体器件的工艺不需要对常规高k/金属栅极工艺的额外改变。相反，对于新的虚栅极而言，相反类型的栅极掩模(在CMOS中使用的栅极掩模)被用于放置虚栅极。测试显示，通过使虚栅极的功函数相反，实现了可接受的隔离水平，同时仍保留了使用连续有源区方案来形成CMOS器件的能力。也即，在此示例中，提供了10pA/μm范围中的隔离。在导通(ON)状态下可用的电流也因面积被保留用于创建应力源元件的事实而增加，这增加了FET内的电流机制的迁移率。使用与改进的隔离相耦合的连续有源区方案允许进一步的小型化以及更大的设计灵活度。
在此方面，在图5中提供了采用具有相反功函数的虚栅极的CMOS器件90的第一示例性实施例。如所解说的，CMOS器件90通过连续有源区方案形成。具体而言，CMOS器件90包括nMOS FET 92A、92B(合称92)，以及pMOS FET 94A、94B(合称94)。nMOS FET 92通过STI 96与pMOS FET 94分隔开。正如图4的CMOS器件70，nMOS FET 92A没有通过STI 96与nMOSFET 92B分隔开。相反，nMOS FET 92A和nMOS FET 92B由连续有源区形成并且仅通过虚栅极98分隔开。虚栅极98具有p型金属功函数，并因此具有与使用该虚栅极的MOS器件相反的功函数。换言之，虚栅极98具有相反功函数。类似地，pMOS FET 94A没有通过STI 96与pMOS FET 94B分隔开。相反，pMOS FET 94A和pMOS FET 94B由连续有源区形成并且仅通过虚栅极100分隔开。虚栅极100具有n型金属功函数，并因此具有与使用该虚栅极的MOS器件相反的功函数。换言之，虚栅极100具有相反功函数。尽管没有示出，但是应当领会，虚栅极98、100中的每一者被置于类似于栅极电介质28、40的栅极电介质上。在示例性实施例中，CMOS器件90的栅极电介质具有高介电常数(k)。在示例性实施例中，k高于十八(18)，并且在进一步示例性实施例中，k在约二十到二十五之间(20-25)。
继续参考图5，在示例性实施例中，虚栅极98连接至Vss而虚栅极100耦合至Vdd。如所述的，相反的功函数提供了可接受的隔离水平，同时保留了制造商在CMOS器件90的制造中使用连续有源区方案的能力。通过将源极布置成靠近虚栅极98、100，可以进一步减小隔离泄漏。
尽管图5解说了具有nMOS FET 92和pMOS FET 94两者的CMOS器件90，但是应当领会，本公开的概念可以被纳入到仅包含nMOS器件和/或仅包含pMOS器件的MOS器件中。
还要注意，在虚栅极98、100下方不存在隔离注入区划。现有技术(尤其是诸如多晶栅极技术)将在虚栅极下面使用这种隔离注入区划(即，注入有特定掺杂类型的区划)以改进虚栅极所提供的隔离。这种隔离注入区划增加了隔离尺寸，但是一般并没有实现相同水平的隔离。在图6中提供了nMOS器件92的横截面视图，其在虚栅极98下面具有不存在隔离注入区划的区划102。应当领会，pMOS器件94在虚栅极100之下也不存在隔离注入区划。
图5的CMOS器件90具有很好理解的基本平面的配置，但是本公开的概念不受此限制且可以扩展到FinFET设计。图7A和7B解说了FinFET中相反金属虚栅极的两个版本。具体而言，图7A解说了具有有源区106的FinFETnMOS器件104，鳍108连同栅极110G被垂直地置于该有源区106上。FinFETnMOS器件104进一步包括源极110S和漏极110D。在FinFET nMOS器件104中，有源器件栅极的功函数是n型金属而对应的虚栅极112具有p型金属功函数。通过将源极布置成靠近虚栅极112，可以进一步减小隔离泄漏。
与图7A的FinFET nMOS器件104相反，在图7B中解说了FinFET pMOS器件114。FinFET pMOS器件114包括有源区116和鳍118。同样地，FinFETpMOS器件114包括漏极120D、源极120S和栅极120G。FinFET pMOS器件114的有源区116具有p型金属功函数，并且对应的虚栅极122具有n型金属功函数。通过将源极布置成靠近虚栅极122，可以进一步减小隔离泄漏。
如果需要，nMOS器件104和pMOS器件114可以被组装成CMOS器件。同样，不存在注入隔离区划以及高栅极电介质允许甚至在越来越小的尺寸下提升速度。
根据本文中所公开的各实施例的具有连续有源区的CMOS隔离方案可以被设在或集成到任何基于处理器的设备中。不作为限定的示例包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器，以及便携式数字视频播放器。
在此方面，图8解说了可采用CMOS器件(诸如CMOS器件90或MOS器件92、94、104、114)的基于处理器的系统130的示例。在这一示例中，基于处理器的系统130包括一个或多个中央处理单元(CPU)132，其各自包括一个或多个处理器134。(诸)CPU 132可具有耦合至(诸)处理器134以用于对临时存储的数据进行快速访问的高速缓存存储器136。(诸)CPU 132被耦合到系统总线138，且可交互耦合基于处理器的系统130中所包括的诸主设备和从设备。如众所周知的，(诸)CPU 132通过在系统总线138上交换地址、控制和数据信息来与这些其它设备通信。例如，(诸)CPU 132可将总线事务请求传达到存储器控制器140。尽管未在图8中解说，但可提供多个系统总线138，其中每个系统总线138构成不同的织构。
其它设备可被连接到系统总线138。如图8中所解说的，作为示例，这些设备可包括存储器系统142、一个或多个输入设备144、一个或多个输出设备146、一个或多个网络接口设备148，以及一个或多个显示控制器150。(诸)输入设备144可包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(诸)输出设备146可包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。(诸)网络接口设备148可以是被配置成允许来往于网络152的数据交换的任何设备。网络152可以是任何类型的网络，包括但不限于：有线或无线网络、专用或公共网络、局域网(LAN)、广局域网(WLAN)和因特网。(诸)网络接口设备148可被配置成支持所期望的任何类型的通信协议。存储器系统142可包括一个或多个存储器单元154(0-N)。
(诸)CPU 132还可被配置成通过系统总线138访问(诸)显示控制器150以控制发送给一个或多个显示器156的信息。(诸)显示控制器150经由一个或多个视频处理器158向(诸)显示器156发送要显示的信息，视频处理器158将要显示的信息处理成适于(诸)显示器156的格式。(诸)显示器156可包括任何类型的显示器，包括但不限于：阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器等。
本领域技术人员将进一步领会，结合本文所公开的实施例描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其它处理设备执行的指令、或这两者的组合。作为示例，本文描述的仲裁器、主控设备和被控设备可用在任何电路、硬件组件、集成电路(IC)，或IC芯片中。本文所公开的存储器可以是任何类型和大小的存储器，且可被配置成存储所需的任何类型的信息。为清楚地说明这一可互换性，以上已经以其功能的形式一般地描述了各种解说性组件、框、模块、电路和步骤。此类功能性如何被实现取决于施加在整体系统上的具体应用、设计选择和/或设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
结合本文所公开的实施例描述的各种解说性逻辑块、模块、和电路可用设计成执行本文所描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件，或其任何组合来实现或执行。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器，或任何其它此类配置。
本文所公开的各实施例可被实施在硬件和存储在硬件中的指令中，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM，或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取/写入信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到，本文任何示例性实施例中描述的操作步骤被描述是为了提供示例和讨论。所描述的操作可按除了所示顺序以外的各种不同顺序执行。而且，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外，在示例性实施例中讨论的一个或多个操作步骤可被组合。应理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行各种不同的修改。本领域技术人员还将理解，可使用各种不同技术中的任何一种来表示信息和信号。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。

Claims (24)

1.一种金属氧化物半导体(MOS)器件，包括：
具有第一n型金属或p型金属功函数的第一材料；
包括所述第一材料的第一栅极；
包括所述第一材料的第二栅极；
位于所述第一栅极和所述第二栅极之间且包括具有与所述第一材料相反的功函数的第二材料的虚栅极；以及
在每个栅极下面的栅极电介质，所述栅极电介质包括大于约十八(18)的介电常数(k)。
2.如权利要求1所述的MOS器件，其特征在于，所述第一材料包括具有n型金属功函数的材料。
3.如权利要求2所述的MOS器件，其特征在于，所述第二材料包括具有p型金属功函数的材料。
4.如权利要求1所述的MOS器件，其特征在于，所述第一材料包括具有p型金属功函数的材料。
5.如权利要求4所述的MOS器件，其特征在于，所述第二材料包括具有n型金属功函数的材料。
6.如权利要求1所述的MOS器件，其特征在于，进一步包括第二MOS器件以形成互补MOS器件(CMOS)，所述第二MOS器件包括：
包括所述第二材料的第三栅极；
包括所述第二材料的第四栅极；以及
位于所述第三栅极和所述第四栅极之间且包括所述第二材料的第二虚栅极。
7.如权利要求6所述的MOS器件，其特征在于，进一步包括在所述第一MOS器件和所述第二MOS器件之间的浅沟槽隔离(STI)。
8.如权利要求1所述的MOS器件，其特征在于，所述虚栅极位于所述栅极电介质上并且在所述虚栅极下面不存在隔离注入区划。
9.如权利要求1所述的MOS器件，其特征在于，所述MOS器件是基本平面的器件。
10.如权利要求1所述的MOS器件，其特征在于，所述MOS器件是基于鳍的场效应晶体管(FinFET)器件。
11.如权利要求1所述的MOS器件，其特征在于，所述MOS器件集成在半导体管芯中。
12.如权利要求1所述的MOS器件，其特征在于，进一步包括其中集成有所述MOS器件的设备，所述设备选自下组：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、以及便携式数字视频播放器。
13.一种金属氧化物半导体(MOS)器件，包括：
具有第一n型金属或p型金属功函数的第一装置；
包括所述第一装置的第一栅极装置；
包括所述第一装置的第二栅极装置；
位于所述第一栅极装置和所述第二栅极装置之间且包括具有与所述第一装置相反的功函数的第二装置的虚栅极装置；以及
在每个栅极装置下面的栅极电介质，所述栅极电介质包括大于约十八(18)的介电常数(k)。
14.一种形成金属氧化物半导体(MOS)器件的方法，包括：
提供具有第一n型金属或p型金属功函数的第一材料；
在有源区上形成栅极电介质，所述栅极电介质包括大于约十八(18)的介电常数(k)；
在所述栅极电介质上形成包括所述第一材料的第一栅极；
在所述栅极电介质上形成包括所述第一材料的第二栅极；
在所述栅极电介质上形成虚栅极，所述虚栅极包括具有与第一材料相反的功函数的第二材料；以及
在所述第一栅极和所述第二栅极之间放置包括具有与所述第一材料相反的功函数的第二材料的所述虚栅极。
15.如权利要求14所述的方法，其特征在于，形成所述虚栅极包括在不存在隔离注入区划的位置中形成所述虚栅极。
16.如权利要求14所述的方法，其特征在于，形成所述栅极电介质包括形成具有约为二十到二十五(20-25)的介电常数的所述栅极电介质。
17.如权利要求14所述的方法，其特征在于，所述第一材料包括具有n型金属功函数的材料，且所述第二材料包括具有p型金属功函数的材料。
18.如权利要求17所述的方法，其特征在于，进一步包括将所述第二栅极连接至接地。
19.如权利要求17所述的方法，其特征在于，进一步包括靠近所述第二栅极形成所述源极。
20.如权利要求14所述的方法，其特征在于，所述第一材料包括具有p型金属功函数的材料，且所述第二材料包括具有n型金属功函数的材料。
21.如权利要求20所述的方法，其特征在于，进一步包括将所述第二栅极连接至电压源。
22.如权利要求20所述的方法，其特征在于，进一步包括靠近所述第二栅极形成所述源极。
23.如权利要求14所述的方法，其特征在于，进一步包括随所述第一MOS器件形成第二MOS器件以形成CMOS器件。
24.如权利要求23所述的方法，其特征在于，形成所述第二MOS器件包括在所述第二MOS器件内形成虚栅极。
CN201480013153.8A 2013-03-13 2014-03-10 具有由虚栅极分隔的连续有源区的金属氧化物半导体(mos)隔离方案及相关方法 Pending CN105009275A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/799,955 2013-03-13
US13/799,955 US9997617B2 (en) 2013-03-13 2013-03-13 Metal oxide semiconductor (MOS) isolation schemes with continuous active areas separated by dummy gates and related methods
PCT/US2014/022263 WO2014159160A1 (en) 2013-03-13 2014-03-10 Metal oxide semiconductor (mos) isolation schemes with continuous active areas separated by dummy gates and related methods

Publications (1)

Publication Number Publication Date
CN105009275A true CN105009275A (zh) 2015-10-28

Family

ID=50487119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480013153.8A Pending CN105009275A (zh) 2013-03-13 2014-03-10 具有由虚栅极分隔的连续有源区的金属氧化物半导体(mos)隔离方案及相关方法

Country Status (6)

Country Link
US (2) US9997617B2 (zh)
EP (1) EP2973682A1 (zh)
JP (2) JP2016516301A (zh)
KR (1) KR20150131090A (zh)
CN (1) CN105009275A (zh)
WO (1) WO2014159160A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424932A (zh) * 2016-05-02 2017-12-01 台湾积体电路制造股份有限公司 FinFET结构及其形成方法
CN109417033A (zh) * 2016-06-28 2019-03-01 株式会社索思未来 半导体装置以及半导体集成电路
CN109716529A (zh) * 2016-09-21 2019-05-03 高通股份有限公司 FinFET中布图效应减缓

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105493264B (zh) 2013-08-23 2018-06-01 株式会社索思未来 半导体集成电路装置
US9318476B2 (en) * 2014-03-03 2016-04-19 Qualcomm Incorporated High performance standard cell with continuous oxide definition and characterized leakage current
US10468528B2 (en) 2014-04-16 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with high-k metal gate stack
US9209185B2 (en) 2014-04-16 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET device
US9721955B2 (en) 2014-04-25 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device having an oxide feature
US9178067B1 (en) 2014-04-25 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device
US9224736B1 (en) 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
KR102202754B1 (ko) * 2014-08-14 2021-01-15 삼성전자주식회사 반도체 장치
US10361195B2 (en) * 2014-09-04 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor device with an isolation gate and method of forming
US9502414B2 (en) 2015-02-26 2016-11-22 Qualcomm Incorporated Adjacent device isolation
KR102240021B1 (ko) 2017-03-03 2021-04-14 삼성전자주식회사 저항을 포함하는 반도체 소자
KR102449898B1 (ko) 2018-04-10 2022-09-30 삼성전자주식회사 집적회로 소자
US10679994B1 (en) * 2018-11-28 2020-06-09 Qualcomm Incorporated Circuits employing asymmetric diffusion breaks in different type semiconductor diffusion regions, and related fabrication methods
US11145550B2 (en) 2020-03-05 2021-10-12 International Business Machines Corporation Dummy fin template to form a self-aligned metal contact for output of vertical transport field effect transistor
US20220231134A1 (en) * 2021-01-18 2022-07-21 Samsung Electronics Co., Ltd. Selective single diffusion/electrical barrier
US11646361B2 (en) 2021-03-04 2023-05-09 Globalfoundries U.S. Inc. Electrical isolation structure using reverse dopant implantation from source/drain region in semiconductor fin
US20220416026A1 (en) * 2021-06-29 2022-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142546A1 (en) * 2003-01-14 2004-07-22 Fujitsu Limited Semiconductor device and method for fabricating the same
CN102104041A (zh) * 2009-12-17 2011-06-22 台湾积体电路制造股份有限公司 具有用以隔离装置的虚设结构的集成电路
US20120001232A1 (en) * 2010-06-30 2012-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Rom cell circuit for finfet devices
US20120126336A1 (en) * 2010-11-22 2012-05-24 International Business Machines Corporation Isolation FET for Integrated Circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122474A (en) 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US5268312A (en) 1992-10-22 1993-12-07 Motorola, Inc. Method of forming isolated wells in the fabrication of BiCMOS devices
JPH08153861A (ja) * 1994-11-29 1996-06-11 Hitachi Ltd 半導体装置およびその製造方法
JP2907070B2 (ja) 1995-08-11 1999-06-21 日本電気株式会社 半導体装置の製造方法
FR2785089B1 (fr) 1998-10-23 2002-03-01 St Microelectronics Sa Realisation de mur d'isolement
JP2001345430A (ja) 2000-05-31 2001-12-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6620713B2 (en) * 2002-01-02 2003-09-16 Intel Corporation Interfacial layer for gate electrode and high-k dielectric layer and methods of fabrication
US6756619B2 (en) 2002-08-26 2004-06-29 Micron Technology, Inc. Semiconductor constructions
JP2005064317A (ja) 2003-08-18 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置
JP2007311491A (ja) 2006-05-17 2007-11-29 Toshiba Corp 半導体集積回路
JP2008103488A (ja) * 2006-10-18 2008-05-01 Seiko Epson Corp 半導体集積回路装置の製造方法および半導体装置
US20100127333A1 (en) 2008-11-21 2010-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. novel layout architecture for performance enhancement
US8390331B2 (en) 2009-12-29 2013-03-05 Nxp B.V. Flexible CMOS library architecture for leakage power and variability reduction
US8598656B2 (en) 2010-03-08 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming ESD protection device
US9324866B2 (en) * 2012-01-23 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for transistor with line end extension
US8455180B2 (en) * 2010-10-29 2013-06-04 Texas Instruments Incorporated Gate CD control using local design on both sides of neighboring dummy gate level features
US8547155B2 (en) * 2011-08-22 2013-10-01 Cisco Technology, Inc. Soft error robust low power latch device layout techniques
US9337190B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including dummy isolation gate structure and method of fabricating thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142546A1 (en) * 2003-01-14 2004-07-22 Fujitsu Limited Semiconductor device and method for fabricating the same
CN102104041A (zh) * 2009-12-17 2011-06-22 台湾积体电路制造股份有限公司 具有用以隔离装置的虚设结构的集成电路
US20120001232A1 (en) * 2010-06-30 2012-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Rom cell circuit for finfet devices
US20120126336A1 (en) * 2010-11-22 2012-05-24 International Business Machines Corporation Isolation FET for Integrated Circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424932A (zh) * 2016-05-02 2017-12-01 台湾积体电路制造股份有限公司 FinFET结构及其形成方法
US10468308B2 (en) 2016-05-02 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
CN107424932B (zh) * 2016-05-02 2020-01-14 台湾积体电路制造股份有限公司 FinFET结构及其形成方法
US11121039B2 (en) 2016-05-02 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
CN109417033A (zh) * 2016-06-28 2019-03-01 株式会社索思未来 半导体装置以及半导体集成电路
CN109417033B (zh) * 2016-06-28 2022-03-18 株式会社索思未来 半导体装置以及半导体集成电路
CN109716529A (zh) * 2016-09-21 2019-05-03 高通股份有限公司 FinFET中布图效应减缓

Also Published As

Publication number Publication date
JP2018113485A (ja) 2018-07-19
US20180240890A1 (en) 2018-08-23
JP2016516301A (ja) 2016-06-02
KR20150131090A (ko) 2015-11-24
US20140264610A1 (en) 2014-09-18
US9997617B2 (en) 2018-06-12
WO2014159160A1 (en) 2014-10-02
EP2973682A1 (en) 2016-01-20

Similar Documents

Publication Publication Date Title
CN105009275A (zh) 具有由虚栅极分隔的连续有源区的金属氧化物半导体(mos)隔离方案及相关方法
Ferain et al. Multigate transistors as the future of classical metal–oxide–semiconductor field-effect transistors
US9299811B2 (en) Methods of fabricating semiconductor devices
Lahgere et al. Electrically doped dynamically configurable field‐effect transistor for low‐power and high‐performance applications
US20150137262A1 (en) Semiconductor device and method of fabricating the same
US10553585B2 (en) Semiconductor device
TW201806149A (zh) 半導體裝置及用以形成其的方法
US9245887B2 (en) Method and layout of an integrated circuit
CN101969061A (zh) 一种鳍型隧穿晶体管集成电路及其制造方法
US20130164891A1 (en) High density butted junction cmos inverter, and making and layout of same
KR20140029961A (ko) 반도체 장치 및 그 제조 방법
US8941183B2 (en) Semiconductor device
CN104969299A (zh) 用于对存储器单元进行编程的系统和方法
Ossaimee et al. Gate dielectric constant engineering for suppression of ambipolar conduction in CNTFETs
US10680115B2 (en) P-channel oxide semiconductor thin film transistor
CN101236969A (zh) 静态随机存取存储器元件
CN110036487A (zh) 非对称栅控鳍式场效应晶体管(FET)(finFET)二极管
US11302694B2 (en) Semiconductor device without a break region
CN108475663A (zh) 具有用于降低栅极电阻的更宽的场栅极的半导体器件
KR20150007906A (ko) 반도체 장치 및 그 제조 방법
Yu et al. Enhanced ESD power clamp for antenna switch controller with SOI CMOS technology
CN104916545A (zh) 一种半导体器件的制作方法
US7876146B2 (en) Method and apparatus for powering down analog integrated circuits
Narwal et al. Performance investigation of electrode work‐function engineered hetero‐dielectric buried oxide vertical TFET
Jang et al. Reliability improvement of 1T DRAM based on feedback transistor by using local partial insulators

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151028