CN105006463B - 用于制造半导体封装件的方法和半导体封装件 - Google Patents

用于制造半导体封装件的方法和半导体封装件 Download PDF

Info

Publication number
CN105006463B
CN105006463B CN201510179207.4A CN201510179207A CN105006463B CN 105006463 B CN105006463 B CN 105006463B CN 201510179207 A CN201510179207 A CN 201510179207A CN 105006463 B CN105006463 B CN 105006463B
Authority
CN
China
Prior art keywords
substrate
semiconductor package
package part
aperture
insulating materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510179207.4A
Other languages
English (en)
Other versions
CN105006463A (zh
Inventor
M·鲍尔
L·海策尔
C·施廷普菲尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105006463A publication Critical patent/CN105006463A/zh
Application granted granted Critical
Publication of CN105006463B publication Critical patent/CN105006463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及用于制造半导体封装件的方法和半导体封装件，提供了一种用于制造半导体封装件的方法，包括：提供包括孔径的第一衬底，提供第一半导体芯片，将所述第一半导体芯片连接至所述第一衬底，使用第一绝缘材料填充所述孔径，以及使用第二绝缘材料包封所述半导体芯片，以创建第一包封体。

Description

用于制造半导体封装件的方法和半导体封装件
技术领域
本申请涉及用于制造半导体封装件的方法和半导体封装件。
背景技术
在制造包含附接至衬底的半导体芯片的半导体封装件的过程中，包封半导体芯片。衬底可以包括孔径，并且由于制造容限和其他因素，单个的衬底会呈现不同尺寸的孔径。这会导致制造的半导体封装件的设计或尺寸的改变，从而可能导致半导体封装件的电、机械和热缺陷。
发明内容
根据一个实施例，一种半导体封装件包括具有孔径的衬底和连接至衬底的半导体芯片。第一绝缘材料布置在孔径中。第二绝缘材料包封半导体芯片。
根据另一实施例，一种组件，包括第一半导体封装件和第二半导体封装件。第一半导体封装件和第二半导体封装件包括具有孔径的衬底和连接至衬底的半导体芯片。第一半导体封装件和第二半导体封装件进一步包括：第一绝缘材料，布置在孔径中；以及第二绝缘材料，包封半导体芯片。第一半导体封装件与第二半导体封装件连接。第一半导体封装件的孔径的尺寸不同于第二半导体封装件的孔径的尺寸。
根据另一实施例，一种用于制造半导体封装件的方法，包括：提供包括孔径的第一衬底；以及提供第一半导体芯片。该方法进一步包括：将第一半导体芯片连接至第一衬底；使用第一绝缘材料填充孔径；以及使用第二绝缘材料包封半导体芯片，以创建第一包封体。
附图说明
附图被包括以提供对实施例的进一步理解，并且被引入为本说明书的一部分。附图示出实施例以及说明书用于解释实施例的原理。其他实施例以及很多实施例的待实现的优点将会被容易地理解，因为参考如下详细说明能够更好的理解这些优点。附图中的元件不必彼此等比例地绘制。相似的参考标记表示对应的相似部件。
图1(包括图1A-图1C)示出了设计为用于结合至半导体封装件的示例性衬底的示意性截面图。
图2(包括图2A-图2B)示出了包括适当形成的包封剂的半导体封装件以及包括非适当形成的包封剂的半导体封装件的示意性截面图。
图3(包括图3A-图3B)示出了包括在衬底上填充孔径的填充剂材料的两个半导体封装件的示意性截面图。
图4(包括图4A-图4C)示出了用于制造包括在衬底上填充孔径的填充剂材料的半导体封装件的多种方法的中间产物的示意性截面图。
图5示出了用于制造包括在衬底上填充孔径的填充剂材料的半导体封装件的方法的示意性截面图。
图6示出了包括在衬底上填充孔径的填充剂材料的半导体封装件的示意性截面图。
图7示出了用于制造半导体封装件的方法的流程图。
图8示出了用于制造半导体封装件的进一步方法的流程图。
具体实施方式
在以下详细描述中，参照形成其一部分并且通过图示的方式在其中示出了发明可以被实践在其中的具体实施例的附图。然而，对于本领域技术人员可以是明显的是，实施例的一个或多个方面可以利用较低程度的具体细节来实践。在其它情况下，已知的结构和元件以示意性形式被示出，以便便于描述实施例的一个或多个方面。在这点上，诸如“顶”、“底”、“左”、“右”、“上”、“下”等之类的方向性术语参照正被描述的图的定向来使用。因为实施例的部件可以以许多不同定向被定位，方向性术语被使用用于图示的目的并且决不是限制性的。要理解的是，可以利用其它实施例并且可以做出结构或逻辑改变而不脱离本发明的范围。因此，以下详细描述不以限制性意义被考虑，并且本发明的范围由所附权利要求来限定。
此外，虽然实施例的特定特征或方面可以关于仅仅若干实施方式之一被公开，但是如对于任何给定或特定应用可能是期望和有利的，这样的特征或方面可以与其它实施方式的一个或多个其它特征或方面组合，除非另外特别指出或者除非技术上受限。而且，在术语“包括”、“具有”、“有”或其其它变体被使用在详细描述或权利要求中的程度上，这些术语旨在于以类似于术语“包括”的方式包括。术语“被耦合的”和“被连接的”连同其派生词可以被使用。应当理解的是，这些术语可以被使用用于指示两个元件与彼此协作或交互，无论是它们处于直接的物理或电接触，还是它们不与彼此直接接触；居间元件或层可以被设置在“被键合的”、“被附接的”或“被连接的”元件之间。还有，术语“示例性”只意为示例，而不是最好或最佳的。因此，以下详细描述不以限制性意义被考虑，并且本发明的范围由所附权利要求来限定。
下面进一步描述的半导体器件可以是不同类型的，可以通过不同技术来制造并且可以包括例如集成电式、电光式或机电式电路和/或无源元件，逻辑集成电路，控制电路，微处理器，存储器器件等。
半导体芯片可以由例如Si、SiC、SiGe、GaAs、GaN的特定半导体材料或任意其他半导体材料制造，并且此外，可以包含不是半导体的一种或多种无机和/或有机材料、诸如例如绝缘体、塑料或金属。
本文中考虑的半导体芯片可以是薄的。为了允许对半导体芯片例如封装、eWLP(嵌入式晶片级封装)或半导体器件装配所要求的处理/操纵的处理或操纵，半导体芯片可以形成复合芯片的一部分。复合芯片可以包括半导体芯片和被固定到半导体芯片的加固芯片。加固芯片给复合芯片增加稳定性和/或强度以使其可管理。
下文描述的半导体封装件可以包括一个或多个半导体芯片。通过示例的方式，可以包括一个或多个半导体功率芯片。此外，可以在器件中包括一个或多个逻辑集成电路。逻辑集成电路可以被配置为控制其他半导体芯片的集成电路，例如功率半导体芯片的集成电路。可以在逻辑芯片中实现逻辑集成电路。
半导体芯片可以具有允许要做出的与被包括在半导体芯片中的集成电路的电接触的接触焊盘(或者电极)。电极可以被全部布置在半导体芯片的仅仅一个主面或者在半导体芯片的两个主面。电极包括被应用到半导体芯片的半导体材料的一个或多个电极金属层。电极金属层可以用任何期望的几何形状和任何期望的材料组分制造。例如，电极可以由Cu、Ni、NiSn、Au、Ag、Pt、Pd、这些金属中一种或多种的合金、导电有机材料或者导电半导体材料的组中选择的材料制成。
半导体芯片可以被键合到还能被称为载体的衬底。载体可以是用于封装的(永久性)器件载体。载体可以包括或由诸如陶瓷或金属材料、铜或铜合金或者铁/镍合金之类的任何种类的材料制成。载体可以与半导体芯片的一个接触元件机械和电连接。通过回流焊接、真空焊接、扩散焊接或者借助于导电粘合剂的粘附中的一个或多个，半导体芯片可以被连接到载体。如果扩散焊接被使用作为半导体芯片与载体之间的连接技术，焊接材料可以被使用，由于在焊接过程之后的界面扩散过程，这导致在半导体与载体之间的界面处的金属间相。在铜或铁/镍载体的情况下，因此期望使用诸如AuSn、AgSn、CuSn、AgIn、AuIn或CuIn之类的焊接材料。备选地，如果半导体芯片要被粘附到载体，则可以使用导电粘合剂。例如，粘合剂可以基于其可以充有金、银、镍或铜颗粒以提升它们的导电性的环氧树脂。
半导体芯片的接触元件可以包括扩散屏障。在扩散焊接的情况下，扩散屏障防止焊接材料从载体扩散到半导体芯片中。例如，接触元件上的薄钛层可以实现这样的扩散屏障。
为了eWLP处理或者在被键合到器件载体(基板)之后，半导体芯片可以覆盖有封装材料以便被嵌入在封装剂中(人工晶片)。封装材料可以是电绝缘的。封装材料可以由诸如硬质塑料、热塑性或热固性材料或者层压材料(预浸材料)之类的任何适当的塑料或聚合物材料制成。
在若干实施例中，层或层堆叠被彼此应用或者材料被应用或沉积在层上。应理解，任何这种术语“应用”、“沉积”表示覆盖所有将层应用于彼此上的变体和技术。具体地，其表示覆盖作为整体瞬间应用层的技术(例如，层压技术)以及顺次衬底层的技术(例如，喷溅、电镀、模制、CVD等)。
参考图1A，示出了示意性衬底100。如下文中描述的半导体封装件的半导体封装件可以包括该衬底100。应注意，衬底100还可以成为载体。衬底100可以包括引线框。
在图1A中示意性示出的衬底100可以是第一衬底生产工艺的结果。然而，在第一衬底生产工艺中，并不是衬底100中的所有结构元件都会已经形成，这对于衬底100作为其一部分的半导体封装件的正确功能而言是必要的。这种结构元件可以形成在一个或多个后续的结构工艺步骤。例如，本领域已知的蚀刻技术可以应用于衬底100，以便制造该结构元件。
图1B示出了作为将该后续结构步骤应用至衬底100的结构的衬底200的示意性实例。衬底200包括第一结构元件201和第二结构元件202。结构元件202使第一衬底元件200A与第二衬底元件200B分离或电隔离。例如，第一衬底元件200A可以包括裸片焊盘，以及第二衬底元件200B可以包括半导体封装件的外部引线。应注意，如示例性结构元件201、202的接下来的结构元件还可以称为孔径。
用于创建该孔径的结构工艺可以呈现一容限，该容限可以导致单个衬底具有明确尺寸的孔径。例如，根据实施例的蚀刻工艺可以呈现高至约±40μm的作为结果的孔径的尺寸的容限。图1C示意性地示出了衬底300，其中结构工艺中的该容限所导致的孔径大于衬底200的孔径。
参考图2A，示出了半导体封装件400。半导体封装件400包括诸如衬底200的衬底，例如，半导体芯片401和包封剂402包封半导体芯片401并且至少部分地包封衬底200。
可以使用本领域已知的不同技术制造包封剂402。例如，可以通过模制(具体地，转移模制)制造包封剂402。根据另一实施例，可以通过提供层压以及在衬底200和半导体芯片401之上层压来制造包封剂402。根据另一实施例，以纤维增强复合物(composite)形成提供层压。根据一个实施例，纤维增强复合物是纤维增强聚合物。纤维可以是玻璃纤维。在特定实施例中，包封剂402可以包括玻璃纤维增强塑料(GFRP)。纤维增强复合物可以包括树脂。聚合物或塑料可以包括环氧树脂和聚酰亚胺和丙烯酸脂中的一个或多个。应注意，模制的包封剂不包括该纤维增强复合物。
参照图1B和图1C如上描述的衬底结构工艺的容限可导致单个半导体封装件中所需的包封材料的量的差。例如，在该容限导致衬底300大于常规孔径并且包封材料的固定量在制造期间被提供至每个半导体封装件的情况下，作为结果的包封体可能不会正确地形成。即，包封剂可以例如呈现一个或多个不期望的气泡和不期望的表面部件。相反地，在该容限导致小于常规孔径的情况下，可能存在多余的包封材料。
参考图2B，示出了包括衬底300和不正确形成的包封剂403的半导体封装件500的实例。这里，示意性地示出了包封材料的量不足的情况。不正确地形成的包封剂403可以包括未示出的气泡。包封剂403可以呈现与正确形成的包封剂402相比的降级的电、机械和热性能。
在模制技术(具体地，转移模制)用于制造包封剂的情况下，不正确形成包封剂403的问题不经常出现。例如，在转移模制中，具有附接的半导体芯片401的衬底200被放入腔体，然后该腔体完全由包封材料填充。因此，衬底的孔径中的容限不影响正确形成的包封体的形成。
然而，在层压技术用于制造包封体的情况下，在技术上很难或不可能为容限调节单个半导体封装件中所需的包封材料的量。原因在于，在层压技术中，包封材料以层压形式提供，其可包括纤维增强复合物。通常不会设想在承压或附加进一步的包封材料之后去除过量材料。因此，可能出现如图2B所描述的那样的问题。
参照图3A示出了半导体封装件600。半导体封装件600包括衬底200，包含结构201和202、附接至衬底200的半导体芯片401、包封剂402和填充结构201和202的填充剂材料601。
参照图3B示出了半导体封装件602。半导体封装件602包括衬底300，包含比衬底200更大的孔径201、202、附接至衬底300的半导体芯片401、包封剂402和填充孔径201和202的填充剂材料601。
填充衬底200和300的孔径201、202的材料601可以显著地减少孔径201、202的尺寸以及形成包封剂402所需的包封材料的量的影响。填充剂材料601甚至可以使形成包封剂402所需的包封材料的量完全不受孔径201、202的尺寸的影响。具体地，在层压技术用于形成包封剂402的情况下，这会有助于不考虑孔径尺寸地制造正确的包封体402。
根据实施例，填充剂材料601可以包括绝缘材料。填充剂材料601可以包括模制件。具体地，其可以包括树脂、环氧树脂、聚酰亚胺和丙烯酸脂中的一个或多个。根据实施例，填充剂材料601可以呈现与包封剂402相同或基本相同的电、热和机械属性。在一个实施例中，填充剂材料601可包括与包封剂402相同的绝缘材料。根据另一实施例，填充剂材料601可以包括与包封剂402相比甚至完全不同的一个或多个绝缘材料。然而，应注意，根据所有实施例，填充剂材料601以流体形式沉积在衬底上，因此不包括如上所述如层压件的纤维增强复合物。
根据实施例，一种用于制造半导体封装件的方法，填充剂材料601用于在将层压应用至衬底之前平整衬底中的不规则体。填充剂材料可以用于填充表面以及在衬底上包括通孔的较深的孔径。
下文中，描述了用于将填充剂材料601填充至衬底的示例性方法。填充剂材料601可以被局部地应用至孔径，或者其可以全部地(即，在衬底的大部分之上或者甚至在整个衬底之上)应用。
根据示例性的方法，填充剂材料被全部地应用至衬底。本领域已知的网面印刷可以用于该方法。该网面印刷方法包括第一步，其中提供特定量的流体填充剂材料。流体材料可以预先加热，以便使其成为流体。例如，填充剂材料的量可以被应用在衬底200的边缘或者整个衬底200之上。在第二步中，机械地在衬底200之上散布填充剂材料以便填充衬底200的孔径并且去除过量的材料。例如，刮扫器(squeegee)可用于此端。通过跨衬底200地移动刮扫器从而在其之前推动填充剂材料的前部，填充剂材料流入衬底200中的孔径。可以通过刮扫器将过量的填充剂材料简单地推离衬底200。还可以相对于刮扫器移动衬底200。应注意，可以在刮扫器和衬底200之间提供屏幕，并且在屏幕的顶部上提供填充剂材料的量。
如图4A示意性所示，网面印刷方法可以在衬底200的顶部上产生填充剂材料701的薄层。层701可以是网面印刷方法的无意的副产品。然而，层701还可以通过适当调整网面印刷方法的工艺参数而有意地制造。在后续步骤中，可以完全去除层701以便仅剩余填充衬底200的孔径的填充剂材料沉积物。例如，光刻工艺可以用于去除层701。然而，仅部分地通过已知结构技术等(例如，光刻工艺或激光消融工艺)来去除层701是有利的。随后，结构层可以用作衬底，用于制造电引线。具体地，该电引线可以包括过孔。
在网面印刷步骤之后，层压件被层压在衬底200、填充剂材料601(和层701)上方，如下文中更为详细的描述。
用于将填充剂材料全局地应用至衬底200的另一示例性方法包括使用幕式涂覆工艺。幕式涂覆工艺是本领域已知的。使用分配单元提供流体填充剂材料的幕。如图4A所示，衬底200穿过流体填充剂材料的幕，从而填充衬底200中的孔径并且形成衬底的顶部上的层701。备选地，不相对于分配单元移动衬底200，而可以相对于衬底200提供分配单元。
在幕式涂覆衬底200之后，可以去除过量的填充剂材料。例如，过量的填充剂材料可以在衬底200的边缘上积累。根据一个实施例，在材料仍为流体时去除过量填充剂材料，并且根据另一实施例，在凝固之后去除过量填充剂材料。此外，如上所述，层701可以被结构化或者甚至被全部去除。
应注意，参照图4A，用于使用填充剂材料填充孔径的网面印刷工艺或幕式涂覆工艺被示出为在半导体芯片附接之前应用至衬底200。例如，刚好在引线框制造之后，填充剂材料可以被应用至引线框。然而，根据另一实施例，在半导体芯片附接之后应用网面印刷工艺或幕式涂覆工艺。即，如图4B所示，还可以通过填充剂材料的层701涂覆半导体芯片。
参照图4C，示出填充方法的结果，其中用填充剂材料局部地填充衬底200上的孔径201、202。在不产生填充剂材料的层701的情况下局部填充孔径可以例如使用本领域已知的分配工艺实现。应注意，也可以在半导体芯片附接之前或之后使用用于填充孔径201、202的局部填充方法。
在使用填充剂材料601填充孔径201、202之后，如图5所示提供层压件800。如图3A、图3B所示，层压件800被层压在孔径201、202中包含填充剂材料601的衬底200上方，以创建包封剂402。层压件800可以包括如上所述的纤维增强复合物。此外，层压件800可以包括铜，具体地，一个或多个铜箔。一个或多个铜箔可以被设计为结构化用于创建引线，用于电连接半导体芯片401。一个或多个铜箔可以例如定位在层压件800的第一主面和第二主面上。
应注意，层压件800可以呈现为不同功能层彼此堆叠的堆叠结构。此外，可以提供多于一个的层压层800，以便制造堆叠的包封剂402。堆叠的包封剂可以包括用于提供引线结构的功能层。
填充剂材料601不必须要部分地露出。如图6示意性示出，包封剂404和包封剂402可以完整地包封填充剂材料601。应注意，包封剂402、404可以是单个包封体的部分或者可以是两个不同的包封体。
已经参照单个衬底描述了包括填充剂材料601的衬底的制造方法。然而，可以在批量生产中使用这些方法。即，用于在衬底中填充孔径的方法可以在衬底上执行，该衬底是衬底装配组件(assemblage)的一部分，例如，引线框条。批量工艺可以呈现显著的成本优势。还可以执行层压作为批量工艺的一部分。
已经参照对孔径制造中容限的调整描述了填充剂材料的实现。然而，填充剂材料的使用不需要仅限于这些情形。例如，使用填充剂材料调整孔径中有意的变化也可以是有利的。这样，可以使用相同的层压件用于层压在不同类型的衬底上方，其可以降低成本。
在下面的描述中以及权利要求书中，描述了一种制造芯片模块的方法的不同实施例，作为工艺或测量的具体时序，尤其是在流程图中。应注意，实施例不应限制描述的特定时序。不同工艺或测量中的特定一个或全部均可以同时进行或以任何其他有用且恰当的时序进行。
参照图7，示出了用于制造半导体封装件的方法900的流程图，其中方法900包括步骤901-904。第一步901包括提供半导体芯片和包括孔径的衬底，第二步902包括将半导体芯片附接至衬底，第三步903包括使用填充剂材料填充孔径，以及第四步904包括使用包封剂包封半导体芯片。
参照图8，示出了用于制造半导体封装件的方法1000的流程图，其中方法1000包括步骤1001-1004。第一步1001包括提供半导体芯片和包括孔径的衬底，第二步1002包括使用填充剂材料填充孔径，第三步1003包括将半导体芯片附接至衬底，以及第四步1004包括使用包封剂包封半导体芯片。
尽管已经详细描述了本发明及其优点，应当理解的是，于此可以做出各种改变、替换和变更，而不脱离如由所附权利要求限定的本发明的精神和范围。
而且，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。根据本发明，如本领域技术人员将从本发明的公开内容中容易领会的，可以利用当前存在或以后被开发的、执行与本文中描述的对应实施例基本相同的功能或者实现大致基本的结果的过程、机器、制造、物质组成、装置、方法或步骤。据此，所附权利要求旨在将这些过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。
尽管已经参照一个或多个实施方式对本发明的实施例进行了示出和描述，在不背离所附权利要求书的精神和范围的情况下可以对所示示例进行修改和/或改进。具体地，关于由上述部件或结构(组件、器件、电路、系统等)执行的各种功能，用于描述这些部件的术语(包括“装置”的参照)旨在对应于(除非另有提及)执行所述部件的特定功能的任何部件或结构(例如，即功能性地等效)，即便不是结构性地等效于执行本申请示例性实施方式在本文中所示出的功能的披露的结构。

Claims (20)

1.一种半导体封装件，包括：
衬底，包括孔径；
半导体芯片，连接至所述衬底；
第一绝缘材料，布置在所述孔径中；以及
第二绝缘材料，包封所述半导体芯片，
其中所述第二绝缘材料包含增强纤维，以及其中所述第一绝缘材料不包含任何增强纤维，
其中所述衬底包括第一衬底元件和第二衬底元件，所述第一衬底元件和所述第二衬底元件通过所述孔径彼此隔离，以及其中所述半导体芯片连接至所述第一衬底元件。
2.根据权利要求1所述的半导体封装件，其中所述衬底包括引线框。
3.根据权利要求1所述的半导体封装件，其中所述第二绝缘材料包括层压件。
4.根据权利要求3所述的半导体封装件，其中所述层压件包括纤维增强聚合物。
5.根据权利要求4所述的半导体封装件，其中所述纤维增强聚合物包括玻璃纤维增强塑料。
6.根据权利要求1所述的半导体封装件，其中所述第一绝缘材料包括环氧树脂、聚酰亚胺和丙烯酸脂中的一个或多个。
7.根据权利要求6所述的半导体封装件，其中所述第二绝缘材料包括与所述第一绝缘材料相同的环氧树脂或聚酰亚胺。
8.根据权利要求1所述的半导体封装件，其中所述第一绝缘材料完全由所述第二绝缘材料包封。
9.根据权利要求1所述的半导体封装件，其中所述第一绝缘材料被至少部分地暴露。
10.根据权利要求1所述的半导体封装件，其中所述第二衬底元件包括所述半导体封装件的外部引线。
11.根据权利要求1所述的半导体封装件，其中所述半导体封装件包括第二半导体芯片。
12.一种半导体组件，包括：
第一半导体封装件和第二半导体封装件，其中所述第一半导体封装件和所述第二半导体封装件包括：
衬底，包括孔径；
半导体芯片，连接至所述衬底；
第一绝缘材料，布置在所述孔径中；以及
第二绝缘材料，包封所述半导体芯片，
其中所述第二绝缘材料包含增强纤维，以及其中所述第一绝缘材料不包含任何增强纤维，
其中所述第一半导体封装件与所述第二半导体封装件连接，以及
其中所述第一半导体封装件的孔径的尺寸不同于所述第二半导体封装件的孔径的尺寸，
其中所述衬底包括第一衬底元件和第二衬底元件，所述第一衬底元件和所述第二衬底元件通过所述孔径彼此隔离，以及其中所述半导体芯片连接至所述第一衬底元件。
13.根据权利要求12所述的组件，其中所述组件包括附加的半导体封装件。
14.一种用于制造半导体封装件的方法，包括：
提供包括孔径的第一衬底；
提供第一半导体芯片；
将所述第一半导体芯片连接至所述第一衬底；
使用第一绝缘材料填充所述孔径；以及
使用第二绝缘材料包封所述半导体芯片，以创建第一包封体，
其中所述第二绝缘材料包含增强纤维，以及其中所述第一绝缘材料不包含任何增强纤维，
其中所述衬底包括第一衬底元件和第二衬底元件，所述第一衬底元件和所述第二衬底元件通过所述孔径彼此隔离，以及其中所述半导体芯片连接至所述第一衬底元件。
15.根据权利要求14所述的用于制造半导体封装件的方法，其中使用所述第一绝缘材料填充所述孔径包括幕式涂覆工艺、或者印刷工艺。
16.根据权利要求14所述的用于制造半导体封装件的方法，进一步包括：
提供包括孔径的第二衬底；
提供第二半导体芯片；
将所述第二半导体芯片连接至所述第二衬底；
使用所述第一绝缘材料填充所述第二衬底的孔径；以及
使用所述第二绝缘材料包封所述第二半导体芯片，以创建第二包封体。
17.根据权利要求16所述的用于制造半导体封装件的方法，其中第一衬底元件的孔径的尺寸不同于第二衬底元件的孔径的尺寸；
其中使用所述第二绝缘材料的相同量，以创建所述第一包封体和所述第二包封体；以及
其中所述第一绝缘材料填充所述第一衬底元件和所述第二衬底元件的孔径被配置为使得所述第一包封体和所述第二包封体形状相同。
18.根据权利要求14所述的用于制造半导体封装件的方法，其中在使用所述第一绝缘材料填充孔径的步骤之前执行将所述第一半导体芯片连接至所述第一衬底的步骤。
19.根据权利要求14所述的用于制造半导体封装件的方法，其中在使用所述第一绝缘材料填充孔径的步骤之后执行将所述第一半导体芯片连接至所述第一衬底的步骤。
20.一种半导体封装件，包括：
衬底，包括孔径；
半导体芯片，连接至所述衬底；
第一绝缘材料，布置在所述孔径中；以及
第二绝缘材料，包封所述半导体芯片，
其中所述第二绝缘材料与所述第一绝缘材料不同，
其中所述衬底包括第一衬底元件和第二衬底元件，所述第一衬底元件和所述第二衬底元件通过所述孔径彼此隔离，以及其中所述半导体芯片连接至所述第一衬底元件。
CN201510179207.4A 2014-04-16 2015-04-15 用于制造半导体封装件的方法和半导体封装件 Active CN105006463B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/254,214 US9576935B2 (en) 2014-04-16 2014-04-16 Method for fabricating a semiconductor package and semiconductor package
US14/254,214 2014-04-16

Publications (2)

Publication Number Publication Date
CN105006463A CN105006463A (zh) 2015-10-28
CN105006463B true CN105006463B (zh) 2018-03-27

Family

ID=54250033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510179207.4A Active CN105006463B (zh) 2014-04-16 2015-04-15 用于制造半导体封装件的方法和半导体封装件

Country Status (3)

Country Link
US (1) US9576935B2 (zh)
CN (1) CN105006463B (zh)
DE (1) DE102015105508A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
CN101154652A (zh) * 2006-09-30 2008-04-02 海力士半导体有限公司 半导体器件及叠置封装的制造方法
JP2012069879A (ja) * 2010-09-27 2012-04-05 Taiyo Holdings Co Ltd 熱硬化性樹脂充填材
CN103383939A (zh) * 2012-05-03 2013-11-06 英飞凌科技股份有限公司 芯片嵌入式封装及形成芯片嵌入式封装的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018308A1 (en) * 2005-04-27 2007-01-25 Albert Schott Electronic component and electronic configuration
US20060284286A1 (en) 2005-06-20 2006-12-21 Texas Instrument Inc. Flashless molding of integrated circuit devices
KR100661297B1 (ko) * 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR100714917B1 (ko) * 2005-10-28 2007-05-04 삼성전자주식회사 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
WO2007131967A1 (en) * 2006-05-15 2007-11-22 Koninklijke Philips Electronics N.V. Integrated low-loss capacitor-arrray structure
SG140574A1 (en) 2006-08-30 2008-03-28 United Test & Assembly Ct Ltd Method of producing a semiconductor package
TW200824074A (en) * 2006-11-24 2008-06-01 Siliconware Precision Industries Co Ltd Heat-dissipation semiconductor package and fabrication method thereof
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US20090127682A1 (en) 2007-11-16 2009-05-21 Advanced Semiconductor Engineering, Inc. Chip package structure and method of fabricating the same
DE102008021618A1 (de) * 2007-11-28 2009-06-04 Osram Opto Semiconductors Gmbh Chipanordnung, Anschlussanordnung, LED sowie Verfahren zur Herstellung einer Chipanordnung
KR101204092B1 (ko) 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
CN102324411A (zh) 2011-09-13 2012-01-18 江苏长电科技股份有限公司 新型无基岛预填塑封料引线框结构
US20130341780A1 (en) * 2012-06-20 2013-12-26 Infineon Technologies Ag Chip arrangements and a method for forming a chip arrangement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
CN101154652A (zh) * 2006-09-30 2008-04-02 海力士半导体有限公司 半导体器件及叠置封装的制造方法
JP2012069879A (ja) * 2010-09-27 2012-04-05 Taiyo Holdings Co Ltd 熱硬化性樹脂充填材
CN103383939A (zh) * 2012-05-03 2013-11-06 英飞凌科技股份有限公司 芯片嵌入式封装及形成芯片嵌入式封装的方法

Also Published As

Publication number Publication date
CN105006463A (zh) 2015-10-28
DE102015105508A1 (de) 2015-10-22
US9576935B2 (en) 2017-02-21
US20150303135A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
US9613930B2 (en) Semiconductor device and method for manufacturing a semiconductor device
US8916474B2 (en) Semiconductor modules and methods of formation thereof
CN101572239B (zh) 半导体模组
CN103247541B (zh) 半导体器件及其制造方法
US9070568B2 (en) Chip package with embedded passive component
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
CN103367321A (zh) 芯片装置及形成芯片装置的方法
US20130260510A1 (en) 3-D Integrated Circuits and Methods of Forming Thereof
CN103367313A (zh) 电子装置及制造电子装置的方法
US20140210054A1 (en) Semiconductor Devices and Methods of Producing These
CN107689357A (zh) 芯片附接方法和基于这种方法制造的半导体装置
CN103219314B (zh) 电子器件以及用于制造电子器件的方法
CN104835746A (zh) 具有被结合到金属箔的半导体管芯的半导体模块
US10490470B2 (en) Semiconductor package and method for fabricating a semiconductor package
CN103515311B (zh) 芯片封装和制造芯片封装的方法
CN109860311B (zh) 半导体传感器器件以及用于制备所述半导体传感器器件的方法
US8951841B2 (en) Clip frame semiconductor packages and methods of formation thereof
CN104218008B (zh) 被包装半导体器件
US8631566B2 (en) Circuit board structure comprising an electrical component and a method for manufacturing a circuit board structure comprising an electrical component
CN105006463B (zh) 用于制造半导体封装件的方法和半导体封装件
US9209152B2 (en) Molding material and method for packaging semiconductor chips
CN103367338B (zh) 芯片装置和形成其的方法、芯片封装和形成其的方法
US20240266237A1 (en) A semiconductor transistor package having electrical contact layers and a method for fabricating the same
CN104425404A (zh) 封装半导体器件
US20180218992A1 (en) Semiconductor Device, Method for Fabricating a Semiconductor Device and Method for Reinforcing a Die in a Semiconductor Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant