CN105006249A - SONOS Flash存储器电路结构 - Google Patents

SONOS Flash存储器电路结构 Download PDF

Info

Publication number
CN105006249A
CN105006249A CN201510458746.1A CN201510458746A CN105006249A CN 105006249 A CN105006249 A CN 105006249A CN 201510458746 A CN201510458746 A CN 201510458746A CN 105006249 A CN105006249 A CN 105006249A
Authority
CN
China
Prior art keywords
sonos
pipe
line
same
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510458746.1A
Other languages
English (en)
Inventor
刘芳芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510458746.1A priority Critical patent/CN105006249A/zh
Publication of CN105006249A publication Critical patent/CN105006249A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种SONOS？Flash存储器的电路结构，是由包含有一选择管及一SONOS管的存储单元组成的矩阵结构，选择管的漏极与SONOS管的源极相连，SONOS管的漏极接位线，选择管的源极接源线；所述选择管的栅极接字线，SONOS管的栅极接第二字线；位线的一端接SA控制信号；同一行上所有存储单元的选择管的栅极接对应该行的同一字线，同一行上所有存储单元的SONOS管的栅极接对应该列的同一第二字线，同一列上所有存储单元的选择管的源极接同一源线，同一列上SONOS管的漏极接同一位线；所述源线上接有一控制管，所述控制管的栅极接读写控制信号；所述控制管与SA分别位于存储单元阵列的两侧，读出路径是从SA输入端经过存储单元、源线到达位于另一侧的控制管以减少存储器读出路径。

Description

SONOS Flash存储器电路结构
技术领域
本发明涉及半导体器件设计领域，特别是指一种SONOS Flash存储器电路结构。
背景技术
如图1所示，为SONOS Flash存储器的电路结构示意图，其是由多个存储单元形成的矩阵结构。每个存储单元包含一选择管及一SONOS管，选择管的漏极与SONOS管的源极相连，SONOS管的漏极接位线，选择管的源极接源线；所述选择管的栅极接字线，SONOS管的栅极接第二字线；位线的一端接SA控制信号(SA:Sense Amplifier,灵敏放大器)，所述源线上还接有一控制管M1，所述控制管的栅极接读写信号Vpwr；控制管M1串接于源线中，源线通过控制管M1接地。
位线BL包含如图1中所示的等效位线电阻RBL，源线SL包含等效源线电阻RSL。
所述的存储单元以行列方式排列，位于同一行上的所有存储单元的选择管的栅极都接在对应该行的同一字线上，位于同一行上的所有存储单元的SONOS管的栅极都接在对应该列的同一第二字线WLS上，同一列上的所有存储单元的选择管的源极都接在同一源线SL上，同一列上的SONOS管的漏极都接在同一位线BL上。
这种电路结构在存储单元进行read操作时，由于控制管M1与SA控制信号均位于存储阵列的同侧，read的路径需要由SA经过位线、到达地址被选中的存储单元流经SONOS管N2和选择管N1，再经过源线回到控制管M1，整个read路径由图1中的箭头所示，最短read路径为0，其最长数据流通路径为RBL+RSL。因此，此read路径较长，当位线BL及源线SL的等效电阻较大时，不同存储单元的read延迟或容差对存储器的性能会影响很大，需要尽量减少存储器read路径。
发明内容
本发明所要解决的技术问题是提供一种SONOS Flash存储器电路结构，提高器件的read性能，同时降低对工艺的要求。
为解决上述问题，本发明所述的SONOS Flash存储器电路结构，包括：由存储单元组成的矩阵结构，每个存储单元包含有一选择管及一SONOS管，选择管的漏极与SONOS管的源极相连，SONOS管的漏极接位线，选择管的源极接源线；所述选择管的栅极接字 线，SONOS管的栅极接第二字线；位线的一端接SA控制信号；
所述的存储单元以行列方式排列，位于同一行上的所有存储单元的选择管的栅极都接在对应该行的同一字线上，位于同一行上的所有存储单元的SONOS管的栅极都接在对应该列的同一第二字线上，同一列上的所有存储单元的选择管的源极都接在同一源线上，同一列上的SONOS管的漏极都接在同一位线上；
所述源线上还接有一控制管，所述控制管的栅极接读写信号；
所述控制管与SA分别位于存储单元阵列的两侧，读路径是从SA输入端经过存储单元、源线到达位于另一侧的控制管。
进一步地，所述存储器电路还包含有串接于位线中的位线等效电阻RBL，以及串接于源线中的等效源线电阻RSL。
进一步地，当进行读操作时，数据从SA依次经位线等效电阻、SONOS管、选择管，再通过控制管；或者从SA依次经SONOS管、选择管、源线等效电阻，再通过控制管，减少数据流通路径。
本发明所述的SONOS Flash存储器电路结构，通过调整控制管在存储单元阵列中的位置，使存储器read路径得到优化，最长路径减小一半，同时在金属线电阻较大时提升工艺容差。
附图说明
图1是传统存储器存储电路结构示意图。
图2是本发明存储器存储电路结构示意图。
具体实施方式
本发明所述的SONOS Flash存储器电路结构如图2所示，是由多个存储单元组成的行列矩阵结构，每个存储单元包含有一选择管N1及一SONOS管N2，选择管N1的漏极与SONOS管N2的源极相连，SONOS管N2的漏极接位线BL，选择管N1的源极接源线SL；所述选择管N1的栅极接字线WL，SONOS管N2的栅极接第二字线WLS；位线的一端接SA控制信号。
所述的存储单元以行列方式排列，位于同一行上的所有存储单元的选择管的栅极都接在对应该行的同一字线WL上，位于同一行上的所有存储单元的SONOS管的栅极都接在对应该列的同一第二字线WLS上，同一列上的所有存储单元的选择管N1的源极都接 在同一源线SL上，同一列上的SONOS管的漏极都接在同一位线BL上。
所述源线SL上还接有一控制管M1，所述控制管M1的栅极接读写信号Vpwr。
所述控制管M1与SA分别位于存储单元阵列的两侧，读路径是从SA输入端经过存储单元、源线到达位于另一侧的控制管。
所述存储器电路还包含有串接于位线BL中的位线等效电阻RBL，以及串接于源线SL中的源线等效电阻RSL。
当进行读操作时，数据从SA依次经位线等效电阻RBL、SONOS管、选择管，再通过控制管；或者从SA依次经SONOS管、选择管、源线等效电阻RSL，再通过控制管，减少数据流通路径。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种SONOS Flash存储器电路结构,包括：由存储单元组成的矩阵结构，每个存储单元包含有一选择管及一SONOS管，选择管的漏极与SONOS管的源极相连，SONOS管的漏极接位线，选择管的源极接源线；所述选择管的栅极接字线，SONOS管的栅极接第二字线；位线的一端接SA控制信号；
所述的存储单元以行列方式排列，位于同一行上的所有存储单元的选择管的栅极都接在对应该行的同一字线上，位于同一行上的所有存储单元的SONOS管的栅极都接在对应该列的同一第二字线上，同一列上的所有存储单元的选择管的源极都接在同一源线上，同一列上的SONOS管的漏极都接在同一位线上；
所述源线上还接有一控制管，所述控制管的栅极接读写控制信号；
其特征在于：所述控制管与SA分别位于存储单元阵列的两侧，读路径是从SA输入端经过存储单元、源线到达位于存储单元阵列另一侧的控制管。
2.如权利要求1所述的SONOS Flash存储器电路结构，其特征在于：所述存储器电路还包含有串接于位线中的位线等效电阻RBL，以及串接于源线中的源线等效电阻RSL。
3.如权利要求1所述的SONOS Flash存储器电路结构，其特征在于：当进行读操作时，数据从SA依次经位线等效电阻、SONOS管、选择管，再通过控制管；或者从SA依次经SONOS管、选择管、源线等效电阻，再通过控制管，减少读数据路径。
CN201510458746.1A 2015-07-30 2015-07-30 SONOS Flash存储器电路结构 Pending CN105006249A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510458746.1A CN105006249A (zh) 2015-07-30 2015-07-30 SONOS Flash存储器电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510458746.1A CN105006249A (zh) 2015-07-30 2015-07-30 SONOS Flash存储器电路结构

Publications (1)

Publication Number Publication Date
CN105006249A true CN105006249A (zh) 2015-10-28

Family

ID=54378887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510458746.1A Pending CN105006249A (zh) 2015-07-30 2015-07-30 SONOS Flash存储器电路结构

Country Status (1)

Country Link
CN (1) CN105006249A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953129A (en) * 1988-07-29 1990-08-28 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device capable of reliably writing data and a data writing method therefor
JP2002043444A (ja) * 2000-07-27 2002-02-08 Toshiba Corp 不揮発性半導体メモリ
US20070121359A1 (en) * 2005-10-07 2007-05-31 Kazushige Kanda Semiconductor memory device with mos transistors each having floating gate and control gate
CN101563781A (zh) * 2007-09-25 2009-10-21 赛普拉斯半导体公司 减小电荷俘获存储器位线干扰和软擦除的方法和装置
CN103022041A (zh) * 2011-09-22 2013-04-03 上海华虹Nec电子有限公司 Sonos非挥发性存储器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953129A (en) * 1988-07-29 1990-08-28 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device capable of reliably writing data and a data writing method therefor
JP2002043444A (ja) * 2000-07-27 2002-02-08 Toshiba Corp 不揮発性半導体メモリ
US20070121359A1 (en) * 2005-10-07 2007-05-31 Kazushige Kanda Semiconductor memory device with mos transistors each having floating gate and control gate
CN101563781A (zh) * 2007-09-25 2009-10-21 赛普拉斯半导体公司 减小电荷俘获存储器位线干扰和软擦除的方法和装置
CN103022041A (zh) * 2011-09-22 2013-04-03 上海华虹Nec电子有限公司 Sonos非挥发性存储器

Similar Documents

Publication Publication Date Title
CN102194523B (zh) 非易失性存储器件、其擦除方法以及包括其的存储系统
US9036419B2 (en) 3D stacked NAND flash memory array having SSL status check buildings for monitoring threshold voltages of string selection transistors and methods for monitoring and operating the same
CN105074923A (zh) 三维存储器的互连
Zhang et al. Analysis of vertical cross-point resistive memory (VRRAM) for 3D RRAM design
US9001584B2 (en) Sub-block decoding in 3D memory
CN103366809A (zh) 非易失性存储装置、存储系统及其编程方法
JP2012150876A (ja) ３次元メモリアレイ用のアーキテクチャ
CN105321569A (zh) 半导体存储器件及其操作方法
US9508446B1 (en) Temperature compensated reverse current for memory
JP2013004143A (ja) 不揮発性半導体記憶装置
TWI693607B (zh) 記憶體系統及記憶體系統的操作方法
US20100091548A1 (en) Non-Volatile Memory Array with Resistive Sense Element Block Erase and Uni-Directional Write
US9767906B2 (en) Semiconductor memory device including three-dimensional array structure and memory system including the same
KR102608717B1 (ko) 페어 스트링 구조를 갖는 3d 플래시 메모리를 위한 적응형 vpass
KR20160007941A (ko) 3차원 어레이 구조를 갖는 반도체 메모리 장치
TWI608494B (zh) 具有繫帶單元的記憶體裝置與其控制方法
US20190139613A1 (en) Non-volatile memory device
TWI546804B (zh) 基於電阻比之記憶體胞元
US9812176B2 (en) Memory structure
KR20140098645A (ko) 저항 기반의 랜덤 액세스 메모리
CN105321949B (zh) 存储单元结构及其形成方法
US20130258776A1 (en) Non-volatile semiconductor memory device and method of reading data therefrom
CN105405463B (zh) 存储器阵列
JP2014235757A (ja) コントローラ
CN105006249A (zh) SONOS Flash存储器电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151028