CN104992968A - 一种绝缘栅双极型晶体管及其制造方法 - Google Patents
一种绝缘栅双极型晶体管及其制造方法 Download PDFInfo
- Publication number
- CN104992968A CN104992968A CN201510294056.7A CN201510294056A CN104992968A CN 104992968 A CN104992968 A CN 104992968A CN 201510294056 A CN201510294056 A CN 201510294056A CN 104992968 A CN104992968 A CN 104992968A
- Authority
- CN
- China
- Prior art keywords
- type
- body district
- district
- gate
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000001465 metallisation Methods 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000000284 extract Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明涉及半导体器件技术领域，具体涉及一种绝缘栅双极型晶体管及其制造方法。本发明采用的技术方案通过设置在P-body区中的N型重掺杂层9，使器件成为深埋发射极沟槽型IGBT，相当于引入了达林顿管，如图5所示，在开启过程中，J1所在的支路首先导通，电子注入到N-漂移区4，促使阳极P区向漂移区注入空穴，空穴经外延P-body区到达阴极。随着J2电流的增大，Rp两端的压降增大，使得达林顿管开启。在导通状态下，N型CS层5与P型外延区PN结的高空穴密度降低了导通电阻，关断时更容易抽取N-漂移区4的空穴，从而降低了关断时间和关断损耗。本发明尤其适用于绝缘栅双极型晶体管及其制造。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种绝缘栅双极型晶体管及其制造方法。
背景技术
理想功率开关器件应有如下特性：开关处于关断状态时，流过的漏电流为零；开关处于导通时，开关的电压降为零；开关的关断状态和导通状态的切换时间为零。在实际电路中，为了工作电路的简化，理想开关的驱动电流应该为零。
IGBT(Insulated Gate Bipolar Transistor)绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的电压驱动式半导体器件，兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点。BJT饱和压降低，载流子密度大，但驱动电流较大；MOSFET驱动功率小，开关速度快，但导通压降大，载流子密度小。绝缘栅双极型晶体管综合了以上两种器件的优点，驱动电路简单、驱动电流小，同时导通压降小。非常适合用于直流高压的变流系数如变频器、开关电源等领域。
以N型沟道IGBT为例，如图1所示，P型集电极2和N-型漂移区4形成的pn结内建电场方向指向集电极，阻碍电子从N-型漂移区进去集电区。在导通过程中，电子从栅下反型沟道注入到N-型漂移区，内建电场使得漂移区中的载流子密度变大，降低了通态压降。而同时，在关断过程中，由于内建电场阻碍过剩载流子抽取，造成电流拖尾，增大了关断损耗。N-漂移区内的过剩载流子的数量越多，通态压降越低，而关断损耗相应增大。因此，IGBT在通态压降和关断损耗间存在折衷关系。
为缓解通态压降与关断损耗之间的矛盾关系，寻找更合适的折衷点，目前提出了一些改进型的IGBT。穿通型IGBT与非传统型IGBT相比，通过在N-漂移区底端引入N型缓冲层，N型缓冲层与P型集电极相接。在相同耐压下，穿通型IGBT可以大幅度减薄N-漂移区厚度，降低了通态压降。槽型栅IGBT相对于平面栅IGBT，具有沟道密度高，没有JFET效应，有效改善了通态压降和关断损耗的这种关系。CSTBT(Carrier Stored Trench-gate Bipolar Transistor，载流子存储槽型双极型晶体管)是一种新型的IGBT，兼具以上两种器件的优势。该种IGBT如图2所示，在位于两侧槽栅之间的P-body基区底部引入N型CS层(Carrier Stored layer，载流子存储层)5，其浓度高于N-漂移区浓度，形成扩散势，阻止空穴从N-漂移区向上流出器件。为了保持电中性，相应数量的电子通过沟道流入N-漂移区，从而增大 整体的过剩载流子浓度，降低导通压降。CS层浓度越高，形成的扩散势越高，导通压降越低。但高浓度的CS层会导致器件的正向耐压比较低，CS浓度不可能无限高。
发明内容
本发明所要解决的，就是针对上述问题，提出一种绝缘栅双极型晶体管及其制造方法。
为实现上述目的，本发明采用如下技术方案：
一种绝缘栅双极型晶体管，如图3所示，包括从下往上依次设置的金属化集电极1、P型集电极区2、N型缓冲层3、N-漂移区4、N型CS层5和P-body区8；所述P-body区8上表面具有金属化发射极11；所述器件还具有槽栅结构，所述槽栅结构由栅氧化层6、多晶硅栅7和金属化栅电极10组成，所述多晶硅栅7位于栅氧化层6中，所述栅氧化层6沿器件垂直方向穿过P-body区8和N型CS层5后与N-漂移区4连接，所述金属化栅电极10位于多晶硅栅7上表面；所述P-body区8上层具有发射极N+区12，所述发射极N+区12与栅氧化层6的侧面连接；其特征在于，所述P-body区中具有N型重掺杂层9，所述N型重掺杂层9与栅氧化层6的侧面连接。
本发明总的技术方案，通过设置在P-body区中的N型重掺杂层9，使器件成为深埋发射极沟槽型IGBT，相当于引入了达林顿管，如图5所示，在开启过程中，J1所在的支路首先导通，电子注入到N-漂移区4，促使阳极P区向漂移区注入空穴，空穴经外延P-body区到达阴极。随着J2电流的增大，Rp两端的压降增大，使得达林顿管开启。在导通状态下，N型CS层5与P型外延区PN结的高空穴密度降低了导通电阻，关断时更容易抽取N-漂移区4的空穴，从而降低了关断时间和关断损耗。
一种绝缘栅双极型晶体管的制造方法，其特征在于，包括以下步骤：
第一步：采用N-单晶硅片，制备N-漂移区4；
第二步：在N-漂移区4上表面通过外延生长，形成N型CS层5；
第三步：在N型CS层5上表面通过外延生长，形成P-body区8；
第四步：在P-body区8上表面生长场氧化层13；
第五步：在P-body区8上刻蚀有源区；
第六步：采用反应离子刻蚀工艺，在器件上刻蚀出栅槽14，所述栅槽14沿器件垂直方向穿过P-body区8和N型CS层5后与N-漂移区4连接；
第七步：在栅槽14中生长栅氧化层6；
第八步：在栅氧化层6中进行N+多晶硅淀积与刻蚀，形成多晶硅栅7；
第九步：采用离子注入工艺，在在P-body区8上层形成发射极N+区12，所述发射极N+区12与栅氧化层6侧面连接；
第十步：采用高能离子注入工艺并退火，在P-body区8形成N型重掺杂层9，所述N型重掺杂层9与栅氧化层6侧面连接；
第十一步：在P-body区8上表面进行BPSG15的淀积与回流，并刻蚀出接触孔16；
第十二步：正面金属化，在P-body区8上表面形成金属化发射极11和在多晶硅栅7上表面形成金属化栅电极10；
第十三步：进行硅片背面减薄；
第十四步：采用离子注入工艺，在N-漂移区4下层形成N型缓冲层3；
第十五步：采用离子注入工艺，在N型缓冲层3下层形成P型集电区2；
第十六步：背面金属化，在P型集电区2下表面形成金属化集电极1。
对于N型重掺杂层9的生长，除了可以通过上述高能离子注入工艺以外，还能通过外延生长。具体的：
第一步：采用N-单晶硅片，制备N-漂移区4；
第二步：在N-漂移区4上表面通过外延生长，形成N型CS层5；
第三步：在N型CS层5上表面通过外延生长，生长一层较厚的P-body层，对淀积层表面进行离子注入，形成N型重掺杂层，继续淀积，形成P-body层；
本发明的有益效果为，能实现导通压降降低，关断能量损耗减小的效果，同时抽取载流子速度快，使得器件的功耗减小，可靠性增强，工作频率增大。
附图说明
图1是常规非穿通型平面栅IGBT示意图；
图2是常规CSTBT示意图；
图3是本发明的IGBT小元胞结构示意图；
图4是本发明的IGBT大元胞结构示意图；
图5是本发明的IGBT的等效电路图；
图6是本发明的器件与传统IGBT正向开启特性的对比示意图；
图7是本发明的器件与传统IGBT关断损耗的对比图；
图8是本发明的器件与传统IGBT关断时电流随时间变化的对比图；
图9是本发明的深埋发射极沟槽型IGBT的工艺流程示意图；
图10是本发明的制造工艺流程中制备N-漂移区后的结构示意图；
图11是本发明的制造工艺流程中通过离子注入N型杂质推结形成CS层后的结构示意图；
图12是本发明的制造工艺流程中外延生长P-body区后的结构示意图；
图13是本发明的制造工艺流程中生长场氧化层后的结构示意图；
图14是本发明的制造工艺流程中刻蚀有源区后的结构示意图；
图15是本发明的制造工艺流程中刻蚀栅槽结构后的结构示意图；
图16是本发明的制造工艺流程中生长栅氧化层后的结构示意图；
图17是本发明的制造工艺流程中淀积、刻蚀多晶硅栅后的结构示意图；
图18是本发明的制造工艺流程中形成发射极N+后的结构示意图；
图19是本发明的制造工艺流程中形成深埋发射极后的结构示意图；
图20是本发明的制造工艺流程中BPSG淀积与回流，刻蚀接触孔后的结构示意图；
图21是本发明的制造工艺流程中正面金属化后的结构示意图；
图22是本发明的制造工艺流程中硅片减薄后的结构示意图；
图23是本发明的制造工艺流程中形成N型缓冲层后的结构示意图；
图24是本发明的制造工艺流程中形成P型缓冲层后的结构示意图；
图25是本发明的制造工艺流程中背面金属化后的结构示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
本发明提出了一种绝缘栅双极型晶体管，其小元胞结构如图3所示，包括从下往上依次设置的金属化集电极1、P型集电极区2、N型缓冲层3、N-漂移区4、N型CS层5和P-body区8；所述P-body区8上表面具有金属化发射极11；所述器件还具有槽栅结构，所述槽栅结构由栅氧化层6、多晶硅栅7和金属化栅电极10组成，所述多晶硅栅7位于栅氧化层6中，所述栅氧化层6沿器件垂直方向穿过P-body区8和N型CS层5后与N-漂移区4连接，所述金属化栅电极10位于多晶硅栅7上表面；所述P-body区8上层具有发射极N+区12，所述发射极N+区12与栅氧化层6的侧面连接；所述P-body区中具有N型重掺杂层9，所述N型重掺杂层9与栅氧化层6的侧面连接。
本发明器件的大元胞结构如图4所示，与小元胞结构不同的地方是，N型重掺杂层9的两侧分别与两个栅极结构的侧面连接，其中间部分断开，分为不连续的两段。
本发明的工作原理为：
N型重掺杂层9形成的深埋发射区位于P-body区内。从横向看，细长的深埋发射区一端与槽栅结构相连，另一端终结于P-body区。从纵向看，深埋层发射极几乎将P-body区分割成两个区域，上下两个区域之间只通过非常窄小的空隙相连。
在导通过程中，电子由反型层沟道注入N-漂移区4中，诱使空穴从P型集电区2注入到N型缓冲层3和N-漂移区中，形成如图5中的J1电流。空穴穿过CS层后，经由深埋层发射极的间隙，被发射极11抽出，如图5中的J2电流，在此过程中，深埋发射极起到阻挡空穴的作用。随着电流的增大，在P-body区等效电阻Rp两端的压降变大，当压降足够大时，会使得深埋发射极与P-body形成的pn结导通，深埋发射极、p-body和CS层寄生npn三极管导通，形成如图5中的J3电流，此时达林顿管导通。为保证如图5中的支路J2中的Rp足够大，使得支路J3能导通，深埋发射区的横向尺寸应该足够大。所以，在器件元胞较小时，结构图如图3；元胞较大时，结构图如图4，相对于图3所示的小元胞结构，该种结构可以提高沟道区密度。由于深埋发射极的阻挡和达林顿管导通，P-body区中的空穴浓度比CSTBT高很多，能有效降低通态压降。同时，由于达林顿管导通，也能有效改善器件的开启特性，如图6所示。在关断过程中，达林顿管迅速抽取过剩载流子，使得关断时间更短，减小了关断能量损耗如图7、8所示。
本发明所述的IGBT器件的制造方法，以1200V级的为例，如图10-图25所示，包括以下步骤：
第一步：采用N-单晶硅片，制备N-衬底4，衬底浓度约3E13/cm3，如图10所示；
第二步：在N-衬底4上外延生长N型CS层5，CS层约厚2微米，浓度约为1E16/cm3，如图11所示；
第三步：在N型CS层5上外延生长P-body区8，P-body区厚度约6微米，浓度约为1E16/cm3，如图12所示；
第四步：在P-body区8上生长场氧化层13，如图13所示；
第五步：P-body区上刻蚀有源区，如图14所示；
第六步：通过反应离子刻蚀栅槽14，栅槽穿过N型CS层5，与N-漂移区4相连，如图15所示；
第七步：在栅槽14周围生长栅氧化层6，如图16所示；
第八步：在栅槽14中进行N+多晶硅淀积与刻蚀，如图17所示；
第九步：在P-body区8进行发射极N+12注入、推阱与退火，N+峰值浓度约为2E18/cm3，结深约0.8微米，如图18所示；
第十步：在P-body区8中进行高能离子注入，形成深埋发射区9，深埋发射区深度约1.5微米，快速热退火，如图19所示；
第十一步：在P-body区8上进行BPSG15的淀积与回流、接触孔16的刻蚀，如图20所示；
第十二步：正面金属化，形成金属化发射极11和金属化栅电极10，如图21所示；
第十三步：进行硅片背面减薄，使得硅片厚度约120微米，如图22所示；
第十四步：在硅片背面通过磷注入和低温退火形成N型缓冲层3，N型缓冲层厚度约3微米，浓度约为5E16/cm3，如图23所示；
第十五步：在硅背面通过离子注入和低温退火形成P型集电区2，P型集电区厚度约为1微米，浓度约为1E19/cm3，如图24所示；
第十六步：背面金属化，形成金属化集电极1，如图25所示。
Claims (2)
1.一种绝缘栅双极型晶体管，包括从下往上依次设置的金属化集电极(1)、P型集电极区(2)、N型缓冲层(3)、N-漂移区(4)、N型CS层(5)和P-body区(8)；所述P-body区(8)上表面具有金属化发射极(11)；所述器件还具有槽栅结构，所述槽栅结构由栅氧化层(6)、多晶硅栅(7)和金属化栅电极(10)组成，所述多晶硅栅(7)位于栅氧化层(6)中，所述栅氧化层(6)沿器件垂直方向穿过P-body区(8)和N型CS层(5)后与N-漂移区(4)连接，所述金属化栅电极(10)位于多晶硅栅(7)上表面；所述P-body区(8)上层具有发射极N+区(12)，所述发射极N+区(12)与栅氧化层(6)的侧面连接；其特征在于，所述P-body区中具有N型重掺杂层(9)，所述N型重掺杂层(9)与栅氧化层(6)的侧面连接。
2.一种绝缘栅双极型晶体管的制造方法，其特征在于，包括以下步骤：
第一步：采用N-单晶硅片，制备N-漂移区(4)；
第二步：在N-漂移区(4)上表面通过外延生长，形成N型CS层(5)；
第三步：在N型CS层(5)上表面通过外延生长，形成P-body区(8)；
第四步：在P-body区(8)上表面生长场氧化层(13)；
第五步：在P-body区(8)上刻蚀有源区；
第六步：采用反应离子刻蚀工艺，在器件上刻蚀出栅槽(14)，所述栅槽(14)沿器件垂直方向穿过P-body区(8)和N型CS层(5)后与N-漂移区(4)连接；
第七步：在栅槽(14)中生长栅氧化层(6)；
第八步：在栅氧化层(6)中进行N+多晶硅淀积与刻蚀，形成多晶硅栅(7)；
第九步：采用离子注入工艺，在在P-body区(8)上层形成发射极N+区(12)，所述发射极N+区(12)与栅氧化层(6)侧面连接；
第十步：采用离子注入工艺，在P-body区(8)形成N型重掺杂层(9)，所述N型重掺杂层(9)与栅氧化层(6)侧面连接；
第十一步：在P-body区(8)上表面进行BPSG(15)的淀积与回流，并刻蚀出接触孔(16)；
第十二步：正面金属化，在P-body区(8)上表面形成金属化发射极(11)和在多晶硅栅(7)上表面形成金属化栅电极(10)；
第十三步：进行硅片背面减薄；
第十四步：采用离子注入工艺，在N-漂移区(4)下层形成N型缓冲层(3)；
第十五步：采用离子注入工艺，在N型缓冲层(3)下层形成P型集电区(2)；
第十六步：背面金属化，在P型集电区(2)下表面形成金属化集电极(1)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510294056.7A CN104992968B (zh) | 2015-06-01 | 2015-06-01 | 一种绝缘栅双极型晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510294056.7A CN104992968B (zh) | 2015-06-01 | 2015-06-01 | 一种绝缘栅双极型晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104992968A true CN104992968A (zh) | 2015-10-21 |
| CN104992968B CN104992968B (zh) | 2018-03-02 |
Family
ID=54304756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510294056.7A Active CN104992968B (zh) | 2015-06-01 | 2015-06-01 | 一种绝缘栅双极型晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104992968B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409895A (zh) * | 2016-06-27 | 2017-02-15 | 电子科技大学 | 一种绝缘栅双极晶体管及其制造方法 |
| CN109891595A (zh) * | 2017-05-31 | 2019-06-14 | 富士电机株式会社 | 半导体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519241A (en) * | 1993-10-15 | 1996-05-21 | Siemens Aktiengesellschaft | Circuit structure having at least one bipolar power component and method for the operation thereof |
| CN102916042A (zh) * | 2012-09-28 | 2013-02-06 | 江苏物联网研究发展中心 | 逆导igbt器件结构及制造方法 |
| CN103117302A (zh) * | 2013-03-06 | 2013-05-22 | 江苏物联网研究发展中心 | Fs型igbt器件的背面结构 |
| CN103855206A (zh) * | 2014-02-18 | 2014-06-11 | 宁波达新半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
| WO2015010610A1 (zh) * | 2013-07-22 | 2015-01-29 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
-
2015
- 2015-06-01 CN CN201510294056.7A patent/CN104992968B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519241A (en) * | 1993-10-15 | 1996-05-21 | Siemens Aktiengesellschaft | Circuit structure having at least one bipolar power component and method for the operation thereof |
| CN102916042A (zh) * | 2012-09-28 | 2013-02-06 | 江苏物联网研究发展中心 | 逆导igbt器件结构及制造方法 |
| CN103117302A (zh) * | 2013-03-06 | 2013-05-22 | 江苏物联网研究发展中心 | Fs型igbt器件的背面结构 |
| WO2015010610A1 (zh) * | 2013-07-22 | 2015-01-29 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN103855206A (zh) * | 2014-02-18 | 2014-06-11 | 宁波达新半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409895A (zh) * | 2016-06-27 | 2017-02-15 | 电子科技大学 | 一种绝缘栅双极晶体管及其制造方法 |
| CN106409895B (zh) * | 2016-06-27 | 2019-05-10 | 电子科技大学 | 一种绝缘栅双极晶体管及其制造方法 |
| CN109891595A (zh) * | 2017-05-31 | 2019-06-14 | 富士电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104992968B (zh) | 2018-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN104992976A (zh) | 一种vdmos器件及其制造方法 | |
| CN107785415A (zh) | 一种soi‑rc‑ligbt器件及其制备方法 | |
| CN105789269A (zh) | 沟槽绝缘栅双极型晶体管及其制备方法 | |
| CN113838922B (zh) | 具有载流子浓度增强的分离栅超结igbt器件结构及方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN103137472A (zh) | 结合快复管的igbt器件制造方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN105789298A (zh) | 横向绝缘栅双极型晶体管及其制造方法 | |
| CN114005877A (zh) | 一种超薄超结igbt器件及制备方法 | |
| CN102254942A (zh) | 新型阶梯栅结构igbt及其制造方法 | |
| CN106057879A (zh) | Igbt器件及其制造方法 | |
| CN113838918B (zh) | 具有载流子浓度增强的超结igbt器件结构及制作方法 | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN101764101B (zh) | Bcd集成工艺 | |
| CN104992968B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN106409895B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN113838913B (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN105702720B (zh) | 一种绝缘栅双极型晶体管的关断性能提升方法 | |
| CN104517853A (zh) | 超级结半导体器件制造方法 | |
| CN105932043A (zh) | 具有超势垒集电极结构的igbt器件及其制造方法 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |