CN104992727B - 资料存储型闪存中锁存器复位方法与装置 - Google Patents

Abstract

本发明提出了一种资料存储型闪存中锁存器复位方法，该方法包括以下步骤：接收到写操作指令；对所述写操作指令对应的数据锁存器进行至少两次复位处理，以使所述数据锁存器复位。通过对传统数据锁存器复位过程采取四步分时复位的方式，缓解了传统复位过程中造成芯片节点瞬时电流过大的问题，有效的起到了对芯片的保护的作用。

Description

资料存储型闪存中锁存器复位方法与装置

技术领域

本发明涉及存储器写操作的技术领域，特别是涉及一种资料存储型闪存中锁存器复位方法与装置。

背景技术

随着电子产品的不断发展，芯片技术也在发生着巨大的变化。资料存储型闪存作为闪存FLASH的一种，由于其内部非线性宏单元模式为固态大容量内存的实现提供了廉价有效的解决方案。资料存储型闪存存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。

但资料存储型闪存在其应用领域也存在一定的不足。由于对资料存储型闪存进行写操作之前，必需对资料存储型闪存中的数据存储器进行复位操作，因此一旦同时对多个锁存器进行复位，会造成资料存储型闪存中部分节点电流激增，进而影响资料存储型闪存的正常工作。

发明内容

针对以上不足，本发明提出了一种资料存储型闪存中锁存器复位方法与装置，采用时钟控制进行四次复位，进行对复位过程中的节点电流采取四步分流的方法，进而减小了复位过程中的最大电流，起到了保护芯片的作用。

为了实现以上技术方案，本发明提供了一种资料存储型闪存中锁存器复位方法，包括以下步骤：

接收到写操作指令；

对所述写操作指令对应的数据锁存器进行至少两次复位处理，以使所述数据锁存器复位。

进一步的，根据时钟信号对所述数据锁存器进行至少两次复位处理。

进一步的，所述至少两次复位处理包括相同数目的时钟周期，或者，所述至少两次复位处理依次间隔相同数目时钟周期。

进一步的，第一次复位、第二次复位、第三次复位及第四次复位均包括至少六个时钟周期。

进一步的，根据所述时钟信号对所述数据锁存器进行至少两次复位处理包括：

S1、第一时钟周期上升沿，复位信号触发第一次复位；

S2、第四时钟周期上升沿，复位信号触发第二次复位；

S3、第六时钟周期上升沿，复位信号触发第三次复位，并于第七时钟周期上升沿，完成第一次复位；

S4、第八时钟周期上升沿，根据接收到的外部处理器复位信号触发第四次复位；并于第十时钟周期上升沿完成第二次复位；

S5、第十二时钟周期上升沿，完成第三次复位；

S6、第十四时钟周期上升沿，完成第四次复位。

进一步的，所述时钟周期为资料存储型闪存内部时钟电路产生的周期信号的周期。

此外，本发明还提供了一种资料存储型闪存中锁存器复位装置，该装置包括，指令接收模块以及锁存器复位模块；

其中，指令接收模块用于接收所述写操作指令；

锁存器复位模块，与所述指令接收模块连接，用于对所述写操作指令对应的数据锁存器进行至少两次复位处理。

进一步的，该装置还包括时钟电路，所述锁存器复位模块与所述时钟电路连接，用于根据所述时钟信号提供电路提供的时钟信号对所述数据锁存器进行至少两次复位处理。

进一步的，所述至少两次复位处理包括相同数目的时钟周期，或者，所述至少两次复位处理依次间隔相同数目时钟周期。

进一步的，所述时钟电路为资料存储型闪存内部时钟电路。

本发明通过对传统数据锁存器复位过程采取四步分时复位的方式，缓解了传统复位过程中造成芯片节点瞬时电流过大的问题，有效的起到了对芯片的保护的作用。

附图说明

图1是本发明实施例提供的一种资料存储型闪存中锁存器复位方法流程图。

图2是本发明实施例提供的一种资料存储型闪存中锁存器复位方法的时序图。

图3是本发明实施例提供的一种资料存储型闪存中锁存器复位装置结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

实施例一

图1是本发明实施例提供的一种资料存储型闪存中锁存器复位方法流程图。

101、接收到写操作指令；

写操作指令是由资料存储型闪存的外部处理器进行发出，数据锁存器接收该操作指令并触发电平发生反转。

102、对所述写操作指令对应的数据锁存器进行至少两次复位处理，以使数据锁存器复位。

当数据锁存器接收到的写操作指令为(80H)时，打开多个数据锁存器的复位开关，并开始进行复位。并且，数据锁存器所进行的至少两次复位处理根据时钟信号CLK周期而进行。

值得注意的是，这里所指的时钟周期为资料存储型闪存内部时钟电路产生的周期信号的周期。当间隔一定的时钟周期，并且在时钟周期的上跳沿时，外部处理器先后向多个数据锁存器发送代码为(80H)的写操作指令，进而分节拍对数据锁存器进行复位。

复位过程如下：

数据锁存器初始为高电平状态，当处于对应时钟的上跳沿时，接收到代码为(80H)的写操作指令，进而发生翻转而处于低电平状态，这时数据锁存器开始发生复位，并伴有复位电流流过资料存储型闪存对应节点。

低电平状态将持续至本次复位结束，结束后将翻转至高电平，此时资料存储型闪存对应节点将不存在本次复位所生成的复位电流。

本实施例一通过将外部处理器一次性发送写操作指令进而触发数据锁存器复位的过程改变为由外部处理器根据一定的时钟周期间隔分别发送写操作指令至不同的数据锁存器进而实现分时复位的效果，缓解了芯片内部节点瞬时复位电流过大的现象。

实施例二

实施例二是在实施例一的基础之上，通过优化选定为四次复位处理，并且每一次复位处理均选定为六个时钟周期，将芯片内部数据锁存器分为四个部分，分别对各部分数据锁存器进行复位，以缓解传统复位过程中造成芯片节点瞬时电流过大的问题。

整个复位过程步骤如下：

201、第一时钟周期上升沿，外部处理器向第一部分数据锁存器发送代码为(80H)的写操作指令，打开数据锁存器的复位开关并触发第一次复位PRE<1>；

在这一时间段，第一部分数据锁存器由初始高电平转化为低电平，资料存储型闪存对应节点出现第一次复位的复位电流。

202、第四时钟周期上升沿，外部处理器向第二部分数据锁存器发送代码为(80H)的写操作指令，打开数据锁存器的复位开关并触发第二次复位PRE<2>；

在这一时间段，第二部分数据锁存器由初始高电平转化为低电平，资料存储型闪存对应节点出现第二次复位的复位电流，因此在这一时间段内，资料存储型闪存对应节点包含有第一次复位及第二次复位两股复位电流。

203、第六时钟周期上升沿，外部处理器向第三部分数据锁存器发送代码为(80H)的写操作指令，打开数据锁存器的复位开关并触发第三次复位PRE<3>；

在这一时间段，第三部分数据锁存器由初始高电平转化为低电平，资料存储型闪存对应节点出现第三次复位电流，因此，在这一时间段内，资料存储型闪存对应节点包含有第一次复位、第二次复位及第三次复位三股复位电流。

第七时钟周期上升沿，第一次复位完成，并且第一次复位共经历六个时钟周期；

在这一时间段，第一次复位完成，第一部分数据锁存器由复位状态的低电平跳转为高电平，资料存储型闪存对应节点将不再存有第一次复位的复位电流。

204、第八时钟周期上升沿，外部处理器向第四部分数据锁存器发送代码为(80H)的写操作指令，打开数据锁存器的复位开关并触发第四次复位PRE<4>。

在这一时间段，第四部分数据锁存器由初始高电平转化为低电平，资料存储型闪存对应节点出现第四次复位电流，因此，在这一时间段内，资料存储型闪存对应节点包含有第二次复位、第三次复位及第四次复位三股复位电流。

第十时钟周期上升沿，第二次复位完成，并且第二次复位共经历六个时钟周期；

在这一时间段，第二次复位完成，第二部分数据锁存器由复位状态的低电平跳转为高电平，资料存储型闪存对应节点将不再存有第二次复位的复位电流。

205、第十二时钟周期上升沿，第三次复位完成，并且第三次复位共经历六个时钟周期；

在这一时间段，第三次复位完成，第三部分数据锁存器由复位状态的低电平跳转为高电平，资料存储型闪存对应节点将不再存有第三次复位的复位电流。

206、第十四时钟周期上升沿，第四次复位完成，并且第四次复位共经历六个时钟周期。

在这一时间段，第四次复位完成，第四部分数据锁存器由复位状态的低电平跳转为高电平，资料存储型闪存对应节点将不再存有第四次复位的复位电流。

这里值得注意的是，第一次复位与第二次复位起始阶段相隔三个时钟周期，而对应的第二次复位与第三次复位、第四次复位两两之间间隔的时钟周期均为两个时钟周期。这是由于在芯片工作的初期，会由于芯片初期工作状态稳定性不足，因此会将第一次复位提前一个时钟周期。但如果资料存储型闪存工作环境良好，则不需要提前一个时钟周期。

实施例三

图3是本发明实施例提供的一种资料存储型闪存中锁存器复位装置结构示意图。

如图3所示，一种资料存储型闪存中锁存器复位装置，其特征在于，包括，指令接收模块301以及锁存器复位模块302；还包括有时钟电路303以及外部处理器300。

其中，指令接收模块301用于接收写操作指令；

锁存器复位模块302，与所述指令接收模块301连接，用于对所述写操作指令对应的数据锁存器进行至少两次复位处理。

此外，装置中还包括时钟电路303，该电路用于为资料存储型闪存提供时钟周期信号。并且该时钟电路303为芯片内部的时钟电路，也就是说，时钟周期信号来自于芯片本身。值得注意的是，写操作指令来自于资料存储型闪存的外部处理器300。

因此，该发明装置的具体工作过程如下：

外部处理器300与资料存储型闪存中指令接收模块301相连，并向指令接收模块301发送写操作指令，该指令代码为(80H)。指令接收模块301与锁存器复位模块302相连，并将写操作指令发送至锁存器复位模块302。

时钟电路303同时也与锁存器复位模块302相连，向锁存器复位模块302发送时钟周期信号。

这里值得一提的是，指令接收模块301将写操作指令发送至锁存器复位模块302是根据特定的时钟周期，选择时钟周期的上升沿进行发送。

当锁存器复位模块302接收到写操作指令之后，会触发打开锁存器的复位开关，这时锁存器由初始的高电平状态转为低电平状态并直至本次复位过程结束。

本发明装置优选四步分时复位的方式，将芯片内部锁存器分为四个部分，分别对各部分锁存器进行复位，以缓解传统复位过程中造成芯片节点瞬时电流过大的问题。

当外部处理器300将写操作信号发送至指令接收模块301，并由指令接收模块301发送至锁存器复位模块302的同时，时钟电路303也将时钟周期信号加载至锁存器复位模块302。

当时钟周期信号处于第一周期的上跳沿时，锁存器复位模块302打开第一部分数据锁存器的复位开关并触发第一次复位PRE<1>；

这一时间段，对应的第一部分数据锁存器的状态由初始高电平转化为低电平，资料存储型闪存对应节点出现第一次复位的复位电流。

当时钟周期信号处于第四时钟周期上升沿，锁存器复位模块302打开第二部分数据锁存器的复位开关并触发第二次复位PRE<2>；

同时，对应的第二部分数据锁存器的状态由初始高电平转化为低电平，资料存储型闪存对应节点出现第二次复位的复位电流。

因此在第二次复位开始之后，资料存储型闪存对应节点包含有第一次复位及第二次复位两股复位电流。

当时钟周期信号处于第六时钟周期上升沿，锁存器复位模块302打开第三部分数据锁存器的复位开关并触发第三次复位PRE<3>；

同时，对应的第三部分数据锁存器的状态由初始高电平转化为低电平，资料存储型闪存对应节点出现第三次复位的复位电流。

因此在第三次复位开始之后，资料存储型闪存对应节点包含有第一次复位、第二次复位及第三次复位三股复位电流。

当第七时钟周期上升沿时，第一次复位完成，并且第一次复位共经历六个时钟周期；

在这一时间段，第一次复位完成，第一部分数据锁存器的状态由低电平跳转为高电平，资料存储型闪存对应节点将不再存有第一次复位的复位电流。

当时钟周期信号处于第八时钟周期上升沿，锁存器复位模块302打开第四部分数据锁存器的复位开关并触发第四次复位PRE<4>；

同时，对应的第四部分数据锁存器的状态由初始高电平转化为低电平，资料存储型闪存对应节点出现第四次复位的复位电流。

因此在第四次复位开始之后，资料存储型闪存对应节点包含有第二次复位、第三次复位及第四次复位三股复位电流。

当第十时钟周期上升沿时，第二次复位完成，并且第二次复位共经历六个时钟周期；

在这一时间段，第二次复位完成，第二部分数据锁存器的状态由低电平跳转为高电平，资料存储型闪存对应节点将不再存有第二次复位的复位电流。

当第十二时钟周期上升沿时，第三次复位完成，第三部分数据锁存器的状态由低电平跳转为高电平，资料存储型闪存对应节点将不再存有第三次复位的复位电流。

当第十四时钟周期上升沿时，第四次复位完成，第四部分数据锁存器的状态由低电平跳转为高电平，资料存储型闪存对应节点将不再存有第四次复位的复位电流。

这样，通过资料存储型闪存中的数据锁存器采取四步分时复位的方式，降低了资料存储型闪存中节点最大复位电流的瞬时值，进而能够有效的保护芯片。

值得注意的是，以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的构思和原则的前提下所做的等同变化、修改与结合，均应属于本发明的保护范围。

Claims (7)

1.一种资料存储型闪存中锁存器复位方法，其特征在于，包括以下步骤：

接收到写操作指令；

对所述写操作指令对应的数据锁存器进行至少两次复位处理，以使所述数据锁存器复位

其中，根据时钟信号对所述数据锁存器进行至少两次复位处理；

第一次复位、第二次复位、第三次复位及第四次复位均包括至少六个时钟周期；

第一次复位与第二次复位起始阶段相隔三个时钟周期，第二次复位与第三次复位相隔两个时钟周期，第三个复位与第四次复位相隔两个时钟。

2.根据权利要求1所述的方法，其特征在于，所述至少两次复位处理包括相同数目的时钟周期。

3.根据权利要求2所述的方法，其特征在于，根据所述时钟信号对所述数据锁存器进行至少两次复位处理包括：

S1、第一时钟周期上升沿，复位信号触发第一次复位；

S2、第四时钟周期上升沿，复位信号触发第二次复位；

S3、第六时钟周期上升沿，复位信号触发第三次复位，并于第七时钟周期上升沿，完成第一次复位；

S4、第八时钟周期上升沿，根据接收到的外部处理器复位信号触发第四次复位；并于第十时钟周期上升沿完成第二次复位；

S5、第十二时钟周期上升沿，完成第三次复位；

S6、第十四时钟周期上升沿，完成第四次复位。

4.根据权利要求3所述的方法，其特征在于，所述时钟周期为资料存储型闪存内部时钟电路产生的周期信号的周期。

5.一种资料存储型闪存中锁存器复位装置，其特征在于，包括，指令接收模块以及锁存器复位模块；

其中，指令接收模块用于接收写操作指令；

锁存器复位模块，与所述指令接收模块连接，用于对所述写操作指令对应的数据锁存器进行至少两次复位处理

其中，还包括时钟电路，所述锁存器复位模块与所述时钟电路连接，用于根据所述时钟信号提供电路提供的时钟信号对所述数据锁存器进行至少两次复位处理；

第一次复位与第二次复位起始阶段相隔三个时钟周期，第二次复位与第三次复位相隔两个时钟周期，第三个复位与第四次复位相隔两个时钟。

6.根据权利要求5所述的装置，其特征在于，所述至少两次复位处理包括相同数目的时钟周期。

7.根据权利要求6所述的装置，其特征在于，所述时钟电路为资料存储型闪存内部时钟电路。