CN104979410A - 一种单晶硅片无掩膜反应离子蚀刻绒面制备方法 - Google Patents

一种单晶硅片无掩膜反应离子蚀刻绒面制备方法 Download PDF

Info

Publication number
CN104979410A
CN104979410A CN201510247931.6A CN201510247931A CN104979410A CN 104979410 A CN104979410 A CN 104979410A CN 201510247931 A CN201510247931 A CN 201510247931A CN 104979410 A CN104979410 A CN 104979410A
Authority
CN
China
Prior art keywords
reaction chamber
reactive ion
monocrystalline silicon
etching
ion etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510247931.6A
Other languages
English (en)
Other versions
CN104979410B (zh
Inventor
施成军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EOPLLY NEW ENERGY TECHNOLOGY Co Ltd
Original Assignee
EOPLLY NEW ENERGY TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EOPLLY NEW ENERGY TECHNOLOGY Co Ltd filed Critical EOPLLY NEW ENERGY TECHNOLOGY Co Ltd
Priority to CN201510247931.6A priority Critical patent/CN104979410B/zh
Publication of CN104979410A publication Critical patent/CN104979410A/zh
Application granted granted Critical
Publication of CN104979410B publication Critical patent/CN104979410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)

Abstract

本发明公开了一种单晶硅片无掩膜反应离子蚀刻绒面制备方法,所述制备方法采用的工艺气体包括CF4、O2和SF6的混合气体;具体步骤为:所述对单晶硅片的蚀刻工艺在反应腔室完成,首先将需要蚀刻单晶硅片安放在反应腔室;然后将CF4、O2和SF6按照蚀刻要求的比例混合后,按照蚀刻要求的速度和压力充入反应腔室,同时,通过反映腔室内的射频电源ARF将充入反应腔室的CF4、O2和SF6电离成等离子体,并通过反映腔室内的射频电源BRF对等离子体进行加速;最后通过等离子体蚀刻单晶硅片。本发明优点在于:本发明所用混合气体配比合理,生产制备效率高,提高了太阳能电池的光电转换效率,工艺简单。

Description

一种单晶硅片无掩膜反应离子蚀刻绒面制备方法
技术领域
本发明涉及一种单晶硅蚀刻方法,特别涉及一种单晶硅片无掩膜反应离子蚀刻绒面制备方法。
背景技术
 目前,为了克服湿化学腐蚀制备绒面带来的随机性,开始有尝试用掩膜反应离子刻蚀的方法来制备绒面,但是掩膜反应离子刻蚀的方法,工艺复杂,成本较高,不适合大规模生产。
专利号为200910181549.4的发明专利中提到一种降低绒面单晶硅片表面反射率的方法,将经过碱腐蚀制作好绒面的单晶硅片,放入等离子体蚀刻设备中进行无掩膜等离子体刻蚀,从而进一步降低单晶硅片的表面反射率;上述专利中的降低绒面单晶硅片表面反射率的方法在实施过程存在以下缺点:该专利中所述的混合气体不是最有效的配比;并且没有对所述的等离子体进行加速,生产制备效率不高;该专利中所述的方法需要前道工艺提供已经通过湿化学腐蚀制备好的单晶硅片,工艺比较繁琐。
发明内容
本发明要解决的技术问题是提供一种配比合理、制备效率高的单晶硅片无掩膜反应离子蚀刻绒面制备方法。
为解决上述技术问题,本发明的技术方案为:一种配比合理、制备效率高的单晶硅片无掩膜反应离子蚀刻绒面制备方法,其创新点在于:所述一种单晶硅绒面无掩膜反应离子蚀刻绒面制备方法采用的工艺气体包括CF4、O2和SF6的混合气体;所述一种单晶硅片无掩膜反应离子蚀刻绒面制备方法的具体步骤为:所述对单晶硅片的蚀刻工艺在反应腔室完成,首先将需要蚀刻单晶硅片安放在反应腔室;然后将CF4、O2和SF6按照蚀刻要求的比例混合后,按照蚀刻要求的速度和压力充入反应腔室,同时,通过反映腔室内的射频电源ARF将充入反应腔室的CF4、O2和SF6电离成等离子体,并通过反映腔室内的射频电源BRF对等离子体进行加速;最后通过等离子体蚀刻单晶硅片。
 进一步的,所述CF4和O2的混合气体的组份比例是:CF4、O2和SF6的组份比为12:1:4-1:3:30。
 进一步的,所述CF4、O2和SF6的混合气体的组份比例为10:1:7。
 进一步的,所述反应腔室的压力为1-20Pa。
 进一步的:所述射频电源ARF功率为400-600W,射频频率为13.56MHz;射频电源BRF功率为40-300W,射频频率为1-100MHz。
本发明的优点在于:本发明所用混合气体配比合理,并且对等离子体进行加速,加快了蚀刻的进行,生产制备效率高,进一步降低硅片的表面反射率,提高了太阳能电池的光电转换效率,工艺简单。
具体实施方式
 实施例1
 一种配比合理、制备效率高的单晶硅片无掩膜反应离子蚀刻绒面制备方法,该方法采用的工艺气体包括CF4、O2和SF6的混合气体,其具体步骤为:对单晶硅片的蚀刻工艺在反应腔室完成,首先将需要蚀刻单晶硅片安放在反应腔室;然后将CF4、O2和SF6按照蚀刻要求的比例混合后,按照蚀刻要求的速度和压力充入反应腔室,同时,通过反映腔室内的射频电源ARF将充入反应腔室的CF4、O2和SF6电离成等离子体,并通过反映腔室内的射频电源BRF对等离子体进行加速;最后通过等离子体蚀刻单晶硅片;
 本实施例中,CF4和O2的混合气体的组份比例是:CF4、O2和SF6的组份比为12:1:4;反应腔室的压力为1-20Pa;射频电源ARF功率为400-600W,射频频率为13.56MHz;射频电源BRF功率为40-300W,射频频率为1-100MHz,制取单晶硅片绒面用时为17min。
 实施例2
 本实施例在实施例1的基础上,改变CF4、O2和SF6的混合气体的组份比例,将CF4、O2和SF6的比值设定为17:3:20,制取单晶硅片绒面用时为5min。
 实施例3
 本实施例在实施例1的基础上,改变CF4、O2和SF6的混合气体的组份比例,将CF4、O2和SF6的比值设定为5:3:29,制取单晶硅片绒面用时为19min。
 由实施例1、实施例2和实施例3的结果表明,实施例2制取时间最短,其效果最优。
 以上显示和描述了本发明的基本原理和主要特征。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (5)

1.一种单晶硅片无掩膜反应离子蚀刻绒面制备方法,其特征在于:所述一种单晶硅绒面无掩膜反应离子蚀刻绒面制备方法采用的工艺气体包括CF4、O2和SF6的混合气体;所述一种单晶硅片无掩膜反应离子蚀刻绒面制备方法的具体步骤为:所述对单晶硅片的蚀刻工艺在反应腔室完成,首先将需要蚀刻单晶硅片安放在反应腔室;然后将CF4、O2和SF6按照蚀刻要求的比例混合后,按照蚀刻要求的速度和压力充入反应腔室,同时,通过反映腔室内的射频电源ARF将充入反应腔室的CF4、O2和SF6电离成等离子体,并通过反映腔室内的射频电源BRF对等离子体进行加速;最后通过等离子体蚀刻单晶硅片。
2. 根据权利要求1单晶硅无掩膜反应离子蚀刻绒面制备方法,其特征在于:所述CF4和O2的混合气体的组份比例是:CF4、O2和SF6的组份比为12:1:4-1:3:30。
3. 根据权利要求2单晶硅无掩膜反应离子蚀刻绒面制备方法,其特征在于:所述CF4、O2和SF6的混合气体的组份比例为10:1:7。
4. 根据权利要求1单晶硅无掩膜反应离子蚀刻绒面制备方法,其特征在于:所述反应腔室的压力为1-20Pa。
5.根据权利要求1单晶硅无掩膜反应离子蚀刻绒面制备方法,其特征在于:所述射频电源ARF功率为400-600W,射频频率为13.56MHz;射频电源BRF功率为40-300W,射频频率为1-100MHz。
CN201510247931.6A 2015-05-15 2015-05-15 一种单晶硅片无掩膜反应离子蚀刻绒面制备方法 Active CN104979410B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510247931.6A CN104979410B (zh) 2015-05-15 2015-05-15 一种单晶硅片无掩膜反应离子蚀刻绒面制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510247931.6A CN104979410B (zh) 2015-05-15 2015-05-15 一种单晶硅片无掩膜反应离子蚀刻绒面制备方法

Publications (2)

Publication Number Publication Date
CN104979410A true CN104979410A (zh) 2015-10-14
CN104979410B CN104979410B (zh) 2017-03-15

Family

ID=54275734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510247931.6A Active CN104979410B (zh) 2015-05-15 2015-05-15 一种单晶硅片无掩膜反应离子蚀刻绒面制备方法

Country Status (1)

Country Link
CN (1) CN104979410B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783417A (zh) * 2019-11-08 2020-02-11 国家纳米科学中心 一种硅表面制作密度可调的锥状陷光结构的方法及制得的黑硅
CN114093984A (zh) * 2021-11-17 2022-02-25 横店集团东磁股份有限公司 一种提升返工片效率的工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609862A (zh) * 2009-07-20 2009-12-23 欧贝黎新能源科技股份有限公司 一种降低绒面单晶硅片表面反射率的方法
CN102185032A (zh) * 2011-04-13 2011-09-14 苏州大学 一种单晶硅太阳能电池绒面的制备方法
US20130072007A1 (en) * 2010-05-25 2013-03-21 The Institute of Microelectronics of Chinese Academy of Sciences Method for Fabricating Black Silicon by Using Plasma Immersion Ion Implantation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609862A (zh) * 2009-07-20 2009-12-23 欧贝黎新能源科技股份有限公司 一种降低绒面单晶硅片表面反射率的方法
US20130072007A1 (en) * 2010-05-25 2013-03-21 The Institute of Microelectronics of Chinese Academy of Sciences Method for Fabricating Black Silicon by Using Plasma Immersion Ion Implantation
CN102185032A (zh) * 2011-04-13 2011-09-14 苏州大学 一种单晶硅太阳能电池绒面的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783417A (zh) * 2019-11-08 2020-02-11 国家纳米科学中心 一种硅表面制作密度可调的锥状陷光结构的方法及制得的黑硅
CN110783417B (zh) * 2019-11-08 2021-06-29 国家纳米科学中心 一种硅表面制作密度可调的锥状陷光结构的方法及制得的黑硅
CN114093984A (zh) * 2021-11-17 2022-02-25 横店集团东磁股份有限公司 一种提升返工片效率的工艺
CN114093984B (zh) * 2021-11-17 2023-07-21 横店集团东磁股份有限公司 一种提升返工片效率的工艺

Also Published As

Publication number Publication date
CN104979410B (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CN102459704A (zh) 用于蚀刻的方法和设备
EP2595180B1 (en) Etching method
WO2011126621A2 (en) Inorganic rapid alternating process for silicon etch
CN104576506A (zh) 一种刻蚀硅通孔的方法
CN106128942A (zh) 一种消除碳化硅器件终端刻蚀中微掩膜的方法
TWI552221B (zh) 高蝕刻速率之提供方法
CN111123665A (zh) 一种声表面波器件等离子去胶方法
CN104979410A (zh) 一种单晶硅片无掩膜反应离子蚀刻绒面制备方法
CN105161401A (zh) 一种使用氮气和六氟化硫等离子体制备单层或少层二硫化钼的方法
CN103668467B (zh) 一种多晶硅片制绒添加剂及其应用
TW201401364A (zh) 用於平滑側壁快速交替式蝕刻程序之受控氣體混合
JP2010034156A (ja) テクスチャー形成方法及び真空処理装置
CN110663104A (zh) 多孔低k介电蚀刻
CN106099637B (zh) 基于纳米压印光栅的两步干法刻蚀方法及外延片和激光器
CN104901160A (zh) 分布反馈激光器中基于纳米压印光栅干法刻蚀的方法
CN103646854A (zh) 一种改善基于Cr掩模刻蚀工艺的方法
CN103871844B (zh) 用于改善图形化蓝宝石衬底的底部刻蚀异常的方法
US9711359B2 (en) Shadow trim line edge roughness reduction
CN105720002B (zh) 斜孔刻蚀方法
US20190244827A1 (en) Apparatus and method for anisotropic drie etching with fluorine gas mixture
US8906248B2 (en) Silicon on insulator etch
CN103578904A (zh) 一种用于多腔室等离子处理装置的减少颗粒污染的方法
CN104617185B (zh) 一种以绒面单晶硅片为基底的含硅量子点薄膜材料的制备方法
CN102376562B (zh) 用于半导体工艺的灰化处理方法
JP5154013B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant