CN104978293B - 非对称双向传输装置及其切换系统 - Google Patents
非对称双向传输装置及其切换系统 Download PDFInfo
- Publication number
- CN104978293B CN104978293B CN201410794560.9A CN201410794560A CN104978293B CN 104978293 B CN104978293 B CN 104978293B CN 201410794560 A CN201410794560 A CN 201410794560A CN 104978293 B CN104978293 B CN 104978293B
- Authority
- CN
- China
- Prior art keywords
- sub
- data
- module
- signal
- transceiver module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 118
- 230000002457 bidirectional effect Effects 0.000 title abstract 3
- VEMKTZHHVJILDY-UHFFFAOYSA-N resmethrin Chemical compound CC1(C)C(C=C(C)C)C1C(=O)OCC1=COC(CC=2C=CC=CC=2)=C1 VEMKTZHHVJILDY-UHFFFAOYSA-N 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 5
- 210000001367 artery Anatomy 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 210000003462 vein Anatomy 0.000 description 4
- 238000004566 IR spectroscopy Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种非对称双向传输装置及其切换系统,主装置与子装置间数据的传送与接收是通过单一时脉信号及全双工数据通道来相互沟通,并可在有限的资源下做到多个子装置间双向数据通道互相切换。
Description
技术领域
本发明有关一种双向传输装置,特别是一种非对称双向传输装置。
背景技术
图1为传统对称性双向传输的架构,主要包含有主装置180以及与其耦接的多个子装置190、195。主装置180更包含振荡器99,多个锁相回路(phase lock loop,PLL)21、40及41,多个传输模块30、31、50及51,以及多个接收模块32、33、52及53。子装置190包含接收模块60及61,传输模块62及63,以及锁相回路22。其中子装置190中的接收模块60通过第一传输媒介110与主装置180中的传输模块30耦接,接收模块61通过第二传输媒介111与传输模块31耦接,传输模块62通过第三传输媒介112与接收模块32耦接,以及传输模块63通过第四传输媒介113与接收模块33耦接。同样地,子装置195包含接收模块70和71、传输模块72和73,以及锁相回路23。其中接收模块70通过第一传输媒介160与传输模块50耦接,接收模块71通过第二传输媒介161与传输模块51耦接,传输模块72通过第三传输媒介162与接收模块52耦接,以及传输模块73通过第四传输媒介163与接收模块53耦接。
在主装置180中,振荡器99产生振荡信号至锁相回路21,进而令锁相回路21产生第一时脉信息320。传输模块30及50分别接收第一时脉信息320,并分别据以产生传输时脉。由传输模块30和50所产生的传输时脉分别通过第一传输媒介110及160传输至接收模块60和70。传输模块31和51接收第一时脉信息320并分别通过第二传输媒介111及161传输数据至接收模块61及71。
在子装置190及195中,锁相回路22及23分别从接收模块60及70接收传输时脉并据以产生第二时脉信息220。接收模块61及71依据第二时脉信息220分别通过第二传输媒介111及161接收传输数据。此外,传输模块62及72接收反向数据及第二时脉信息220,并分别通过第三传输通道112及162将反向数据传送至接收模块32和52。类似地,传输模块63及73分别接收第二时脉信息220并据以产生反向时脉。反向时脉通过第四传输媒介113及163被传送至接收模块33及53。
锁相回路40及41分别接收由接收模块33及53传来的反向时脉,并分别产生第三时脉信息至接收模块32及52,以使接收模块32及52能够根据第三时脉信息经由第三传输媒介112和162接收反向数据。
传统上来说,在矩阵系统架构下,其主装置和子装置会具有多个输入/输出(input/output,I/O),用以控制全双工数据传输,输入/输出可利用芯片例如特定应用集成电路(application-specific integrated circuit,ASIC)或可编程逻辑门阵列(field-programmable gate array,FPGA)来实现。然而,当FPGA被用作矩阵系统中的芯片时,矩阵系统中的I/O数量会因为FPGA的有限资源(例如锁相回路的数量)而有所限制。举例来说,一个16X16的矩阵系统中,主装置需要32个锁相回路,但是要找到具有足够数量的锁相回路的FPGA确不容易,即便真的存在这类型的FPGA,其用来发展主装置的成本必然非常可观。
因此,ASIC成为了另一种选择。ASIC为传统可以客制化的芯片,可以按照设计者的需求来规画。但是,即便使用者能够设计出具有足够数量锁相回路的ASIC芯片,其费用也相当高。
发明内容
有鉴于此,本发明的一目的在于提供一种非对称双向传输装置,包含主装置及至少一子装置。主装置包含第一锁相回路及耦接于第一锁相回路的主收发模块,子装置耦接于主装置,具有子收发模块。其中,主收发模块通过第一传输通道传输时脉信号至子收发模块,通过第二传输通道传输第一数据信号至子收发模块,以及通过第三传输通道接收由子收发模块回传的第二数据信号;以及其中第一锁相回路提供传输时脉信号、传输第一数据信号以及撷取第二数据信号时所需的第一时脉。
本发明的另一目的在于提供一种具非对称双向传输装置的切换系统,包含主装置及与其耦接的至少一子装置。主装置包含:第一锁相回路;至少一封包产生器,每一封包产生器用以输出至少一封包信息;阵列切换模块,与至少一封包产生器耦接,阵列切换模块用以将至少一串流数据输出给至少一封包产生器以转换成至少一封包信息;以及至少一个主收发模块,耦接于第一锁相回路以及至少一封包产生器,每一主收发模块将至少一封包信息转换成第一数据信号。每一子装置分别与其中的一主收发模块相耦接,每一子装置具有一子收发模块;其中主收发模块通过第一传输通道传输时脉信号至子收发模块,通过第二传输通道传输第一数据信号至子收发模块,将第一数据信号转换成至少一封包信息,以及通过第三传输通道接收由子收发模块回传的第二数据信号。其中第一锁相回路提供传输时脉信号、传输第一数据信号以及撷取第二数据信号所需的第一时脉。
附图说明
图1为传统双向传输架构方块图。
图2为本发明的一实施例方块图。
图3A及3B为本发明相位校调的一实施例示意图。
图4为本发明的另一实施例方块图。
图5为本发明的另一实施例方块图。
图6为本发明的另一实施例方块图。
【符号说明】
1~4串流数据 5封包产生器
6~9串流数据 10封包产生器
11~14串流数据 15封包粹取器
16~19串流数据 20封包粹取器
21(第一)锁相回路 22(第二)锁相回路
23锁相回路 30(第一)传输模块
31(第二)传输模块 32(第一)接收模块
33接收模块 30a输出串行/解串行器
31a输出串行/解串行器 31b传输模块
31c传输模块 32a输入串行/解串行器
32b接收模块 32c接收模块
40锁相回路 41锁相回路
50传输模块 51传输模块
52接收模块 53接收模块
50a输出串行/解串行器 51a输出串行/解串行器
52a输入串行/解串行器 60接收模块
61接收模块 62传输模块
63传输模块 60a输入串行/解串行器
61a输入串行/解串行器 62a输出串行/解串行器
61b接收模块 61c接收模块
62b传输模块 62c传输模块
70接收模块 71接收模块
72传输模块 73传输模块
70a输入串行/解串行器 71a输入串行/解串行器
72a输出串行/解串行器 80子封包产生器
81~84串流数据 85子封包粹取器
86~89串流数据 99振荡器
110第一传输通道(媒介) 111第二传输通道(媒介)
112第三传输通道(媒介) 113第四传输媒介
111a传输通道 111b传输通道
112a传输通道 112b传输通道
160第一传输通道(媒介) 161第二传输通道(媒介)
162第三传输通道(媒介) 163第四传输媒介
180主装置 180a主收发模块
180n主收发模块 190子装置
190a子收发模块 195子装置
195a子收发模块 220第二时脉
221基本时脉 222输入/输出时脉
320第一时脉 321基本时脉
322输入/输出时脉
具体实施方式
以下将以图式配合文字叙述揭露本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。此外,为简化图式起见,一些传统的结构与元件在图式中将以简单示意的方式绘出。
请参照图2,图2为本发明的非对称双向传输装置的实施例方块图。具有主装置180及与其耦接的子装置190。在一实施例中,该非对称双向传输装置可以用于信号延伸装置,例如:KVM信号延伸装置或者是影像延伸装置等,但不以此为限制。于此实施例中,仅以一个子装置190为例,但不以此为限,在其他实施例中,主装置180也可以耦接多个子装置。此外,须说明的是,主装置180与子装置190可以设置于电路板上不同的位置,也可以将其整合后设置于电路板上;在其他实施例中,主装置180与子装置190也可以设置于不同的电路板上,并且可通过双绞线电缆、连接器、金手指或软性电路板互相耦接。
请继续参照图2,主装置180包含主收发模块180a、与主收发模块180a耦接的第一锁相回路(phase lock loop,PLL)21,以及耦接于第一锁相回路21的振荡器99;子装置190,在一实施例中,包含子收发模块190a及与其耦接的第二锁相回路22。主收发模块180a包含第一传输模块30、第二传输模块31及第一接收模块32;子收发模块190a包含第二接收模块60、第三接收模块61及第三传输模块62。其中第一传输模块30通过第一传输通道110与第二接收模块60耦接,第二传输模块31通过第二传输通道111与第三接收模块61耦接,第一接收模块32通过第三传输通道112与第三传输模块62耦接。所述传输通道可以是双绞线电缆、连接器、金手指或软性电路板,但不以此限制。
第一锁相回路21根据振荡器99的振荡信号而产生第一时脉320,并将第一时脉320传送至主收发模块180a中的第一传输模块30、第二传输模块31以及第一接收模块32。第一传输模块30通过第一传输通道110传输时脉信号至子收发模块190a中的第二接收模块60;第二传输模块31通过第二传输通道111传输第一数据信号至子收发模块190a中的第三接收模块61。第二锁相回路22根据第二接收模块60所传来的时脉信号产生第二时脉220,并将第二时脉220传送至第三接收模块61与第三传输模块62。第三传输模块62接收到第二时脉220及第二数据信号,并通过第三传输通道112将第二数据信号传输至第一接收模块32。值得注意的是,时脉信号、第一数据信号以及第二数据信号为差动信号,例如低电压差动信号(LowVoltage Differential Signaling,LVDS)。第一传输模块30、第二传输模块31及第三传输模块62如同一种串行器(serializer),用以将并行数据转换为串行数据;而第一接收模块32、第二接收模块61及第三接收模块62如同一种解串行器(deserializer),用以将串行数据转换为并行数据。
依据本实施例的架构,第一传输模块30、第二传输模块31及第一接收模块32在主装置180中可以共用第一锁相回路21,因此,当子收发模块190a中的第三传输模块62传输第二数据信号至主收发模块180a中的第一接收模块32时,不需要再传送一个反向时脉信号。简单而言,第一锁相回路21提供了主装置180传输时脉信号、传输第一数据信号以及撷取第二数据信号所需要的时脉,即第一时脉320。据此,主收发模块180a中原本为了接收子收发模块190a所传输的反向时脉信号所规画的接收模块就可以移除,如此一来,可以大幅的减低成本及减少电路布局所需花费的时间。
在其他实施例中,所述第一数据信号及第二数据信号可以是非影像数据,例如控制数据、音讯数据或其组合。而控制数据又可以是例如红外线数据串流(IR data stream)、通用异步收发器(Universal Asynchronous Receiver/Transmitter,UART)串流或其组合。
在此,须说明的是,由于子装置190传输第二数据信号至主装置180时不需要传输反向时脉信号,因此在实际情况中,第一锁相回路21用以接收第二数据信号所产生的第一时脉320与第二数据信号的脉冲会存在有相位差。如图3A所示,此为第一时脉320与第二数据信号脉冲之间的关系,第一时脉320的上升缘同样是落在第二数据信号脉冲的上升缘,如此一来,主装置180有可能无法判定是否有接收到第二数据信号。然而,依据本发明的架构,可以通过内部的相位校调机制依据第一时脉的相位自动调整第二数据信号的相位。如图3B所示,通过相位校调机制令第二数据信号产生偏移,在一实施例中,可以通过相位调整使第一时脉320的上升缘落在第二数据信号高电平的中间处,如此一来即能确保第一接收模块32撷取由第三传输模块62回传第二数据信号的数据正确性。至于两信号间的相位校调要如何实施,此为本发明所属技术领域的通常知识者所熟知,故不在此赘述。
本发明的另一实施例,请参照图4。主装置180,在一实施例中,包含主收发模块180a、耦接于主收发模块180a的第一锁相回路21,以及耦接于第一锁相回路21的振荡器99。其中,主收发模块180a可以是一种串行/解串行器(serializer/deserializer,SERDES),更详细的说,主收发模块180包含输出串行/解串行器(output SERDES,OSERDES)30a、31a,以及输入串行/解串行器(input SERDES,ISERDES)32a。类似地,子装置190的子收发模块190a包含输入串行/解串行器(input SERDES,ISERDES)60a、61a,以及输出串行/解串行器(output SERDES,OSERDES)62a。输出串行/解串行器30a执行串行器的功能,通过第一传输通道110将时脉信号传输至输入串行/解串行器60a,该输入串行/解串行器60a的作用如同一种解串行器,用以接收时脉信号。输出串行/解串行器31a如同串行器一般,通过第二传输通道111将第一数据信号传输至输入串行/解串行器61a,该输入串行/解串行器61a的作用如同一种解串行器,用以接收第一数据信号。子收发模块190a中的输出串行/解串行器62a执行串行器的功能用以通过第三传输通道112将第二数据信号传输至主收发模块180a中的输入串行/解串行器32a,该输入串行/解串行器32a执行解串行器的功能用以接收第二数据信号。
主装置180中的第一锁相回路21根据振荡器99所发出的振荡信号提供第一时脉320用以触发输出串行/解串行器30a、31a,以及输入串行/解串行器32a;而子装置190中的第二锁相回路22依据输入串行/解串行器60a所接收到的时脉信号提供第二时脉220,用以触发输入串行/解串行器61a及输出串行/解串行器62a。需说明的是,于本实施例中,第一时脉320更包含输入/输出时脉(IO clock)322以及基本时脉(base clock)321,其中输入/输出时脉322为基本时脉321的数倍。在本实施例中,输入/输出时脉322是为基本时脉321的8倍,举例来说,假设基本时脉321是50MHz,则输入/输出时脉322会是400MHz。但是,应了解到的是,此处8倍的关系仅用来举例说明,并不以此限制。类似地,第二时脉220也包含基本时脉221与输入/输出时脉222,其中输入/输出时脉222也设计为基本时脉221的8倍,如同前述,此倍数关系并非用以限制。
本发明的另一实施例,请参照图5,图5是以图2及图4的实施例架构为基础,进而提供一种具非对称双向传输装置的切换系统,本实施例中,具有主装置180,以及耦接于主装置180的多个子装置190及195。主装置180包含多个主收发模块180a及180n,耦接于第一锁相回路21。每一个子装置都与一个主收发模块耦接,于此实施例中,子装置190耦接于主收发模块180a,子装置195耦接于主收发模块180n。主收发模块180a包含第一传输模块30a、第二传输模块31a及第一接收模块32a;子收发模块190a包含第二接收模块60a、第三接收模块61a及第三传输模块62a。其中第一传输模块30a通过第一传输通道110与第二接收模块60a耦接,第二传输模块31a通过第二传输通道111与第三接收模块61a耦接,第一接收模块32a通过第三传输通道112与第三传输模块62a耦接,类似于图4的实施例,主收发模块180a的第一传输模块及第二传输模块可以是输出串行/解串行器(OSERDES)30a、31a,第一接收模块可以是输入串行/解串行器(ISERDES)32a;而子收发模块190a的第二接收模块60a及第三接收模块61a可以是输入串行/解串行器(ISERDES)第三传输模块62a可以是输出串行/解串行器(OSERDES)。同样的,主收发模块180n包含输出串行/解串行器(OSERDES)50a、51a,以及输入串行/解串行器(ISERDES)52a;子装置195中的子收发模块195a包含输入串行/解串行器(ISERDES)70a、71a,以及输出串行/解串行器(OSERDES)72a。输出串行/解串行器50a通过第一传输通道160与输入串行/解串行器70a耦接;输出串行/解串行器51a通过第二传输通道161与输入串行/解串行器71a耦接;输入串行/解串行器52a通过第三传输通道162与输出串行/解串行器72a耦接。所述传输通道110~112及160~162可以是双绞线电缆、连接器、金手指或软性电路板,但不以此限制。
请继续参照图5,主装置180更包含封包产生器5、10,以及封包粹取器15、20。封包产生器5、10耦接于阵列切换模块S1,其中封包产生器的数量对应主收发模块的数量而有所不同。每一个封包产生器分别耦接于一个输出串行/解串行器(OSERDES),用以传输第一数据信号。举例来说,封包产生器5耦接于输出串行/解串行器31a,而封包产生器10耦接于输出串行/解串行器51a。封包产生器5、10接收由阵列切换模块S1传来的串流数据1~4及6~9并将其转换为固定宽度位元的封包信息,再分别输入至输出串行/解串行器31a、51a以转换成第一数据信号。更详细的说,输出串行/解串行器31a接收到封包数据、输入/输出时脉322及基本时脉321,进而产生第一数据信号,并经由第二传输通道111将第一数据信号传输至输入串行/解串行器61a;输出串行/解串行器51a接收到封包数据、输入/输出时脉322及基本时脉321,进而产生第一数据信号,并经由第二传输通道161将第一数据信号传输至输入串行/解串行器71a。于本实施例中,串流数据可以是非影像串流数据,例如控制串流数据、音讯串流数据、串流数据或其组合,但不以此为限。其中控制串流数据更包含红外线串流数据(IR data stream)、通用异步收发器(Universal Asynchronous Receiver/Transmitter,UART)串流数据或其组合,但不以此限制。
另一方面,在子装置190及195中,除了输入串行/解串行器60a、61a、70a、71a,输出串行/解串行器62a及振荡器22之外,每一子装置190及195更包含子封包产生器80及子封包粹取器85。在子装置190中,子封包粹取器85接收由输入串行/解串行器61a传来的封包数据,并将封包数据还原成串流数据86~89。子封包产生器80接收串流数据81~84并将其转换为固定宽度位元的回传封包信息传输至输出串行/解串行器62a,输出串行/解串行器62a再通过将封包信息转换为第二数据信号,并通过第三传输通道112将第二数据信号回传至输入串行/解串行器32a。类似地,在子装置195中,子封包粹取器85和子封包产生器80分别耦接于输入串行/解串行器71a和输出串行/解串行器72a,后续执行的动作如同子装置190一般,故不在此赘述。
仍请参照图5,主装置180的封包粹取器15耦接于输入串行/解串行器32a,用以接收由输入串行/解串行器32a所传来的回传封包信息,并将其转换为相对应的串流数据11~14至切换阵列模块S2,封包粹取器20耦接于输入串行/解串行器52a,用以接收由输出串行/解串行器72a所传来的回传封包信息,并将其转换为相对应的串流数据16~19至切换阵列模块S2,切换阵列模块S2可以选择性地输出粹取后的串流数据11~14与16-19至指定的输出。
在此,应注意的是,如同前述实施例一般,本实施例中的子装置190和195在回传第二数据信号时不需要传送反向时脉信号,并且主装置180中的输出串行/解串行器30a、31a、50a、51a,以及输入串行/解串行器32a、52a,共用第一锁相回路21,因此,第一时脉与第二数据信号会存在有相位差。同样地,可以利用内部的相位校调机制,使第一时脉的上升缘落在第二数据信号高电平的中间处,如此一来即能确保第二数据信号的数据正确性。通过本实施例的架构,第一锁相回路21提供了主装置180传输时脉信号、传输第一数据信号以及撷取第二数据信号所需要的时脉。据此,当主装置与多个子装置做数据传输时,仅需要一个锁相回路即可。
值得一提的是,前述实施例皆以单一传输通道传输数据信号,然而在其他实施例中,本发明也可以通过多个通道传输数据信号。举例来说,如图6所示,主装置180可以通过传输通道111a、111b分别将传输模块31b、31c所输出的数据信号传送至子装置190中的接收模块61b、61c;子装置190可以通过传输通道112a、112b分别将传输模块62b、62c所输出的数据信号回传至主装置180中的接收模块32b、32c。当然,本实施例中的传输模块30、31b、31c、62b及62c也可以是输出串行/解串行器;接收模块32b、32c、60、61b及61c也可以是输入串行/解串行器。其余的实施方式如同上述实施例做相对应的变化,故不在此赘述。
相较于先前技术,本发明的非对称双向传输装置及其切换系统,在主装置与子装置进行数据传输时仅需要一个锁相回路即可,主装置与子装置间数据的传送与接收是通过单一时脉信号及全双工数据通道来相互沟通,并可在有限的资源下做到多个子装置间双向数据通道切换。在实际应用中,可以大幅的降低硬体成本及电路布局所需花费的时间。
通过以上具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制,任何本领域技术人员,在不脱离本发明的精神和范围内,当可做各种更动与润饰。因此,本发明的保护范围当视后附的权利要求所界定者为准。
Claims (16)
1.一种非对称双向传输装置,包含:
一主装置,包含一第一锁相回路及耦接于该第一锁相回路的一主收发模块;以及
至少一子装置,耦接于该主装置,具有一子收发模块;
其中,该主收发模块通过一第一传输通道传输一时脉信号至该子收发模块,通过一第二传输通道传输一第一数据信号至该子收发模块,以及通过一第三传输通道接收由该子收发模块回传的一第二数据信号;以及
其中该第一锁相回路提供传输该时脉信号、该第一数据信号以及撷取该第二数据信号所需的第一时脉,其特征在于,该子装置更包含一第二锁相回路,耦接于该子收发模块,其中该第二锁相回路用以提供该子收发模块接收该第一数据信号与传输该第二数据信号所需的第二时脉,且该第一时脉及该第二时脉更包括一输入/输出时脉及一基本时脉。
2.如权利要求1所述的非对称双向传输装置,其特征在于,该主装置更包含一振荡器,耦接于该第一锁相回路。
3.如权利要求2所述的非对称双向传输装置,其特征在于,该主收发模块包括:
一第一传输模块,耦接于该第一传输通道;
一第二传输模块,耦接于该第二传输通道;以及
一第一接收模块,耦接于该第三传输通道。
4.如权利要求3所述的非对称双向传输装置,其特征在于,该子收发模块包括:
一第二接收模块,耦接于该第一传输通道;
一第三接收模块,耦接于该第二传输通道;以及
一第三传输模块,耦接于该第三传输通道。
5.如权利要求1所述的非对称双向传输装置,其特征在于,该主收发模块及子收发模块为一种串行/解串行器。
6.如权利要求1所述的非对称双向传输装置,其特征在于,该时脉信号、该第一数据信号以及该第二数据信号是为一差动信号。
7.如权利要求1所述的非对称双向传输装置,其特征在于,该主收发模块更依据该第一时脉的相位调整该第二数据信号的相位。
8.一种具非对称双向传输装置的切换系统,包含:
一主装置,包含:
一第一锁相回路;
至少一封包产生器,每一封包产生器用以输出至少一封包信息;以及
一阵列切换模块,与该至少一封包产生器耦接,该阵列切换模块用以将至少一串流数据输出给该至少一封包产生器以转换成该至少一封包信息;
至少一个主收发模块,耦接于该第一锁相回路以及该至少一封包产生器,每一主收发模块将该至少一封包信息转换成一第一数据信号;以及
至少一子装置,每一子装置分别与其中的一主收发模块相耦接,每一子装置具有一子收发模块;
其中该主收发模块通过一第一传输通道传输一时脉信号至该子收发模块,通过一第二传输通道传输该第一数据信号至该子收发模块,将该第一数据信号转换成该至少一封包信息,以及通过一第三传输通道接收由该子收发模块回传的一第二数据信号;以及
其中该第一锁相回路提供传输该时脉信号、该第一数据信号以及撷取该第二数据信号所需的第一时脉,其中该子装置更包含一第二锁相回路,耦接于该子收发模块,其中该第二锁相回路用以提供该子收发模块接收该第一数据信号与传输该第二数据信号所需的第二时脉,且该第一时脉及该第二时脉更包括一输入/输出时脉及一基本时脉。
9.如权利要求8所述的具非对称双向传输装置的切换系统,其特征在于,该主装置更包含一振荡器,耦接于该第一锁相回路。
10.如权利要求8所述的具非对称双向传输装置的切换系统,其中该主收发模块更包含:
一第一传输模块,耦接于该第一传输通道;
一第二传输模块,耦接于该第二传输通道;以及
一第一接收模块,耦接于该第三传输通道。
11.如权利要求8所述的具非对称双向传输装置的切换系统,其中该子收发模块更包含:
一第二接收模块,耦接于该第一传输通道;
一第三接收模块,耦接于该第二传输通道;以及
一第三传输模块,耦接于该第三传输通道。
12.如权利要求8所述的具非对称双向传输装置的切换系统,其中该主装置更包含:
至少一封包粹取器,其分别与该至少一主收发模块相耦接,每一封包粹取器用以接收该相应的主收发模块所输出的回传封包信息,并将该回传封包信息转换成相应的回传串流数据给该阵列切换模块。
13.如权利要求8所述的具非对称双向传输装置的切换系统,其中该主收发模块及子收发模块是为一种串行/解串行器。
14.如权利要求8所述的具非对称双向传输装置的切换系统,其中该时脉信号、该第一数据信号以及该第二数据信号是为一差动信号。
15.如权利要求12所述的具非对称双向传输装置的切换系统,其中每一子装置更具有一子封包产生器以及一子封包粹取器,该子封包产生器用以将该至少一回传串流数据转换成该回传封包信息,以传输至该子收发模块,该子封包粹取器用以从该子收发模块接收该至少一封包信息,并还原成该至少一串流数据。
16.如权利要求8所述的具非对称双向传输装置的切换系统,其中该主收发模块更依据该第一时脉的相位调整该第二数据信号的相位。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461974179P | 2014-04-02 | 2014-04-02 | |
US61/974,179 | 2014-04-02 | ||
TW103123175A TWI544753B (zh) | 2014-04-02 | 2014-07-04 | 非對稱雙向傳輸裝置及其切換系統 |
TW103123175 | 2014-07-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104978293A CN104978293A (zh) | 2015-10-14 |
CN104978293B true CN104978293B (zh) | 2018-05-29 |
Family
ID=54274814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410794560.9A Active CN104978293B (zh) | 2014-04-02 | 2014-12-18 | 非对称双向传输装置及其切换系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104978293B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102023945A (zh) * | 2009-09-22 | 2011-04-20 | 鸿富锦精密工业(深圳)有限公司 | 基于串行外围设备接口总线的设备及其数据传输方法 |
CN103064805A (zh) * | 2012-12-25 | 2013-04-24 | 深圳先进技术研究院 | Spi控制器及通信方法 |
CN103678209A (zh) * | 2012-09-18 | 2014-03-26 | 格科微电子(上海)有限公司 | 基于串行外围设备接口总线的数据传输方法和系统 |
-
2014
- 2014-12-18 CN CN201410794560.9A patent/CN104978293B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102023945A (zh) * | 2009-09-22 | 2011-04-20 | 鸿富锦精密工业(深圳)有限公司 | 基于串行外围设备接口总线的设备及其数据传输方法 |
CN103678209A (zh) * | 2012-09-18 | 2014-03-26 | 格科微电子(上海)有限公司 | 基于串行外围设备接口总线的数据传输方法和系统 |
CN103064805A (zh) * | 2012-12-25 | 2013-04-24 | 深圳先进技术研究院 | Spi控制器及通信方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104978293A (zh) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105590584B (zh) | 显示装置 | |
CN104765706B (zh) | 基于数字校准的长距离mipi d‑phy串行链路的偏斜消除 | |
US20150220472A1 (en) | Increasing throughput on multi-wire and multi-lane interfaces | |
CN101809556B (zh) | 横跨串行流交织和串行化/去串行化lcd、照相机、键区和gpio数据的方法和电路 | |
JP5945812B2 (ja) | 「lvds」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム | |
US8006008B2 (en) | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices | |
JP2009525625A (ja) | シリアル相互接続の多数レーン用の装置及びデスキュー | |
CN103888693B (zh) | 图像传输装置 | |
CN104836989B (zh) | 一种高速多通道快视图像电路 | |
CN105704418B (zh) | Mipi图像信号转换成lvds图像信号的装置及方法 | |
CN100452885C (zh) | 一种基于pci的高速码流播放和接收装置 | |
CN109426636A (zh) | 一种fpga片间高位宽数据传输的方法及装置 | |
JPH0787447B2 (ja) | 同期の直列伝送媒体を利用するシステム | |
US8135872B2 (en) | USB controller and a testing method of the USB controller | |
CN103118257A (zh) | 高清视频格式的数据传输集成接口 | |
US9729681B2 (en) | Data transmission method and data restoration method | |
CN111063287B (zh) | 显示控制系统 | |
CN108073539A (zh) | 一种mipi接口的d-phy电路 | |
CN107171728A (zh) | 1b4b与曼彻斯特编码的正向、反向传输方法及装置、系统 | |
EP3734465B1 (en) | Data transmission code and interface | |
CN105593834A (zh) | 用于芯片间通信的通信系统 | |
CN104978293B (zh) | 非对称双向传输装置及其切换系统 | |
US7042893B1 (en) | Serial media independent interface with double data rate | |
CN102740128B (zh) | 一种具有上网功能的视频传送装置及其实现方法 | |
US10049067B2 (en) | Controller-PHY connection using intra-chip SerDes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |