CN104836989B - 一种高速多通道快视图像电路 - Google Patents

Abstract

本发明提供一种高速多通道快视图像电路，包括：FPGA处理芯片,负责对数据接收和转发；数据收发部分,接收图像数据信号的高速收发器、将图像数据传输到FPGA中,同时也可以发送FPGA生成的数据；Camera Link数据发送部分,通过FPGA把数据转换成与Camera Link协议相匹配的低压差分信号(LVDS),传输到PC机；本发明实现高速多通道图像数据传输,提高了数据传输距离和精度,同时增加总线的数目减少信号的延时或偏移以及相互件的串扰,并且实现数据的高速传输。

Description

一种高速多通道快视图像电路

技术领域

本发明涉及电路设备领域，特别涉及快视电路。电路适用于数据图像地面采集领域中，如航空、航天等产品，特别适用于航天领域的遥感相机图像采集设备中。

背景技术

目前，航天器上的遥感相机或遥感视频电路为了检测其的图像处理能力和图像传输能力，需要高速多通道的快视电路作为地面图像采集设备来进行图像数据处理。快视电路作为图像采集装置测试系统的重要一环，其传输方式及信号的质量都是影响系统性能的重要因素。现有的高速多通道快视电路中，通常具有只能单独接收或发送图像数据，接收数据通道数量少，数据传输方式单一、速度低，数据发送方式模式单一等问题。

发明内容

本发明要解决的技术问题是：克服现有技术不足，提出一种高速多通道快视图像电路，解决了高速多通道快视电路中的单独接收或发送图像数据，接收数据通道数量少，数据传输方式单一、速度低，数据发送方式模式单一等问题。

本发明解决的技术方案为：一种高速多通道快视图像电路，包括：FPGA芯片，高速收发器，Camera Link数据发送电路；FPGA芯片包括发送模块、接收模块、控制模块、数据合成模块；

FPGA的控制模块产生同步字符、帧头、帧尾以及控制信号，并根据同步字符、帧头、帧尾建立收发有效链路；同时FPGA的控制模块，产生高速收发器能够识别的COMMA字符序列，当高速收发器通过扫描搜索COMMA字符序列，以实现数据的对齐功能；

FPGA的发送模块负责在高速多通道快视图像电路上电或复位后，高速多通道快视图像电路处于失步状态下的1ms内，FPGA的发送模块，首先向FPGA的高速收发器发送同步字符,发送同步字符1ms后，高速收发器接收到同步字符后，即完成数据链路连接，FPGA的发送模块开始向高速收发器发送数据帧；在每一帧数据发送结束后和下一帧数据发送前，FPGA的发送模块向高速收发器同时发送同步字符，使高速收发器能够通过检测数据类型，舍弃帧头、帧尾和同步字符；

FPGA的接收模块负责在高速多通道快视图像电路上电或者复位后，高速多通道快视图像电路处于失步状态下，FPGA的接收模块，首先检测从高速收发器接收到的数据同步字符，检测到后FPGA的接收模块向高速收发器发送80个连续的同步应答字符和组合码，保证数据链路连接，使链路处于同步状态中；

高速收发器，在数据链路连接后，接收和发送外部的串行图像数据，当高速收发器作为发送器时，基于FPGA的发送模块产生的参考时钟TXCLK锁定，并将串行图像数据转换成16位并行图像数据，时式串行送至FPGA的发送模块，输入FPGA的发送模块的16位并行图像数据，按照8B/10B编码格式在FPGA的发送模块内部变成20bit图像数据；输入FPGA的发送模块的16位并行图像数据的传输速率是以20倍参考时钟TXCLK的频率；

当高速收发器作为接收器时,对FPGA的外部写入接收模块的串行数据进行串并转换得到20bit的并行数据，将20bit的并行数据的速率同步到FPGA的接收模块产生的恢复时钟RXCLK的频率，再使用8B/10B解码格式将20bit的并行数据解码为16位的原始数据送至外部；

FPGA的数据合成模块，将发送模块中的20bit图像数据，转换成28位的数据，同时产生数据行有效位、列有效位和数据伴随时钟；

Camera Link数据发送电路，接收FPGA的数据合成模块发送的图像数据，通过电压转换、检测数据行有效位、列有效位和数据伴随时钟，完成Camera Link数据合成，转换成为符合Camera Link协议的低压差分信号LVDS传输出去。

本发明与现有技术相比的优点在于：

(1)本发明由于高速收发器电路的功能，可以对多路通道同时或者单独通道收发外部图像信号，由于电路采取串行收发状态，提高收发信号的传输的距离和精度，同时减少信号的延时、偏移和相互之间的串扰，提高系统性能。

(2)本发明由于FPGA电路功能，通过合理处理高速串行收发器得到的图像数据，并通过程序对图像数据转换，提高电路性能。

(3)本发明由于Camera Link数据发送电路功能，可以实现数据的多通道和多种模式的输出，电路中设计为六个单独Base模式和三组Full模式并用，提高了电路输出的方式和灵活性。

(4)本发明由于FPGA电路中的接收和发送模块功能，同时可以对数据接收和发送。解决原有电路单一接收或发送数据的情况。

(5)本发明由于FPGA电路中的控制模块功能，可以实现对多个高速收发器的控制，通过控制模块对一个或者多个收发器的控制，实现多通道、多模式数据收发。

(6)本发明FPGA处理芯片,负责对数据接收和转发；数据收发部分,接收图像数据信号的高速收发器、将图像数据传输到FPGA中,同时也可以发送FPGA生成的数据；CameraLink数据发送部分,通过FPGA把数据转换成与Camera Link协议相匹配的低压差分信号(LVDS),传输到PC机，实现高速多通道图像数据传输,提高了数据传输距离和精度,同时增加总线的数目减少信号的延时或偏移以及相互件的串扰,并且实现数据的高速传输。

附图说明

图1为本发明的高速多通道的快视电路的系统组成示意图；

图2为本发明的高速多通道的快视电路信号流向图。

具体实施方式

本发明的基本思路：外部数据信号通过接插件以差分信号形式输入，进入到高速收发器中，通过收发器对数据进行处理，产生16位数据流和相应的伴随时钟信号进入到FPGA中，FPGA通过程序对数据进行存储和时序上的操作，发送到Camera Link数据发送电路中，最终输出到PC机上。

本发明用于遥感相机的高速多通道快视电路中，下面结合附图和具体实施例对本发明进行详细说明。

如图1所示，本发明的高速多通道的快视电路系统组成包括：FPGA芯片，高速串行收发器；Camera Link数据发送电路。电路的大致信号流向：图像数据信号经过接插件输入进来，进入到高速串行收发器，信号从差分变成16位数据流和相应的伴随时钟信号。信号再进入到FPGA芯片中，FPGA通过程序对信号进行时序和工作状态的控制，信号通过CameraLink协议接口输出到PC机器上；

如图2所示，本发明的高速多通道的快视电路信号流向图包括：包括：FPGA芯片，高速收发器，Camera Link数据发送电路；FPGA芯片包括发送模块、接收模块、控制模块、数据合成模块；

FPGA的控制模块产生同步字符、帧头、帧尾以及控制信号，并根据同步字符、帧头、帧尾建立收发有效链路；同时FPGA的控制模块，产生高速收发器能够识别的COMMA字符序列，当高速收发器通过扫描搜索COMMA字符序列，以实现数据的对齐功能；数据对齐是链路初始化建立的重要过程，当数据发送或者接收过程中，COMMA字符作为数据的字符边界，检测数据是否对齐。FPGA的控制模块实现对多个高速收发器的控制，通过控制模块对一个或者多个收发器的控制，实现多通道、多模式数据收发；

FPGA的发送模块负责在高速多通道快视图像电路上电或复位后，高速多通道快视图像电路处于失步状态下的1ms内，FPGA的发送模块，首先向FPGA的高速收发器发送同步字符,发送同步字符1ms后，高速收发器接收到同步字符后，即完成数据链路连接，FPGA的发送模块开始向高速收发器发送数据帧；在每一帧数据发送结束后和下一帧数据发送前，FPGA的发送模块向高速收发器同时发送同步字符，高速收发器不断检测控制信号RKLSB和RKMSB，根据RKLSB和RKMSB的状态判断数据类型，使高速收发器能够通过检测数据类型，舍弃帧头、帧尾和同步字符，锁存真正需要的数据；

FPGA的接收模块负责在高速多通道快视图像电路上电或者复位后，高速多通道快视图像电路处于失步状态下，FPGA的接收模块，首先检测从高速收发器接收到的数据同步字符，检测到后FPGA的接收模块向高速收发器发送80个连续的同步应答字符和组合码，保证数据链路连接，使链路处于同步状态中，同步状态建立后立刻转入正常数据接收状态；

高速收发器，在数据链路连接后，接收和发送外部的串行图像数据，当高速收发器作为发送器时，基于FPGA的发送模块产生的参考时钟TXCLK锁定，并将串行图像数据转换成16位并行图像数据，时式串行送至FPGA的发送模块，输入FPGA的发送模块的16位并行图像数据，按照8B/10B编码格式在FPGA的发送模块内部变成20bit图像数据；输入FPGA的发送模块的16位并行图像数据的传输速率是以20倍参考时钟TXCLK的频率；8B/10B编码是高速传输中常用的编码形式，是一种数值查找类型的编码的机制，将8位的数据转化为10位数据编码数据，用于提高数据传输特性，这些符号可以保证有足够的跳变用于时钟的恢复。8B/10B编码有256个数据字符编码和12个控制字符编码；

当高速收发器作为接收器时,对FPGA的外部写入接收模块的串行数据进行串并转换得到20bit的并行数据，将20bit的并行数据的速率同步到FPGA的接收模块产生的恢复时钟RXCLK的频率，再使用8B或10B解码格式将20bit的并行数据解码为16位的原始数据送至外部。高速收发器可以对多路通道同时或者单独通道收发外部图像信号，实现信号接收的多种方式。并且电路采取串行传输状态，提高接收信号的传输的距离和精度，同时减少信号的延时、偏移和相互之间的串扰，提高系统性能；

FPGA的数据合成模块，将发送模块中的20bit图像数据，转换成28位的数据，同时产生数据行有效位、列有效位和数据伴随时钟。FPGA的数据合成模块合理处处理高速串行收发器得到的图像数据，并通过程序对图像数据转换，提高电路性能；

Camera Link数据发送电路，接收FPGA的数据合成模块发送的图像数据，通过电压转换、检测数据行有效位、列有效位和数据伴随时钟，完成Camera Link数据合成，转换成为符合Camera Link协议的低压差分信号LVDS传输出去。Camera Link数据发送电路通过数据合成产生6组BASE模式输出和3组FULL模式输出形式。BASE模式单独输出一组图像数据。外接电脑采集卡中的一通道接口接收图像数据，多路模式输出可以在使用多个采集卡同时查看多路图像数据。FULL模式同时输出数据2组图像数据，使用一个电脑采集卡可以同时接收2组图像数据，节省电脑采集卡通道的数量。复合的输出形式可以适应不同的接收设备，满足不同的后续使用的需要。Camera Link数据发送电路功能，可以实现数据的多通道和多种模式的输出，提高了电路输出的方式和灵活性。

本发明具有高速多通道接收数据和对数据进行转发的功能，适用于对总线数目、数据传输距离和精度有要求的遥感相机地面图像采集部分中。本发明高速多通道快视电路已经应用到多个高分可见光、红外遥感卫星视频电路图像采集地面检测设备中。通过图像采集结果检测遥感卫星视频信号处理电路图像输出质量和效果，为视频遥感卫星视频信号处理电路的调试起到辅助作用，并且由于高速多通道快视电路输入输出模式多样，可以适应后续多个卫星视频信号处理电路图像采集的要求。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (1)

1.一种高速多通道快视图像电路，其特征在于，包括：FPGA芯片，高速收发器，CameraLink数据发送电路；FPGA芯片包括发送模块、接收模块、控制模块、数据合成模块；

FPGA的控制模块产生同步字符、帧头、帧尾以及控制信号，并根据同步字符、帧头、帧尾建立收发有效链路；同时FPGA的控制模块，产生高速收发器能够识别的COMMA字符序列，当高速收发器通过扫描搜索COMMA字符序列，以实现数据的对齐功能；

FPGA的发送模块负责在高速多通道快视图像电路上电或复位后，高速多通道快视图像电路处于失步状态下的1ms内，FPGA的发送模块，首先向高速收发器发送同步字符,发送同步字符1ms后，高速收发器接收到同步字符后，即完成数据链路连接，FPGA的发送模块开始向高速收发器发送数据帧；在每一帧数据发送结束后和下一帧数据发送前，FPGA的发送模块向高速收发器同时发送同步字符，使高速收发器能够通过检测数据类型，舍弃帧头、帧尾和同步字符；

FPGA的接收模块负责在高速多通道快视图像电路上电或者复位后，高速多通道快视图像电路处于失步状态下，FPGA的接收模块，首先检测从高速收发器接收到的数据同步字符，检测到后FPGA的接收模块向高速收发器发送80个连续的同步应答字符和组合码，保证数据链路连接，使链路处于同步状态中；

高速收发器，在数据链路连接后，接收和发送外部的串行图像数据，当高速收发器作为发送器时，基于FPGA的发送模块产生的参考时钟TXCLK锁定，并将串行图像数据转换成16位并行图像数据，实时串行送至FPGA的发送模块，输入FPGA的发送模块的16位并行图像数据，按照8B/10B编码格式在FPGA的发送模块内部变成20bit图像数据；输入FPGA的发送模块的16位并行图像数据的传输速率是以20倍参考时钟TXCLK的频率；

当高速收发器作为接收器时,对FPGA的外部写入接收模块的串行数据进行串并转换得到20bit的并行数据，将20bit的并行数据的速率同步到FPGA的接收模块产生的恢复时钟RXCLK的频率，再使用8B/10B解码格式将20bit的并行数据解码为16位的原始数据送至外部；

FPGA的数据合成模块，将发送模块中的20bit图像数据，转换成28位的数据，同时产生数据行有效位、列有效位和数据伴随时钟；

Camera Link数据发送电路，接收FPGA的数据合成模块发送的图像数据，通过电压转换、检测数据行有效位、列有效位和数据伴随时钟，完成Camera Link数据合成，转换成为符合Camera Link协议的低压差分信号LVDS传输出去。