CN106341639A - 基于fpga的多通道视频信号lvds串行化实现装置及方法 - Google Patents
基于fpga的多通道视频信号lvds串行化实现装置及方法 Download PDFInfo
- Publication number
- CN106341639A CN106341639A CN201610780914.3A CN201610780914A CN106341639A CN 106341639 A CN106341639 A CN 106341639A CN 201610780914 A CN201610780914 A CN 201610780914A CN 106341639 A CN106341639 A CN 106341639A
- Authority
- CN
- China
- Prior art keywords
- bit
- signal
- data
- video
- video data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明涉及一种基于FPGA的多通道视频信号LVDS串行化实现装置及方法，其中，该装置包括视频信号位编码单元、位映射单元以及高速串行单元；视频信号位编码单元用于将原始并行视频数据信号的每一位进行编码；位映射单元用于将所述原始并行视频数据位映射到串行序列；高速串行单元用于将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去。本发明通过将原始并行视频数据信号的每一位进行编码，并将所述原始并行视频数据位映射到串行序列，以将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去，可以适应在线可编程要求，提高视频传输带宽。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种基于FPGA的多通道视频信号LVDS串行化实现装置及方法。
背景技术
在以液晶屏为组件的显示系统中，液晶屏组件又包含Open Cell液晶面板和背光驱动板、T-CON驱动板；其中支持LVDS视频传输接口的T-CON驱动板在业界有相当大的市场占有率，根据液晶屏尺寸、分辨率大小、不同显示领域设备应用的特点，还有些T-CON驱动板支持TTL(RGB)、VByOne、eDP、MIPI等其他类视频传输接口。
目前，业内的液晶显示器或液晶电视制造商通常都采用标准的ASIC LCD控制器芯片，其大都包含有丰富的视频传输接口，应用于各种领域里不同尺寸、不同分辨率、不同类型传输接口的液晶屏。
然而，在实施本发明实施例的过程中，发明人发现在某些特殊专业领域，例如视频拼接系统、人机交互界面HMI(Human Machine Interface)系统、8K视频显示传输、广电视频系统、视频摄像、视频监控、机器视觉等，ASIC LCD控制器芯片有其应用上的限制，例如如无法适应现场编程要求，以及达不到较高的传输速率要求等。
发明内容
针对现有的标准ASIC LCD控制器芯片存在无法适应现场编程要求，以及达不到较高的传输速率要求等缺陷，本发明提出如下技术方案：
一种基于FPGA的多通道视频信号LVDS串行化的实现装置，包括视频信号位编码单元、位映射单元以及高速串行单元；
所述视频信号位编码单元用于将原始并行视频数据信号的每一位进行编码；
所述位映射单元用于将所述原始并行视频数据位映射到串行序列，以获取串行序列数据；
所述高速串行单元用于将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去。
可选地，所述视频信号位编码单元的编码形式包括按照视频数据流的颜色位深划分的6-bit、8-bit、10-bit、12-bit以及16-bit的编码形式。
可选地，所述装置还包括：
时钟倍频单元，用于产生将所述并行视频数据进行串行编码的过程中所需要的高速时钟。
可选地，所述装置还包括：
寄存器控制单元，用于将位映射控制转化为可配置的寄存器。
可选地，所述原始并行视频数据信号包括视频像素、行同步信号、场同步信号以及数据使能信号。
一种基于FPGA的多通道视频信号LVDS串行化的实现方法，包括：
将原始并行视频数据信号的每一位进行编码；；
将所述原始并行视频数据位映射到串行序列，以获取串行序列数据；
将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去。
可选地，所述视频信号位编码单元的编码形式包括按照视频数据流的颜色位深划分的6-bit、8-bit、10-bit、12-bit以及16-bit的编码形式。
可选地，所述方法还包括：
产生将所述并行视频数据进行串行编码的过程中所需要的高速时钟。
可选地，所述方法还包括：
将位映射控制转化为可配置的寄存器。
可选地，所述原始并行视频数据信号包括视频像素、行同步信号、场同步信号以及数据使能信号。
本发明的基于FPGA的多通道视频信号LVDS串行化的实现装置及方法，通过将原始并行视频数据信号的每一位进行编码，并将所述原始并行视频数据位映射到串行序列，以将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去，可以适应在线可编程要求，提高视频传输带宽。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一个实施例的基于FPGA的多通道视频信号LVDS串行化实现装置的结构示意图；
图2为本发明一个实施例的基于FPGA的多通道视频信号LVDS串行化实现方法的流程示意图；
图3为本发明一个实施例的基于FPGA的多通道LVDS液晶驱动系统的结构示意图；
图4为图3所示实施例的视频数据信号编码器的结构示意图；
图5为图3所示实施例的串行编码后的信号序列示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在实施本发明实施例的过程中，发明人发现FPGA具有灵活、可编程等特点，可在例如视频拼接系统、人机交互界面HMI(Human Machine Interface)系统、8K视频显示传输、广电视频系统、视频摄像、视频监控、机器视觉等多种专业领域里被广泛应用，因此本发明提出一种基于FPGA的多通道视频信号LVDS串行化的实现装置及方法，在FPGA平台上实现了将视频信号编码为液晶屏专用的高速串行传输格式，可实现具有LVDS视频传输接口液晶屏的驱动。
图1为本发明一个实施例的基于FPGA的多通道视频信号LVDS串行化实现装置的结构示意图；如图1所示，该装置包括视频信号位编码单元10、位映射单元20以及高速串行单元30；
所述视频信号位编码单元10用于将原始并行视频数据信号的每一位进行编码；
其中，作为上述实施例的优选，所述原始并行视频数据信号包括视频像素、行同步信号、场同步信号以及数据使能信号。
具体地，该视频信号位编码单元10的输入可以是28位或35位并行的数据数据流。
所述位映射单元20用于将所述原始并行视频数据位映射到串行序列，以获取串行序列数据；
所述高速串行单元30用于将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去。
具体地，LVDS视频信号串行编码其特殊的地方在于其并串比为固定的7：1，即在串行通道链路上，每7个串行时钟时长传输一个有效并行数据；因此35-bit并行数据串行化编码，则需要特定的5个高速串行通道；有些视频系统的并行数据为28-bit位宽，则需要特定的4个高速串行通道。
可以理解的是，上述每条串行序列上原始并行视频数据位的排序由视频信号位编码单元10、位映射单元20进行控制。
本实施例的基于FPGA的多通道视频信号LVDS串行化的实现装置，通过将原始并行视频数据信号的每一位进行编码，并将所述原始并行视频数据位映射到串行序列，以将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去，可以适应在线可编程要求，提高视频传输带宽，并可降低成本、可独立实现、可重复、可跨平台移植、可封装IP(知识产权保护)。
进一步地，作为上述实施例的优选，所述视频信号位编码单元的编码形式包括按照视频数据流的颜色位深划分的6-bit、8-bit、10-bit、12-bit以及16-bit的编码形式。
其中，多位深颜色的编码是兼容低位深颜色编码的，每一种颜色的编码相对序号是固定的，因此可通过动态的修改位映射方式即可实现LVDS视频信号序列的任意配置。
具体来说，颜色深度就是指最多支持多少种颜色。在视频信号传输系统中，通常只传输未经压缩/编码的原始视频数据，使用RGB、YCrCb等色度空间对应编码后的像素数据，颜色位深指子像素的数字编码位深；如RGB色度空间编码后的像素数据包含子像素R、子像素G、子像素B数据，三个子像素合成一个视频传输像素，颜色位深指的子像素的位深；如8-bit颜色位深，也代表像素颜色位宽为24位；如10-bit颜色位深，也代表像素颜色位宽为30位；位深越深，代表视频传输的数据量越大。
进一步地，作为上述实施例的优选，所述装置还包括：
时钟倍频单元，用于产生将所述并行视频数据进行串行编码的过程中所需要的高速时钟。
具体来说，时钟倍频单元(例如为一时钟倍频器)用来产生将并行视频数据进行串行编码过程所需要的高速时钟。
可以理解的是，上述将并行视频数据进行高速串行化，其实是将并行通道上传输的视频数据在相同带宽下、在高速串行通道实现传输，因此需要更高频率的传送时钟。
进一步地，作为上述实施例的优选，所述装置还包括：
寄存器控制单元，用于将位映射控制转化为可配置的寄存器。
在本实施例中，可预先将满足业界VESA、JEIDA两种标准的LVDS序列寄存器配置值集成到模块中。此外，本实施例还支持用户根据其他LVDS序列格式进行动态配置。
具体来说，目前美国芯片厂商制造的LVDS串行编码器芯片中通常都支持一种VESA序列格式；而日本/台湾芯片厂商制造的LVDS串行编码器多支持JEIDA格式；除此以外，还有其他种类的LVDS序列格式。本实施例通过预先将满足业界VESA、JEIDA两种标准的LVDS序列寄存器配置值集成到模块中，即能兼容支持市面上所有的液晶屏LVDS序列种类需求。
图2为本发明一个实施例的基于FPGA的多通道视频信号LVDS串行化实现方法的流程示意图；如图2所示，该方法包括：
S1：将原始并行视频数据信号的每一位进行编码；
其中，作为上述实施例的优选，所述原始并行视频数据信号包括视频像素、行同步信号、场同步信号以及数据使能信号。
S2：将所述原始并行视频数据位映射到串行序列，以获取串行序列数据；
S3：将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去。
本实施例的基于FPGA的多通道视频信号LVDS串行化的实现方法，通过将原始并行视频数据信号的每一位进行编码，并将所述原始并行视频数据位映射到串行序列，以将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去，可以适应在线可编程要求，提高视频传输带宽，并可降低成本、可独立实现、可重复、可跨平台移植、可封装IP(知识产权保护)。
具体来说，本实施例所述的基于FPGA的多通道LVDS串行化实现方法，可以根据视频传输带宽的增加而相应增加多个封装IP即可；并且占用逻辑资源较少，可以将在不同的FPGA可编程逻辑平台上(包括CPLD)去实现；通过标准的AXI协议互连接口扩展到丰富的片上SOC系统中，特别适合在液晶屏显示产品中推广使用。
进一步地，作为上述实施例的优选，所述视频信号位编码单元的编码形式包括按照视频数据流的颜色位深划分的6-bit、8-bit、10-bit、12-bit以及16-bit的编码形式。
进一步地，作为上述实施例的优选，所述方法还包括：
产生将所述并行视频数据进行串行编码的过程中所需要的高速时钟。
进一步地，作为上述实施例的优选，所述方法还包括：
将位映射控制转化为可配置的寄存器。
下面以一具体的实施例来说明本发明，但不限定本发明的保护范围。
图3为本发明一个实施例的基于FPGA的多通道LVDS液晶驱动系统的结构示意图。需要说明的是，本实施例所述的基于FPGA的多通道LVDS液晶驱动是通过一种数字IP(知识产权保护)来实现的。下面结合图3对本实施例的液晶驱动系统的功能做进一步的详细描述。
如图3所示，架构框图中黑实线框内的模块为该发明所要实现的部分，黑虚线框内的模块所示为该发明在相关应用中可能涉及的周边系统模块或组件：
顶层封装单元1封装了AXI4Lite接口协议模块、寄存器模块、LVDS序列编码/映射模块、高速7:1串行器及其模块间的接口互连；
LVDS序列编码/映射模块2包含视频信号编码器单元和位映射单元，其中：
视频信号编码器单元(具体结构如图4所示)实际是一个多路MUX选择编码器，视频数据中的像素数据位、水平同步信号、垂直同步信号、数据使能信号都被唯一编码；当颜色位深为10-bit时，其视频数据编码表如下示例：
表一 视频数据编码表
高速7:1Serdes单元3负责将并行数据串行化；将35-bit并行数据串行化到5组高速串行链路上，如附图5所示；每组串行数据被发送时钟同步，因此每一组LVDS视频传输线都包含串行同步时钟通道及串行数据通道；LVDS视频信号串行编码其特殊的地方在于其并串比为固定的7：1，即在串行通道链路上，每7个串行时钟时长传输一个有效数据；因此35-bit并行数据串行化编码，则需要特定的5个高速串行通道；有些视频系统的并行数据为28-bit位宽，则需要特定的4个高速串行通道；
时钟PLL单元4负责为串行编码提供高速时钟；
AXI4Lite协议模块5用于将AMBA AXI4Lite标准协议转化为内部寄存器读写接口协议；AXI4Lite协议是一个支持Burst模式、独立数据/地址/响应通道的总线接口，用于处理器与外围设备之间的互连通讯；通过AXI4Lite接口可以将多通道LVDS发送器模块扩展至业界丰富的片上系统SOC处理器平台；
寄存器单元6由多位触发器构成的寄存器阵列单元；它存储了串行编码的LVDS信号序列排序，通过这些寄存器配置值将视频数据映射到高速串行数据链路上，实现了兼容VESA或JEIDA标准的串行LVDS视频信号排列方式；通过设定不同的寄存器映射值还可将并行视频信号串行化为其他的序列标准；
辅助模块7代表同样支持AXI4Lite接口协议的外围模块/组件；
辅助模块8代表支持AXI4Lite协议互连的接口模块，通过它可以将不同时钟域、不同功能的模块与控制单元(片上系统SOC处理器)互连，进行功能拓展；
辅助模块9代表具有控制功能的片上系统SOC处理器；
辅助模块10功能也是本发明的重点，这个模块将LVDS并行视频信号的序列排列寄存器映射控制方式转换为一套基于计算机高级编程语言、具有可移植特性的驱动库，驱动库基于C语言编写，它包含了结构体、枚举值、操作函数集；这些数据类型(枚举、结构体)、函数集与寄存器、硬件功能控制单元直接对应，使控制层面从寄存器级转化为更好理解的设备实例、函数操作；使其可以工作在支持C编译器的任意片上系统SOC处理器平台；
举例来说，本实施例实现多通道LVDS视频信号LVDS串行化的实现流程包括：
首先需要解读液晶屏制造商提供的液晶屏Datasheet(数据手册)，其视频信号的LVDS序列是兼容VESA标准还是JEIDA标准；
通过寄存器配置或C驱动库相应初始化配置函数进行相关操作；
如果应用平台的视频源数据为24-bit RGB格式，则需要将视频源数据的R、G、B的8-bit有效位映射到编码表里的高8-bit相应位。
本实施例所述的基于FPGA平台实现的多通道LVDS视频信号LVDS串行化的实现装置，通过利用IC设计技术，将多通道LVDS视频信号LVDS串行化方法封装为可复用的数字IP，当液晶显示分辨率达到4k、8k级别，可通过例化多个模块便可实现传输带宽的增加、拓展；此外通过集成的AXI4lite标准协议接口，还可将本实施例功能扩展到更丰富的片上系统SOC处理器平台上。
以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种基于FPGA的多通道视频信号LVDS串行化实现装置，其特征在于，包括视频信号位编码单元、位映射单元以及高速串行单元；
所述视频信号位编码单元用于将原始并行视频数据信号的每一位进行编码；
所述位映射单元用于将所述原始并行视频数据位映射到串行序列，以获取串行序列数据；
所述高速串行单元用于将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去。
2.根据权利要求1所述的装置，其特征在于，所述视频信号位编码单元的编码形式包括按照视频数据流的颜色位深划分的6-bit、8-bit、10-bit、12-bit以及16-bit的编码形式。
3.根据权利要求1所述的装置，其特征在于，所述装置还包括：
时钟倍频单元，用于产生将所述并行视频数据进行串行编码的过程中所需要的高速时钟。
4.根据权利要求1所述的装置，其特征在于，所述装置还包括：
寄存器控制单元，用于将位映射控制转化为可配置的寄存器。
5.根据权利要求1所述的装置，其特征在于，所述原始并行视频数据信号包括视频像素、行同步信号、场同步信号以及数据使能信号。
6.一种基于FPGA的多通道视频信号LVDS串行化实现方法，其特征在于，包括：
将原始并行视频数据信号的每一位进行编码；
将所述原始并行视频数据位映射到串行序列，以获取串行序列数据；
将已重定义、数据位封装的串行序列数据通过高速串行发送通道传输出去。
7.根据权利要求6所述的方法，其特征在于，所述视频信号位编码单元的编码形式包括按照视频数据流的颜色位深划分的6-bit、8-bit、10-bit、12-bit以及16-bit的编码形式。
8.根据权利要求6所述的方法，其特征在于，所述方法还包括：
产生将所述并行视频数据进行串行编码的过程中所需要的高速时钟。
9.根据权利要求6所述的方法，其特征在于，所述方法还包括：
将位映射控制转化为可配置的寄存器。
10.根据权利要求6所述的方法，其特征在于，所述原始并行视频数据信号包括视频像素、行同步信号、场同步信号以及数据使能信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610780914.3A CN106341639A (zh) | 2016-08-30 | 2016-08-30 | 基于fpga的多通道视频信号lvds串行化实现装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610780914.3A CN106341639A (zh) | 2016-08-30 | 2016-08-30 | 基于fpga的多通道视频信号lvds串行化实现装置及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106341639A true CN106341639A (zh) | 2017-01-18 |
Family
ID=57822831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610780914.3A Pending CN106341639A (zh) | 2016-08-30 | 2016-08-30 | 基于fpga的多通道视频信号lvds串行化实现装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106341639A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110708513A (zh) * | 2019-10-18 | 2020-01-17 | 中国科学院长春光学精密机械与物理研究所 | 一种8k视频多核异构处理装置 |
| CN111464773A (zh) * | 2020-04-08 | 2020-07-28 | 湖南泽天智航电子技术有限公司 | 一种多路视频显示方法及系统 |
| WO2020232674A1 (zh) * | 2019-05-22 | 2020-11-26 | 西安诺瓦星云科技股份有限公司 | 视频源扩展方法、装置、系统及视频源扩展器 |
| CN112702608A (zh) * | 2020-12-21 | 2021-04-23 | 苏州长风航空电子有限公司 | 一种2lane的LVDS视频编码方法及系统 |
| EP3731223A4 (en) * | 2017-12-18 | 2021-08-25 | BOE Technology Group Co., Ltd. | DATA CONVERSION PROCESS, DISPLAY PROCESS, DATA CONVERSION DEVICE AND DISPLAY DEVICE |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201773567U (zh) * | 2010-04-26 | 2011-03-23 | 苏州长风有限责任公司 | 一种用于显示器的lvds信号编码电路 |
| CN201878182U (zh) * | 2010-11-22 | 2011-06-22 | 四川九洲电器集团有限责任公司 | 一种基于fpga的总线型通信系统 |
| CN104836989A (zh) * | 2015-04-27 | 2015-08-12 | 北京空间机电研究所 | 一种高速多通道快视图像电路 |
| CN205378080U (zh) * | 2015-12-22 | 2016-07-06 | 中国电子科技集团公司第十一研究所 | 基于fpga的lvds数字视频传输接口装置 |
-
2016
- 2016-08-30 CN CN201610780914.3A patent/CN106341639A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201773567U (zh) * | 2010-04-26 | 2011-03-23 | 苏州长风有限责任公司 | 一种用于显示器的lvds信号编码电路 |
| CN201878182U (zh) * | 2010-11-22 | 2011-06-22 | 四川九洲电器集团有限责任公司 | 一种基于fpga的总线型通信系统 |
| CN104836989A (zh) * | 2015-04-27 | 2015-08-12 | 北京空间机电研究所 | 一种高速多通道快视图像电路 |
| CN205378080U (zh) * | 2015-12-22 | 2016-07-06 | 中国电子科技集团公司第十一研究所 | 基于fpga的lvds数字视频传输接口装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3731223A4 (en) * | 2017-12-18 | 2021-08-25 | BOE Technology Group Co., Ltd. | DATA CONVERSION PROCESS, DISPLAY PROCESS, DATA CONVERSION DEVICE AND DISPLAY DEVICE |
| US11227529B2 (en) | 2017-12-18 | 2022-01-18 | Boe Technology Group Co., Ltd. | Data conversion method, display method, data conversion device and display device |
| WO2020232674A1 (zh) * | 2019-05-22 | 2020-11-26 | 西安诺瓦星云科技股份有限公司 | 视频源扩展方法、装置、系统及视频源扩展器 |
| CN112292848A (zh) * | 2019-05-22 | 2021-01-29 | 西安诺瓦星云科技股份有限公司 | 视频源扩展方法、装置、系统及视频源扩展器 |
| CN112292848B (zh) * | 2019-05-22 | 2023-07-14 | 西安诺瓦星云科技股份有限公司 | 视频源扩展方法、装置、系统及视频源扩展器 |
| CN110708513A (zh) * | 2019-10-18 | 2020-01-17 | 中国科学院长春光学精密机械与物理研究所 | 一种8k视频多核异构处理装置 |
| CN111464773A (zh) * | 2020-04-08 | 2020-07-28 | 湖南泽天智航电子技术有限公司 | 一种多路视频显示方法及系统 |
| CN112702608A (zh) * | 2020-12-21 | 2021-04-23 | 苏州长风航空电子有限公司 | 一种2lane的LVDS视频编码方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106341639A (zh) | 基于fpga的多通道视频信号lvds串行化实现装置及方法 | |
| US9471955B2 (en) | Multiple display pipelines driving a divided display | |
| CN104754380B (zh) | 无线显示接收装置 | |
| KR20180092289A (ko) | 디스플레이 시스템 및 디스플레이로 데이터 전송 방법 | |
| CN1713264A (zh) | 基于fpga的数字osd控制器 | |
| KR102249191B1 (ko) | 전자 장치, 그의 제어 방법 및 전자 장치와 복수의 디스플레이 장치를 포함하는 디스플레이 시스템 | |
| US20210056918A1 (en) | Method for driving a display panel, driving device for driving a display panel and display device | |
| US9715857B2 (en) | Signal conversion device and method, signal generating system and display apparatus | |
| CN104333721A (zh) | 一种多核显示控制方法及控制器 | |
| CN104092969A (zh) | 基于DisplayPort的电视墙拼接系统及方法 | |
| WO2023116320A1 (zh) | 基于fpga的数据流处理方法、装置及pg设备 | |
| CN101764981A (zh) | 一种嵌入式led显示屏高清视频图像控制器 | |
| CN102568420A (zh) | 显示装置 | |
| CN101814269A (zh) | 全彩led点阵上同时显示实时多画面的方法及装置 | |
| CN104952383B (zh) | 驱动彩色显示器显示黑白灰阶影像的电路及数据转换电路 | |
| CN104867470B (zh) | 基于fpga的逻辑画面中嵌入图文信息的装置及方法 | |
| US20200177856A1 (en) | Projection display apparatus and display method | |
| CN100401743C (zh) | 降低lcd显示失真的方法 | |
| CN104093012A (zh) | 一种白平衡参数调整赋值方法、实现方法及相关装置 | |
| CN101630490B (zh) | 色序式液晶显示设备及其影像显示方法 | |
| CN108055480A (zh) | 一种单路视频信号输入多开窗显示器 | |
| CN207573505U (zh) | 一种单路视频信号输入多开窗显示器 | |
| CN202940889U (zh) | 多画面高清图像的合成系统 | |
| KR20210105236A (ko) | 디스플레이 장치 및 그 제어 방법 | |
| TWI594230B (zh) | 顯示裝置及其運作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170118 |