CN105593834A - 用于芯片间通信的通信系统 - Google Patents
用于芯片间通信的通信系统 Download PDFInfo
- Publication number
- CN105593834A CN105593834A CN201480054522.8A CN201480054522A CN105593834A CN 105593834 A CN105593834 A CN 105593834A CN 201480054522 A CN201480054522 A CN 201480054522A CN 105593834 A CN105593834 A CN 105593834A
- Authority
- CN
- China
- Prior art keywords
- communication
- processor
- data
- bus
- communication system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Abstract
公开了一种用于芯片间通信的通信系统,在所述芯片间通信中,处理器(2,3)通过通信总线(4,5)的数据通道(6,7)相互通信,其中,称为主处理器的处理器(2,3)承担对称为从处理器的另一处理器(3,2)的传输控制。另外提出,对于每个数据通信方向而言,数据通道(6,7)分别在一个单独的物理的通信总线(4,5)中运行。
Description
技术领域
本发明涉及一种用于芯片间通信的通信系统,在所述芯片间通信中,处理器通过通信总线的数据通道相互通信,其中,称为主处理器的处理器承担对称为从处理器的另一处理器的传输控制。
背景技术
在此意义下已经公知了用于根据主机-从机原理同步串行传输数据的总线系统,该总线系统也称为串行外设接口(简称SPI)。该总线系统具有三个公用的导线,每个参与者连接到所述导线上。这些导线是用于串行数据的输出端、用于串行数据的输入端以及时间控制(时钟),所述时间控制由控制通信的主机定义。此外,在控制通信的主机与从机之间设置有传送使能导线。在主机与从机之间的通信双向地进行并且视协议的实施而定完全能够双工。这需要在主机与从机之间进行多个调节。相应地,可实现在通信伙伴的两侧上进行数据流和数据分析的数据协议由于双向数据传输而非常复杂。双向数据传输也可以导致高的系统负载,特别是因为主机和从机能够并且必须并行地发送、接收和处理数据。
该SPI总线的巨大问题在于,在数据流中通知的开始是未知的并且原则上可以以任意数据位开始。
由于通信的复杂的协议结构和与硬件密切的实施,对于多个处理器经常使用专有的通信解决方案,所述通信解决方案使得由不同硬件组成的不同通信伙伴的互操作性几乎不可能。SPI总线的实施因此总是与参与的处理器相关。
在SPI芯片间通信中问题因此在于,不仅控制通信流程的SPI主机而且SPI从机必须能够并行地发送、接收和处理数据。这主要对于SPI从机是一个问题,因为该SPI从机必须总是准备好接收,因为通过SPI主机进行的数据传输原则上可随时亦即以任意位开始。即使在通过SPI从机进行的数据传输中,也通过SPI主机控制传输流程。这导致:只要进行由SPI从机到SPI主机的数据传输,SPI从机就必须确保在其(通过SPI主机控制的)数据发送寄存器中的连续的数据流。为此所需的协议是复杂的,并且导致用于芯片间通信的总线的高系统负载。
此外,公知的用于芯片间通信的SPI总线的实施与系统极其相关,因为对于SPI总线存在多个调节可能性。这是由于没有准确确定用于SPI总线的技术规范并且因此存在多个不同的相互也不兼容的装置。因此可以是,对于每个连接的转换电路而言需要自己配置SPI主机。这例如也由于对于不同参与者的通信方向或通信不存在统一控制。如果多个参与者在一个数据通道上同时通信,那么经常导致冲突。
发明内容
本发明的目的在于,减小在芯片间通信中的高的系统负载并且避免复杂的不同的SPI总线协议。
该目的按照本发明通过权利要求1的特征来实现。
为此在开头所述类型的通信系统中特别是提出,对于每个数据通信方向、亦即由第一到第二处理器的数据传输和由第二到第一处理器的数据传输而言数据通道分别在一个单独的物理的通信总线中运行。这使得用于不同通信方向的两个数据通道在逻辑上分开,所述数据通道因此可以在逻辑上彼此无关地工作。这在技术上以最简单的方式这样实现,使得两个数据通道在两个不同的通信总线上运行,所述通信总线优选分别相同地构成,由此,两个不同的数据总线(对于每个数据通信方向至少一个)的实施在每个处理器上原则上是相同的。
按照本发明提出的解决方案例如能实现在一个通信方向上的通信——如果同时在另一通信方向上传输数据,而不会产生数据的混合以及由此禁止通信的冲突,而且不必设置麻烦的控制双向通信的数据协议。在通信总线的一个数据通道中的通信可以简单地构成为单向串行数据传输,因为每个通信总线具有确定的发送器和确定的接收器。
因此,与公知的设有双向通信的SPI总线不同,在按照本发明的通信总线中的通信是单向的。为了能实现在两个处理器之间双向通信,对于每个数据通信方向分别设有一个单向运行的通信总线,其中,不同通信方向的分别单向传输的通信总线分别在物理上彼此单独地运行。由此一开始就禁止了不同的通信方向重叠。由于数据通信的简单串行特征,通信总线也可容易地替换并且仅仅需要稍微匹配于所使用的平台(硬件或者说处理器)。
按照一个特别优选的实施形式提出,对于每个单独的通信总线而言接收器分别构成为控制通信的主处理器。为了控制通信,主处理器可以按照本发明特别是施加信号在从处理器的传送使能输入端上。从处理器然后(亦即在检测到传送使能信号的情况下)配置成将存储在其发送寄存器中的数据串行发出,直至信号在从处理器的传送使能输入端上不再存在。所施加的信号可以是例如0位或1位。由此,接收器可以控制发送处理器以及由此数据流,并且如果接收器不论出于何原因没有准备好接收,则例如停止传输。由此,接收器处理器可以更简单地构成,因为不必例如通过缓存确保:在可以进行数据的再处理之前,数据以发送器的传输速率首先一次接收并且存储。因此,如果数据的再处理按照本发明是不可能的,那么接收器作为主处理器可以简单地停止传输。
发送器在单向运行的通信总线中是发送任意待传输数据的唯一通信参与者。因此,如果数据完全准备好传输,那么所述发送器可以将数据作为消息、例如数据包准备好并且然后置于其发送寄存器中。消息例如可以是这样的数据包,在所述数据包中,数据附有文件头和/或用于消息范围的其它相关数据。这些数据包于是例如可以通过置于发送寄存器中而准备好传输。
按照所提出的方法的一个特别优选的扩展构型,从处理器作为通信总线的发送器优选配置成当通过从处理器存在数据待传输时输送触发信号给主处理器。这优选可以当数据通过发送器完全准备好传输时进行。
所述触发信号按照本发明可施加在主处理器的通用输入和输出端口上。也称为GPIO端口(GeneralPurposeInputOutput)的这种通用输入和输出端口通常设置用于在每个处理器上简单的通信控制,由此,所提出的可简单执行的并且特别是串行的通信可以几乎与硬件无关地在多个不同的硬件处理器之间实现。一旦主处理器接收到触发信号,主处理器就可以将传送使能信号施加在从处理器的输入端上。
在简单的可在多个不同硬件处理器中几乎通用实施的通信流程的范围内可以提出,主处理器和从处理器配置成借助于中断处理来控制按照本发明仅仅在一个数据通信方向上进行传输的通信总线的通信流程,在所述中断处理中,相应处理器、亦即主处理器或者说从处理器特别是配置成当处理器接收到中断要求时中断正常的程序流程并且执行特别是通过软件实施的处理。这样的中断要求也称为中止。中断处理作为中断服务程序(ISR)是已知的。
相应的中断处理在绝大多数处理器中按照标准来设置并且例如可借助于软件来配置。因此,通过仅仅最小地在硬件方面匹配于处理器和/或运行系统层面,按照本发明提出的通信系统的通用实施可通过简单方式进行。
中断处理对于通信系统也占用高的工作负荷,因为处理可以分别按照所需的工作来控制,而各个硬件部件无须构成用于正好也在时间上和/或从数据量方面来满足通过其它硬件部件所强制的通信流程。由此,参与通信系统的处理器也可以更有利地构成。
因此,基于在通用层面上的通信流程,可通过简单的方式利用不同的硬件总线系统来通信,而无须分别实施独立的协议。这使得对于相应硬件待实施的代码在很大程度上与硬件无关并且可在多个平台上以相同方式或以最小匹配来使用。仅仅软件的相应的运算或功能专用的以及与硬件相关的部分必须对于每个处理器在实施时进行匹配,其中,基于通信流程的通用性因此使得用于其它处理器或运行系统的现有软件已经可以作为构思来使用。
简单的结构也使得软件的最大部分可以以相同方式在不同平台上使用,由此,验证级别明显提高并且用于安装在不同平台上的通信系统的检测投入明显更低。
为了获得对通信的调控,可以提出,从处理器配置成在传输数据之后如果主处理器已经接收了数据则从所述主处理器接收到确认消息。只要这种一般也称为确收的确认消息未到,那么从处理器可以配置成重新发送数据,特别是直至存在确收或者超过确定数量的错误传输尝试——只要这已设置。在后一情况下可以中断传输,以便通信系统不过分地负载。
按照本发明,确认消息可以逆着原来的数据通信方向在通信总线中由主处理器传输给从处理器,亦即由数据的接收器传输给数据的发送器。这也可以在没有麻烦的数据协议的情况下简单地实施,因为确认消息的发送时刻总是紧接着数据传输进行并且对于确认消息而言由此在数据通道中可以紧接着每次数据传输保留固定的时间窗。该过程是有利的,因为对于确收而言使用与对于原来的数据传输而言相同的数据通道。
然而作为替换方案也可以考虑,确认消息通过用于另一个通信数据方向的通信总线来传输。这具有优点:还可更通用地使用硬件或者说平台,因为在一个传输通道上不必预留反向通信方向,也不需要非常确定的传输条件。
附图说明
本发明另外的优点、特征和应用可能性也从实施例和附图的以下说明中得到。在此,所有所述的和/或图示的特征自身或任意组合地形成本发明的主题,也不依赖于其在权利要求或其引用中的概括。
唯一的图1示出按照本发明的在两个处理器2、3之间的通信系统1。
具体实施方式
在两个处理器2、3之间的通信系统1具有第一通信总线4和第二通信总线5。第一通信总线4配置成从也称为第一处理器的处理器或芯片2到也称为第二处理器的处理器或芯片3的数据传输。第二通信总线5用于从第二处理器3到第一处理器2的数据传输。
通信总线4、5中的每一个用于一个数据通信方向,所述通信总线分别物理上相互分开或单独地构成,由此,第一通信总线4具有由第一处理器2到第二处理器3的数据通道6,第二通信总线5具有由第二处理器3到第一处理器2的数据通道7。因此借助于两个通信总线4、5可以在处理器2、3之间进行双向通信,其中,每个通信总线4、5可以脱离于另一通信总线5、4例如借助于串行数据传输来运行。数据通道6、7分别构成在相应通信总线4、5的数据输出端DO与数据输入端DI之间。
接收处理器3、2,亦即对于第一通信总线4而言第二处理器3,对于第二通信总线5而言第一处理器2,分别构成为控制通信的主处理器。主处理器控制通信,其方式是接收器(主处理器)将传送使能信号8在从处理器的传送使能输入端TE上施加给发送器(从处理器)。该传送使能信号在主处理器的传送使能输出端TE上产生。传送使能信号8的信号方向因此正好与数据通道6、7的数据通信方向相反指向。一旦传送使能信号8在从处理器的传送使能输入端TE上存在,该从处理器就开始将在未示出的发送存储器中存储的数据通过数据通道6、7串行输送给主处理器。所述主处理器接收数据并且进一步处理所述数据。如果例如主处理器的发送存储器是满的,那么所述主处理器可以中断传送使能信号8并且由此使数据通过从处理器的发出停止,直至在主处理器的接收存储器中又存在足够存储容量。于是又激活传送使能信号8并且从处理器又进行数据传输。
为了向主处理器显示存在待传输的数据,从处理器作为通信总线4、5的发送器配置成将触发信号9输送给主处理器。所述主处理器在接收到触发信号9之后将传送使能信号8施加在从处理器的传送使能输入端TE上并且允许所述从处理器由此在数据通信方向上通过数据通道6、7传输数据。
触发信号9分别在处理器2、3的通用输入和输出端口GPIO之间产生,所述输入和输出端口也称为GPIO输入或输出端(GeneralPurposeInputOutput)。相应的TE或者说GPIO输入端/输出端通常作为处理器2、3的可通过软件配置的输入端和输出端来提供,由此,按照本发明提出的通信系统1的通信流程可以几乎与硬件无关地以相同方式来配置,并且仅仅必须相应配置处理器引脚(TE、GPIO)的布局。
因此,按照本发明提出的通信系统1可容易地在不同处理器2、3、亦即不同硬件上实现,而不必与硬件密切地实施整个通信协议。
用于在两个处理器2、3之间的通信总线4、5的两个数据通信方向的数据通道6、7的物理分开导致:两个数据传输方向可以分别串行地例如在先进/先出(FIFO)或后进/先出(LIFO)传输或诸如此类的意义上实现,而不必实现能够双工的传输协议。这也能实现通过接收器进行简单的通信控制,由此,可以容易地避免在通信控制中各个处理器2、3的高或过高的工作负荷,因为对工作负荷较敏感的接收处理器分别构成为相应通信总线4、5的主处理器,所述主处理器可以根据其容量自由控制通过数据通道6、7进行的通信。
因此在芯片间通信中减小或者避免了高的系统负载。不同SPI系统所需的复杂的且待与硬件密切地实施的通信协议通过可在不同平台上简单安装的通信流程代替,该通信流程仅仅需要少量与硬件密切的实施、特别是通用GPIO和TE输入端/输出端的引脚布局。
因此按照本发明提出的通信系统有助于:即使在复杂系统、例如汽车中也改善芯片间通信、例如传感器数据或各个处理器的信息的转送,并且提出更小的硬件要求,即例如可设置有成本更低廉的处理器。
Claims (8)
1.一种通信系统,用于芯片间通信,在所述芯片间通信中,处理器(2,3)通过通信总线(4,5)的数据通道(6,7)相互通信,其中,称为主处理器的处理器(2,3)承担对称为从处理器的另一处理器(3,2)的传输控制,其特征在于:对于每个数据通信方向而言,数据通道(6,7)分别在一个单独的物理的通信总线(4,5)中运行。
2.根据权利要求1所述的通信系统,其特征在于:对于每个单独的通信总线(4,5)而言,接收器分别构成为控制通信的所述主处理器。
3.根据权利要求1或2所述的通信系统,其特征在于:所述从处理器作为所述通信总线(4,5)的发送器配置成,当存在数据待通过所述从处理器传输时输送触发信号(9)给所述主处理器。
4.根据权利要求3所述的通信系统,其特征在于:所述触发信号(9)能施加在所述主处理器的通用输入和输出端口(GPIO)上。
5.根据上述权利要求之一所述的通信系统,其特征在于:所述主处理器和所述从处理器配置成,借助于中断处理来控制所述通信总线(4,5)的通信流程。
6.根据上述权利要求之一所述的通信系统,其特征在于:所述从处理器配置成,在传输数据之后从所述主处理器接收确认消息。
7.根据权利要求6所述的通信系统,其特征在于:所述确认消息逆着原来的数据通信方向在所述通信总线(4,5)中从所述主处理器向所述从处理器传输。
8.根据权利要求6所述的通信系统,其特征在于:所述确认消息通过用于另一个数据通信方向的通信总线(4,5)来传输。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013220077.3 | 2013-10-02 | ||
DE102013220077.3A DE102013220077A1 (de) | 2013-10-02 | 2013-10-02 | Kommunikationssystem zur Inter-Chip-Kommunikation |
PCT/EP2014/070498 WO2015049158A1 (de) | 2013-10-02 | 2014-09-25 | Kommunikationssystem zur inter-chip-kommunikation |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105593834A true CN105593834A (zh) | 2016-05-18 |
CN105593834B CN105593834B (zh) | 2018-10-12 |
Family
ID=51626522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480054522.8A Active CN105593834B (zh) | 2013-10-02 | 2014-09-25 | 用于芯片间通信的通信系统 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10176128B2 (zh) |
EP (1) | EP3053050B1 (zh) |
CN (1) | CN105593834B (zh) |
DE (1) | DE102013220077A1 (zh) |
WO (1) | WO2015049158A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108228524A (zh) * | 2016-12-14 | 2018-06-29 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多核系统的核间交互方法 |
CN109739795A (zh) * | 2018-12-29 | 2019-05-10 | 百度在线网络技术(北京)有限公司 | 通信方法、处理器、主辅系统、计算机可读介质 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2539445A (en) * | 2015-06-16 | 2016-12-21 | Nordic Semiconductor Asa | Data processing |
CN111858421A (zh) * | 2020-06-13 | 2020-10-30 | 东风电驱动系统有限公司 | 一种双芯片间的交互方法 |
CN114116559B (zh) * | 2022-01-20 | 2022-05-17 | 浙江中控技术股份有限公司 | 一种适用于plc应用的高速总线方法 |
US11847089B2 (en) * | 2022-04-27 | 2023-12-19 | Mellanox Technologies Ltd. | Electronic device and method for sharing data lanes of a network interface device between two or more computing devices |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1373428A (zh) * | 2001-02-28 | 2002-10-09 | 阿尔卡塔尔公司 | 串行外围接口主设备,串行外围接口从设备以及串行外围接口 |
US20060277346A1 (en) * | 2003-10-06 | 2006-12-07 | David Doak | Port adapter for high-bandwidth bus |
CN101061468A (zh) * | 2004-12-29 | 2007-10-24 | 摩托罗拉公司 | 用于扩展串行外围接口的系统、方法和设备 |
CN102047235A (zh) * | 2008-04-01 | 2011-05-04 | 京瓷公司 | 用于通信总线的双向单导线中断线路 |
US20120059489A1 (en) * | 2010-09-08 | 2012-03-08 | Integrated Device Technology, Inc. | System and method for communication handshaking between processors |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08161259A (ja) * | 1994-11-30 | 1996-06-21 | Mitsubishi Electric Corp | 直列データ受信装置及び直列データ転送装置 |
GB2407662B (en) * | 2003-11-03 | 2006-02-22 | Compxs Uk Ltd | Two way serial communication |
JP4932546B2 (ja) * | 2007-03-07 | 2012-05-16 | 日本電気株式会社 | 通信ノード及び該通信ノードを有するネットワーク・システムとデータ伝送方法 |
WO2013111010A1 (en) * | 2012-01-27 | 2013-08-01 | Marvell World Trade Ltd. | Chip-to-chip communications |
-
2013
- 2013-10-02 DE DE102013220077.3A patent/DE102013220077A1/de not_active Ceased
-
2014
- 2014-09-25 EP EP14776849.3A patent/EP3053050B1/de active Active
- 2014-09-25 WO PCT/EP2014/070498 patent/WO2015049158A1/de active Application Filing
- 2014-09-25 US US15/026,498 patent/US10176128B2/en active Active
- 2014-09-25 CN CN201480054522.8A patent/CN105593834B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1373428A (zh) * | 2001-02-28 | 2002-10-09 | 阿尔卡塔尔公司 | 串行外围接口主设备,串行外围接口从设备以及串行外围接口 |
US20060277346A1 (en) * | 2003-10-06 | 2006-12-07 | David Doak | Port adapter for high-bandwidth bus |
CN101061468A (zh) * | 2004-12-29 | 2007-10-24 | 摩托罗拉公司 | 用于扩展串行外围接口的系统、方法和设备 |
CN102047235A (zh) * | 2008-04-01 | 2011-05-04 | 京瓷公司 | 用于通信总线的双向单导线中断线路 |
US20120059489A1 (en) * | 2010-09-08 | 2012-03-08 | Integrated Device Technology, Inc. | System and method for communication handshaking between processors |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108228524A (zh) * | 2016-12-14 | 2018-06-29 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多核系统的核间交互方法 |
CN108228524B (zh) * | 2016-12-14 | 2021-07-16 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多核系统的核间交互方法 |
CN109739795A (zh) * | 2018-12-29 | 2019-05-10 | 百度在线网络技术(北京)有限公司 | 通信方法、处理器、主辅系统、计算机可读介质 |
Also Published As
Publication number | Publication date |
---|---|
DE102013220077A1 (de) | 2015-04-02 |
WO2015049158A1 (de) | 2015-04-09 |
EP3053050A1 (de) | 2016-08-10 |
US10176128B2 (en) | 2019-01-08 |
CN105593834B (zh) | 2018-10-12 |
US20160246743A1 (en) | 2016-08-25 |
EP3053050B1 (de) | 2018-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105593834A (zh) | 用于芯片间通信的通信系统 | |
US8340123B2 (en) | Multi-channel transceiver module card | |
US10261930B2 (en) | System, device and method for transmitting signals between different communication interfaces | |
CN103460201A (zh) | 串行接口 | |
CN107832250B (zh) | 一种基于spi的主从通讯时序方法 | |
US20090100148A1 (en) | Electronic device with end-to-end flow control of messages | |
CN109313623A (zh) | 切换串口数据传输状态的方法及装置 | |
US20080159188A1 (en) | Serial interface apparatus performing asynchronous serial data transfer using asynchronous serial communication method | |
CN110100238A (zh) | 用于传送数据的方法和镜像串行接口(msi) | |
KR20180019175A (ko) | 데이터 프로세싱 | |
US8909843B1 (en) | Peripheral component interconnect express switch apparatus and method of controlling connection thereof | |
EP2660726A1 (en) | Method and device for emulating a bus system | |
KR20160016843A (ko) | 데이터 통신 방법, 통신 제어기 및 회로 배열체 | |
CN113792003A (zh) | 单总线通信单元、系统及方法 | |
JP4210993B2 (ja) | Usbハブ装置、usb周辺装置及びデータ送受信方法 | |
KR20160087278A (ko) | 다중 컴퓨터 제어 시스템 및 제어 방법 | |
US20080181242A1 (en) | Communications gateway between two entities | |
US11714772B2 (en) | Additional communication in standardized pinout of a bidirectional interface between a first and second communication device | |
EP3985928A1 (en) | Communication device, communication method, and program | |
JP2015149541A (ja) | 通信システム | |
CN109714384B (zh) | 医学成像装置中进行通信的方法和装置以及医学成像装置 | |
JPS60236340A (ja) | 通信システム | |
US7596653B2 (en) | Technique for broadcasting messages on a point-to-point interconnect | |
CN101576867B (zh) | 一种扩展通用异步串行接口方法、装置和系统 | |
US20210303496A1 (en) | Actuation of data transmission lanes between states |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20230117 Address after: Hannover Patentee after: Continental Automotive Technology Co.,Ltd. Address before: Hannover Patentee before: CONTINENTAL AUTOMOTIVE GmbH |
|
TR01 | Transfer of patent right |