JP4932546B2 - 通信ノード及び該通信ノードを有するネットワーク・システムとデータ伝送方法 - Google Patents

通信ノード及び該通信ノードを有するネットワーク・システムとデータ伝送方法 Download PDF

Info

Publication number
JP4932546B2
JP4932546B2 JP2007057348A JP2007057348A JP4932546B2 JP 4932546 B2 JP4932546 B2 JP 4932546B2 JP 2007057348 A JP2007057348 A JP 2007057348A JP 2007057348 A JP2007057348 A JP 2007057348A JP 4932546 B2 JP4932546 B2 JP 4932546B2
Authority
JP
Japan
Prior art keywords
unidirectional serial
transmitting
transmission
node
serial bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007057348A
Other languages
English (en)
Other versions
JP2008219766A (ja
Inventor
滋 菅沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007057348A priority Critical patent/JP4932546B2/ja
Priority to US12/042,683 priority patent/US20080222320A1/en
Publication of JP2008219766A publication Critical patent/JP2008219766A/ja
Application granted granted Critical
Publication of JP4932546B2 publication Critical patent/JP4932546B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、データ伝送技術に関し、特に、複数の高速シリアルバスを用いたデータ転送に好適なシステム、通信ノード、ネットワーク、方法に関する。
情報処理装置の内部および情報処理装置間でのデータの転送は、従来は帯域幅をビット数で拡幅できるパラレルバスを用いることが多い。
シリアルバスは、必要な信号線の本数が少ないことから、従来より、一般に、低速、低コストの通信バスとして利用されている。
近時、情報処理装置内部のネットワーク・トポロジーの複雑化と、要求転送容量の増大から、パラレルバスは、転送クロック(転送レート)の高速化、ビット幅の拡幅化がなされてきた。パラレルバスにおいては、転送クロックの高速化の影響により、転送ビット間のクロックスキューの問題が顕在化し始めている。また、回路基板の高密度化等により、配線遅延の影響が無視し得なくなってきている。こうしたパラレルバスの技術的課題は、クロックが信号と分離されているために発生している。
これら高速化の問題に対処するために、同期信号とデータを重畳して送信する、高速なシリアルバスの採用が進んでいる。
これらの高速シリアルバスには、
ファイバー・チャネル(Fibre Channel);
SERIAL−ATA;
PCI Express;
Infini−band;
等がある。
これら高速シリアルバスは、単方向のシリアルバスを、送信用と受信用とに一対用意する、対称なシリアルバスで構成されている。
また、これらのシリアルバスには、転送帯域の拡大のため、単方向のシリアルバスを複数本接続させ、さらに複数のシリアルバスを並列動作させる、多重転送機能を搭載するものが存在している。
PCI Express等の主要なプロトコルでは、データの転送に対して、転送が正常に行われたという応答を返す、ACK応答(肯定応答)が仕様化されている。
対称な双方向シリアルバスでは、単一方向のデータ転送の場合には、対向するバスは、ACK応答しか返さず、帯域が無駄になっている。図8(A)は、多重度1の単一方向のデータ転送の場合、図9(A)は多重度2の単一方向のデータ転送の場合のACK応答の例を示す図である。図8(A)、図9(A)には、T×(送信)シリアルバスによるデータ送信に対して、対向装置からのRX(受信側)シリアルバスによるACK応答が返送される様子が示されている。
また、双方向でデータ転送を行う場合、相手側の転送に対するACK応答を返さなければならないため、データ転送の間に、ACK応答が挿入される形になり、転送帯域が低下する。図8(B)は、多重度1の双方向のデータ転送の場合、図9(B)は多重度2の双方向のデータ転送の場合のACK応答の例を示す図である。図8(B)、図9(B)には、TX(送信)シリアルバスによるデータ送信に対して対向装置からのRX(受信側)シリアルバスによるACK応答が返送され、対向装置からのRX(受信)シリアルバスによるデータ送信に対してTX(受信側)シリアルバスにACK応答を返送する様子が示されている。
なお、特許文献1には、送信装置から受信装置に単方向のデータ線D1〜Dn(nは1以上の整数)を備え、受信装置から送信装置に単方向の1本の制御線C1を備えた構成が開示されており、送信装置からの送信要求を受信した受信装置で生成した転送クロックが制御線C1を介して送信装置に送信され、送信装置は、制御線C1からの転送クロックを用いてデータ線D1〜Dnにデータを送信する。送信装置からの送信要求に対して受信装置から制御線C1に転送クロックが出力されない場合、送信装置は受信装置がビジーであると判定するか、制御線C1を用いて受信装置が受信可能か否かを送信装置に送信してもよい旨が記載されている。特許文献1では、受信装置側で転送クロックを生成し、送信装置に伝達し、送信装置が受け取った転送クロックを用いてデータを転送するというものであり、上記した高速シリアルバスや、高速シリアルバスに適用して好適とされる本発明とは全く相違した構成である。また特許文献2には、IEEE1394規格等の高速シリアルバスの検査装置として、検査装置がネットワークのノードとして扱われないようにした構成が開示されている。
特開2003−152745号公報 特開2002−374254号公報
上記したように、対称な双方向シリアルバスでは、単一方向のデータ転送の場合には、対向するバスは、ACK応答しか返さず、帯域が無駄になっている。
また、双方向でデータ転送を行う場合、相手側の転送に対するACK応答を返さなければならないため、データ転送の間に、ACK応答が挿入される形になり、転送帯域が低下を招く。特に、多重転送を使用する場合、ACK応答は、ほとんど単一記号程度の長さしかないにもかかわらず、全ての多重化されたバスを使用し、更に、同期化の為のギャップ長分の転送を行わなければならないことから、帯域に対する影響が大きい。
したがって、本発明の目的は、シリアルバスを用いたデータ伝送において、相手からのデータ転送に対して応答を返すプロトコルに適用した場合に帯域の低下、性能の劣化等を抑止するシステムと装置並びに方法を提供することにある。
本発明の他の目的は、多数の通信ノードを接続するネットワークシステムに対して、個々のノードの結合係数を考慮し、限られた端子数で、ネットワークシステムを構築可能となるシステムと装置並びに方法を提供することにある。
本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。
本発明に係るシステムは、各々が同期信号が重畳された信号を伝送する複数の単方向シリアルバスが、送信側から受信側への、前記複数の単方向シリアルバスの本数に対応した多重度での信号伝送に用いられ、前記複数の単方向シリアルバスによる前記送信側から前記受信側への信号伝送を制御するために、前記受信側から送信側に送信される信号を伝送する一つの単方向シリアルバスを備え、前記送信側から前記受信側への前記複数の単方向シリアルバスと、前記受信側から前記送信側への前記一つの単方向シリアルバスとが非対称バスを構成している。
本発明に係る通信ノードは、各々に同期信号が重畳された信号を伝送する、複数の単方向シリアルバスを用い、送信側から受信側へ、単一情報を分割して、並列に送出する多重転送を行う手段と、前記複数の単方向シリアルバスによる前記送信側から前記受信側への信号伝送を制御するために、前記受信側から前記送信側に送信される制御信号を伝送する一つの単方向シリアルバスから、前記制御信号を受信する手段と、を備え、前記送信側から前記受信側への前記複数の単方向シリアルバスと、前記受信側から前記送信側への前記一つの単方向シリアルバスとが非対称シリアルバスを構成している。
本発明の通信ノードにおいて、前記送信側から前記複数の単方向シリアルバスに、データが転送され、前記受信側から前記送信側への前記一つの単方向シリアルバスには、前記データ転送に対する応答信号が転送される。
本発明の通信ノードにおいては、前記送信側から前記複数の単方向シリアルバスに送信された信号を受信する通信ノードが、前記複数の単方向シリアルバスの信号を監視し、前記複数の単方向シリアルバスの同期のずれを検出する同期検出手段を有し、前記同期検出手段によって前記複数の単方向シリアルバスの同期のずれが検出された場合、前記同期ずれを補正するための制御情報を、前記受信側から前記送信側への前記一つの単方向シリアルバスを介して前記送信側に通知する。
本発明の通信ノードにおいて、前記同期ずれを補正するための制御情報を受信した送信側では、前記送信側から前記複数の単方向シリアルバスに送信された信号を同期化させる。
本発明のネットワークは、前記通信ノードを複数有し、前記通信ノード間を前記非対称シリアルバスを用いて相互に接続し、通信ノード間の接続構成を非対称としている。
本発明に係る方法は、各々が同期信号が重畳された信号を伝送する複数の単方向シリアルバスを用いて、送信側から受信側への、前記複数の単方向シリアルバスの本数に相等する多重度での信号伝送を行う工程と、
前記送信側から前記受信側への前記複数の単方向シリアルバスによる信号転送を制御するために、前記受信側が、前記受信側から前記送信側への一つの単方向シリアルバスに制御信号を送信する工程と、
前記送信側が、前記受信側から前記送信側への前記一つの単方向シリアルバスから制御信号を受信する工程と、
を含み、前記送信側から前記受信側への前記複数の単方向シリアルバスと、前記受信側から前記送信側への前記一つの単方向シリアルバスとが非対称シリアルバスを構成している。
本発明によれば、シリアルバスを用いたデータ伝送において、相手からのデータ転送に対して応答を返すプロトコルに適用した場合に帯域の低下、性能の劣化等を抑止することができる。これは、本発明においては、多重化された一方向のシリアルバスと、逆方向の単一シリアルバスを一組とした非対称シリアルバスを用いるためである。多重化されたシリアルバスは主としてデータ転送に用い、逆方向の単一バスは制御情報の転送に用いているためである。特に、データ転送に対するACK応答は、逆方向の単一シリアルバスを用いることにより、通常データはACK応答の影響を受けず、高速に転送することができる。
また、本発明によれば、非対称シリアルバスを用いることにより、ネットワーク・トポロジーも対称である必要が無くなるため、多数の通信ノードを接続するネットワークシステムに対して、個々のノードの結合係数を考慮し、限られた端子数で、ネットワークシステムを構築することが可能となる。
上記した本発明についてさらに詳細に説述すべく添付図面を参照して以下に説明する。図1は、本発明の一実施形態の構成を説明するための図である。図1には、シリアルバスの多重度が4の場合の例が示されている。
送信機(送信装置)1は、受信機(受信装置)2に対してデータ出力用のバスとしてそれぞれ単方向シリアルバスからなるデータバス31〜34で接続されている。受信機2は、送信機1に対して単方向シリアルバスからなる制御バス41で接続されている。送信機1から受信機2への多重度4の単方向シリアルバスと、受信機2から送信機1への単方向シリアルバスは、1セットの非対称シリアルバスを構成している。
データバス31〜34をなすシリアルバスの各々には、同期信号が重畳されて単方向の信号が送信される。送信機1は、単方向シリアルバスよりなるデータバス31〜34上にデータを送信する送信回路11を備えている。
受信機2の送信回路22は、送信機1からの多重度4でのデータの並列転送に対するACK応答を、制御バス41に送信する。
送信機1では、受信回路12が受信機2から制御バス41に送信されたACK応答を受け取ると、送信回路11にて、次のデータの多重度4での並列転送を行う。
本実施例では、受信機2は、さらに、単方向シリアルバスよりなるデータバス31〜34から受信した信号を監視し、データバスの同期のずれを検出する同期検出手段23を有する。なお、受信機2の受信回路21は、単方向シリアルバスよりなるデータバス31〜34から受信した信号から、クロック及びデータのリカバリ(再生)を行うクロックアンドリカバリ回路(不図示)を備える。
受信機2の同期検出手段23により、データバス31〜34の同期のずれが検出された場合、受信機2の送信回路22は、同期ずれを補正するための制御情報を、逆方向シリアルバスである制御バス41を用いて通知する。
送信機1の受信回路12は、受信機2から制御バス41に伝送された同期ずれを補正するための制御信号を受信すると、同期化手段13は、該制御信号に基づき、データバス31〜34間でのデータ転送の遅延制御を行って、複数のデータバス31〜34間で同期化させる制御を行う。
図2は、図1の非対称シリアルバスを用いたデータ転送の例を模式的に示す図である。図2に示すように、ACK応答が、RX(受信専用の単方向シリアルバス)を介して転送され、データバス上にACK応答が入らないため、単方向転送の性能を十分に引き出せている。
図3は、図1に示した実施形態において、各シリアルバスの同期化を模式的に説明する図である。なお、TXの4つのレーン(lane0、1、2、3)は、図1のデータバス31〜34の単方向シリアルバスに対応している。
図3において、レーン2(lane2)は、他のレーン(lane0、1、3)よりも1キャラクタ分遅れているものとする。レーン2(lane2)の遅れを検出した受信機2は、他のレーン(lane0、1、3)に、1キャラクタ分遅れるよう指示を行う制御信号(図3のRXの「同期0、1、3」参照)を制御バス41に送出する。送信機1は、この制御信号を受信すると、同期化手段13の制御により、他のレーン(lane0、1、3)に、1キャラクタ分余計にギャップを挿入することにより、4つのレーン(lane0、1、2、3)間での同期化を行う。
図4に、本発明の比較例として対称シリアルバス、図5に本発明の非対称シリアルバスを用いた構成をそれぞれ示す。図4の対称シリアルバス構成では、5組の多重度4のシリアルバスを備えている。この比較例では、送受信機51と送受信機61は、4多重マルチレーンの双方向シリアルバスからなるチャネルを、送受信機51は511〜515、送受信機61は611〜615の5チャネル有する(シリアルバスの総本数は、4x2x5=40本)。
図5に示す非対称シリアルバス構成では、4多重の非対称シリアルバスが、4組用意されている。送受信機52と送受信機62は、4多重のマルチレーンのシリアルバスと、逆方向制御用のシリアルバスを有する非対称シリアルバスを、送受信機52は、521〜524、送受信機62は621〜624の4チャネルを、送受信それぞれ有する構成である。シリアルバスの総本数は、(4+1)x2x4=40本である。
次に、バスの転送効率について説明する。転送効率は、転送すべきデータの容量と、実際にシリアルバス上で転送されるデータ容量の比で表される。シリアルバス上のデータには、有効データ(ペイロードのデータ)の他に、データに付加されるヘッダ情報や、データの間に挿入されるギャップ長なども含まれる。
対称シリアルバスでは、ACK応答が通常転送の合間に挿入されるため、入出力がバランスした状態ではデータ転送毎にACK転送が行われると見なせるため、対称シリアルバスの転送効率Sは式(1)のように表せる。
Figure 0004932546
・・・(1)
非対称バスでは、ACK応答は別経路となるため、実効転送長に影響を与えない。そのため転送効率Aは、式(2)のように表せる。
Figure 0004932546
実際の転送性能は、式(3)で求められる。
転送性能= 帯域(=バス単体性能)×転送効率×多重度×チャネル ・・・(3)
図4の比較例を用いた転送性能の各パラメータ基準値として下記を適用する。
データ長 =32char;
多重度 =4;
ギャップ長=3char(IDLE,SKIP,SKIP);
Tヘッダ長=4char(SOT,TSN,CRC,END);
Dヘッダ長=3char(SOD,CRC,END);
ACK長 =2char(DLP,TSN);
チャネル数=5(×双方向);
単体バス性能=α
なお、上記各パラメータの基準値は、通信システムの一例であり、これら以外の設定値も有り得る。
次に図5の転送性能の各パラメータ基準値として下記を適用する。
データ長 =32char;
多重度 =4;
ギャップ長=3char(IDLE,SKIP,SKIP);
Tヘッダ長=4char(SOT,TSN,CRC,END);
Dヘッダ長=3char(SOD,CRC,END);
ACK長 =2char(DLP,TSN);
チャネル数=4+4 (非対称);
単体バス性能=α
それぞれの値を代入し転送性能を求めると下記結果が得られる。
転送効率S=α(32÷4)/{[(4+32)÷4]+3 + [(3+2)÷4]+3}×(4×5×2)
≒18.82α ・・・(4)
転送効率A=α(32÷4)/{[(4+32)÷4]+3}×(4×4×2)
≒21.33α ・・・(5)
したがって、
転送効率A > 転送効率S ・・・(6)
比較例の図4と、本発明の図5では、シリアルバスの本数は同じであるが、上記パラメータ設定の場合は、本発明を適用した場合の転送性能Aの方が、比較例の転送性能Sよりも良い。
上式(1)、(2)から、データ長が比較的短い転送を繰り返して行う場合、本発明の方(式(2))が転送効率が良くなる。逆に、データ長が長い転送が続く場合には、比較例の方(式(1))が転送効率が良くなる。
PCI―Expressでは、複数のデータ転送に対して、ACK応答をまとめることで、1つのAckに対する転送長を長くし、転送効率の低下を防止している。本発明では、Ack応答のために専用バスを用いたことにより、そのような制御が不要になるという効果もある。
図6は、本発明の比較例として、対称シリアルバスを用いて、通信ノードを相互に接続するネットワーク・システムの図である。図6の場合、一つの線が、4多重度を持つシリアルバスで構成されているとする。一つの通信ノードに、4×6=24本の出力シリアルバスと24本の入力シリアルバスが接続されている。
図7は、本発明の非対称シリアルバスを用いた非対称なネットワーク・システムの例を示す図である。一つの線は6多重度のデータバスと、1多重度逆方向の制御線で構成されている。なお、図7では、逆方向の制御バスは省略され、不図示とされている。
一つの通信ノードは、6×3+1×3=21本の出力シリアルバスと、21本の入力シリアルバスが接続されている。
図7の場合でも、経路を選択すれば、任意のノードに接続することが可能である。即ち、図6の比較例と比べて、通信ノード一つあたりのシリアルバスの本数を縮減し、比較例と同等な、複雑且つ大規模なネットワーク・システムが構築可能である。
このように、本発明によれば、データバスと制御バスを分けることにより、データバスの利用効率向上させ、データ転送能力を高めることが可能となる。
単方向のみの接続を許容することにより、大規模かつ複雑なネットワーク・システムを、より少ないリソースで実現することが可能となる。図6の比較例では、24+24=48本の入出力線が必要になるが、図7では、42本の入出力線で構成できる。
図7では、直接出力可能なノード数が減っていることから、応答時間について、図6の比較例より劣る可能性もあるが、転送帯域については、比較例よりも優れた特性を発揮し得る。
図6において、ノードAからノードBへの転送に必要な帯域を考える。ノードBへの転送要求は、ノードA自身が発行する要求以外に、ノードBに直接接続されないノードD、E、Fからの転送要求も含まれる。ノードDからのノードBへの転送要求は、ノードA経由以外にノードC経由の要求も存在し得るため、実際の要求量は、ノードDからの要求の1/2になる。ノードFも同様である。
ノード間の転送要求量は、ノード間の距離の関数になると考えられるので、これを結合係数ρと定義する。
ノードAからノードBへの平均転送要求(要求帯域)をβA-Bとすると、ノードA−B間の必要転送帯域βA-Btotalは、次式(7)で表される。
βA-Btotal = βA-B +(1/2×βD-A + 1/2×βF-A + βE-A)×ρ ・・・(7)
各ノード間の転送要求量が等しいものとして、次式(8)が成り立つものする。
βA-B = β(= βD-A = βF-A = βE-A) ・・・(8)
必要転送帯域βA-Btotalは、次式(9)のように書き表せる。
βA-Btotal = β×(1 + 2×ρ) ・・・(9)
次に、図7における、ノードA−B間の必要転送帯域を求める。図7では、図6に比べ、ノードC、ノードGからの要求が加わる点と、ノードDからの要求がノードCまたはノードE経由に、ノードFからの要求がノードEまたはノードG経由になることが異なる。
ノードCからの転送要求は、ノードAとそれ以外のノード経由の2通りが考えられるから、必要帯域は1/2になる。ノードGも同様である。
ノードDからの転送要求は、ノードC経由とノードE経由の2通りあるが、ノードC経由はノードC自身からの転送要求と同様に1/2になるので、ノードAに対する要求帯域は3/4になる。ノードFも同様である。
したがって、ノードA−B間の必要転送帯域β'A-Btotalは、次式(10)で表される。
β'A-Btotal = βA-B
+ (1/2×βC-A + 3/4×βD-A + βE-A + 3/4×βF-A + 1/2×βG-A)×ρ = β×(1 + 3.5×ρ) ・・・(10)
図7の本発明は、図6の比較例よりも1.5倍の帯域を有している。
即ち、βA-Btotalとβ'A-Btotalの比率が1.5未満であれば、図7は、図6の比較例と比べて、十分な帯域を確保していると証明できる。
β'A-Btotal/βA-Btotal < 1.5 ・・・(11)
式(11)に式(9)、(10)を代入すると、式(12)が得られる。
(1 + 3.5×ρ)/(1 + 2×ρ) < 1.5 ・・・(12)
(12)の不等式について分母を両辺に掛け、ρについて求めると、次式(13)を得る。
1 + 3.5 ×ρ < 1.5 + 3 ×ρ
0.5×ρ < 0.5
ρ < 1 ・・・(13)
すなわち、隣接していないノード間の結合係数ρが1未満であれば、図7の本発明の方が帯域負荷が小さい。
更に、図7の本発明の方が、少ないシリアルバスの本数でネットワークの構築が可能である。
よって、図7の本発明の方が、図6の比較例よりも、効率的なネットワークシステムが構築できる。
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の一実施形態の構成を説明するための図である。 本発明の一実施形態の動作を説明するための図である。 本発明の一実施形態の動作を説明するための図である。 第1の比較例を示す図である。 本発明の第1の実施例を示す図である。 第2の比較例を示す図である。 本発明の第2の実施例を示す図である。 対称シリアルバスの動作例を説明する図である。 対称シリアルバスの動作例を説明する図である。
符号の説明
1 送信装置
11 送信回路
12 受信回路
13 同期化手段
2 受信装置
21 受信回路
22 送信回路
23 同期検出手段
31〜34 データバス
41 制御バス
51、52、61、62 送受信機
511〜515、521〜524、611〜615、621〜624 チャネル

Claims (8)

  1. 各々が同期信号が重畳された信号を伝送する複数の単方向シリアルバスが、送信装置から受信装置への、前記複数の単方向シリアルバスの本数に対応した多重度での並列データ伝送に用いられ、
    前記複数の単方向シリアルバスによる前記送信装置から前記受信装置への並列データ伝送を制御するために、前記複数の単方向シリアルバスの伝送方向と逆方向とされており前記受信装置から前記送信装置に送信される応答信号や同期化信号を含む制御信号を伝送する一つの単方向シリアルバスを備え、
    前記送信装置から前記受信装置への前記複数の単方向シリアルバスと、前記受信装置から前記送信装置への前記一つの単方向シリアルバスとが非対称バスを構成し、
    前記送信装置からの前記受信装置への前記複数の単方向シリアルバスによる並列データ伝送に対する、前記受信装置から前記送信装置への応答信号は、前記一つの単方向シリアルバスを用いて送信されることで、前記複数の単方向シリアルバス毎に前記応答信号を送信する場合と比べて、各単方向シリアルバスの利用効率を向上させる、ことを特徴とするデータ伝送システム。
  2. 送信ノードが、各々に同期信号が重畳された信号を伝送する、複数の単方向シリアルバスを用い、前記送信側ノードから受信側ノードへ、単一情報を分割して、並列に送出する多重転送を行う送信回路と、
    前記複数の単方向シリアルバスによる前記送信側ノードから前記受信側ノードへの信号伝送を制御するために、前記複数の単方向シリアルバスの伝送方向と逆方向とされており前記受信側ノードから前記送信側ノードに送信される応答信号や同期化信号を含む制御信号を伝送する一つの単方向シリアルバスから、前記制御信号を受信する受信回路と、
    を備え、
    前記送信側ノードから前記受信側ノードへの前記複数の単方向シリアルバスと、前記受信側ノードから前記送信側ノードへの前記一つの単方向シリアルバスとが非対称シリアルバスを構成し、
    前記送信側ノードから前記受信側ノードへ、前記複数の単方向シリアルバスにより、複数のデータが並列に転送され、
    前記受信側ノードから前記送信側ノードへ、前記一つの単方向シリアルバスにより、前記データ転送に対する、応答信号が転送されることで、前記複数の単方向シリアルバス毎に前記応答信号を送信する場合と比べて、各単方向シリアルバスの利用効率を向上させる、ことを特徴とするネットワークシステム。
  3. 前記受信側ノードが、前記複数の単方向シリアルバスの信号を監視し、前記複数の単方向シリアルバスの同期のずれを検出する同期検出手段を有し、
    前記同期検出手段によって前記複数の単方向シリアルバスの同期のずれが検出された場合、前記同期ずれを補正するための制御情報を、前記受信側ノードから前記送信側ノードへの前記一つの単方向シリアルバスを介して前記送信側ノードに通知する、ことを特徴とする請求項2記載のネットワークシステム。
  4. 前記受信側ノードから前記同期ずれを補正するための制御情報を前記受信回路で受信した前記送信側ノードは、前記送信側ノードから、前記複数の単方向シリアルバスに送信される信号を同期化させる同期化手段を備えている、ことを特徴とする請求項3記載のネットワークシステム。
  5. 前記送信側ノードを複数有し、前記受信側ノードを複数有し、
    前記送信側ノードと前記受信側ノード間を前記非対称シリアルバスを用いて相互に接続し、前記送信側ノードと前記受信側ノード間の接続構成を非対称としてなる、ことを特徴とする請求項2記載のネットワークシステム。
  6. 各々が同期信号が重畳された信号を伝送する複数の単方向シリアルバスを用いて、送信側から受信側への、前記複数の単方向シリアルバスの本数に相等する多重度での信号伝送を行う工程と、
    前記送信側から前記受信側への前記複数の単方向シリアルバスによる信号転送を制御するために、前記受信側が、前記複数の単方向シリアルバスの伝送方向と逆方向とされており前記受信側から前記送信側への一つの単方向シリアルバスに応答信号や同期化信号を含む制御信号を送信する工程と、
    前記送信側が、前記受信側から前記送信側への前記一つの単方向シリアルバスから制御信号を受信する工程と、
    を含み、
    前記送信側から前記受信側への前記複数の単方向シリアルバスと、前記受信側から前記送信側への前記一つの単方向シリアルバスとが非対称シリアルバスを構成し、
    前記送信側から前記受信側へ前記複数の単方向シリアルバスによりデータが転送され、
    前記受信側から前記送信側へは前記一つの単方向シリアルバスにより前記データ転送に対する応答信号が転送されることで、前記複数の単方向シリアルバス毎に前記応答信号を送信する場合と比べて、各単方向シリアルバスの利用効率を向上させる、ことを特徴とするデータ伝送方法。
  7. 前記送信側から前記複数の単方向シリアルバスに送信された信号を受信する通信ノードが、
    前記複数の単方向シリアルバスの信号を監視し、前記複数の単方向シリアルバスの同期のずれを検出した場合、前記同期ずれを補正するための制御情報を、前記受信側から前記送信側への前記一つの単方向シリアルバスを介して前記送信側に通知する工程を、さらに含む、ことを特徴とする請求項6記載のデータ伝送方法。
  8. 前記同期ずれを補正するための制御情報を受信した送信側は、前記送信側から前記複数の単方向シリアルバスに送信された信号を同期化させる工程を、さらに含む、ことを特徴とする請求項7記載のデータ伝送方法。
JP2007057348A 2007-03-07 2007-03-07 通信ノード及び該通信ノードを有するネットワーク・システムとデータ伝送方法 Expired - Fee Related JP4932546B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007057348A JP4932546B2 (ja) 2007-03-07 2007-03-07 通信ノード及び該通信ノードを有するネットワーク・システムとデータ伝送方法
US12/042,683 US20080222320A1 (en) 2007-03-07 2008-03-05 Communication node apparatus, network system having the communication node apparatus, and data transmitting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007057348A JP4932546B2 (ja) 2007-03-07 2007-03-07 通信ノード及び該通信ノードを有するネットワーク・システムとデータ伝送方法

Publications (2)

Publication Number Publication Date
JP2008219766A JP2008219766A (ja) 2008-09-18
JP4932546B2 true JP4932546B2 (ja) 2012-05-16

Family

ID=39742777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007057348A Expired - Fee Related JP4932546B2 (ja) 2007-03-07 2007-03-07 通信ノード及び該通信ノードを有するネットワーク・システムとデータ伝送方法

Country Status (2)

Country Link
US (1) US20080222320A1 (ja)
JP (1) JP4932546B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576818B2 (en) * 2010-08-10 2013-11-05 Digi International Inc. Location of mobile network nodes
US20140022969A1 (en) * 2012-07-17 2014-01-23 Cubic Corporation Application and method of inter-frame gap reduction in low-power time-synchronized networks
DE102013220077A1 (de) 2013-10-02 2015-04-02 Continental Automotive Gmbh Kommunikationssystem zur Inter-Chip-Kommunikation
US10694487B2 (en) * 2016-09-15 2020-06-23 Cisco Technology, Inc. Distributed network black box using crowd-based cooperation and attestation
US10684981B2 (en) * 2018-05-16 2020-06-16 Qualcomm Incorporated Fast termination of multilane single data rate transactions

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870538B2 (ja) * 1997-05-14 1999-03-17 株式会社セガ・エンタープライゼス データ伝送方法及びこれを用いたゲームシステム
TW384249B (en) * 1997-08-22 2000-03-11 Sony Corp Structure describing method for robot, robot device, and constituting component for robot
US6782066B1 (en) * 1998-06-16 2004-08-24 3Com Corporation Method and system for detecting frame slips in a digital communications channel
JP2000201105A (ja) * 1999-01-06 2000-07-18 Sumitomo Electric Ind Ltd 並列光送信器及び並列光受信器
JP3950926B2 (ja) * 1999-11-30 2007-08-01 エーユー オプトロニクス コーポレイション 画像表示方法、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
US7251256B1 (en) * 2000-05-18 2007-07-31 Luminous Networks, Inc. Synchronization of asynchronous networks using media access control (MAC) layer synchronization symbols
US6606576B2 (en) * 2001-01-19 2003-08-12 Koninklijke Philips Electronics N.V. Real-time channel calibration method and arrangement
DE10104614A1 (de) * 2001-02-02 2002-08-22 Bosch Gmbh Robert Plasmaanlage und Verfahren zur Erzeugung einer Funktionsbeschichtung
JP2002278800A (ja) * 2001-03-21 2002-09-27 Oki Electric Ind Co Ltd 監視装置およびその方法
JP2002368728A (ja) * 2001-05-25 2002-12-20 Texas Instr Inc <Ti> 複数のチャネルを介して並列伝送された受信データを同期させる装置及び方法
JP2003152745A (ja) * 2001-11-12 2003-05-23 Advanced Telecommunication Research Institute International データ伝送システム、送信装置及び受信装置
US20030161351A1 (en) * 2002-02-22 2003-08-28 Beverly Harlan T. Synchronizing and converting the size of data frames
JP4136429B2 (ja) * 2002-04-10 2008-08-20 富士通株式会社 半導体装置
US7457389B2 (en) * 2002-12-16 2008-11-25 Intel Corporation Data block synchronization device, system and method
JP3780419B2 (ja) * 2004-03-09 2006-05-31 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7171508B2 (en) * 2004-08-23 2007-01-30 Micron Technology, Inc. Dual port memory with asymmetric inputs and outputs, device, system and method
JP4191206B2 (ja) * 2006-06-08 2008-12-03 エーユー オプトロニクス コーポレイション 画像表示システム、および画像表示装置
JP4420009B2 (ja) * 2006-11-02 2010-02-24 セイコーエプソン株式会社 非同期シリアル通信方法及び非同期シリアル通信装置

Also Published As

Publication number Publication date
US20080222320A1 (en) 2008-09-11
JP2008219766A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
US9143464B2 (en) Method and system for speed negotiation for twisted pair links using intelligent E-FIFO in fibre channel systems
JP4932546B2 (ja) 通信ノード及び該通信ノードを有するネットワーク・システムとデータ伝送方法
EP1130842B1 (en) Communications interface between clock domains with minimal latency
EP2178250B1 (en) Audio Network System
US20090154465A1 (en) Method And System For Asymmetric Operation In A Network Node In An Energy Efficient Ethernet Network
WO2003096638A3 (en) Packet transmission system for streamed data with paralell clock transmission line
EP1940194B1 (en) Optical transmission system
JP2001086120A (ja) ネットワーク間接続機器およびネットワークシステム
EP2928108B1 (en) System, method and apparatus for multi-lane auto-negotiation over reduced lane media
CN101534249A (zh) 一种在捆绑链路上发送数据的方法及网络设备
EP1529373B1 (en) Network monitor and method
US8605576B2 (en) Communication network system, data transmission method, and node apparatus
EP1809066B1 (en) Optical transmission system
US20100011265A1 (en) Integrated circuit chip and circuit network
JP5176623B2 (ja) イーサネットの伝送方法、伝送装置およびシステム
US9602355B2 (en) Network interface with adjustable rate
JP2009206696A (ja) 伝送システム
EP1361777B1 (en) A synchronous communication protocol for asynchronous devices
US8576704B2 (en) Communication system, communication device, integrated circuit, and communication method
US7573836B2 (en) Switch system and loop transfer method
CN100461736C (zh) 弹性分组环业务板、系统以及时钟信号选择的方法
KR100912813B1 (ko) 이더넷 망과 sdh 망간의 장애 정보 전송 장치 및 그방법
CN114556870B (zh) 一种数据同步的方法以及装置
EP0630496A1 (en) Accelerated token ring network
WO2021031153A1 (zh) 一种数据处理的设备以及系统

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100315

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120215

R150 Certificate of patent or registration of utility model

Ref document number: 4932546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees