CN104954018A - ∑-δ模数转换器 - Google Patents

∑-δ模数转换器 Download PDF

Info

Publication number
CN104954018A
CN104954018A CN201410155996.3A CN201410155996A CN104954018A CN 104954018 A CN104954018 A CN 104954018A CN 201410155996 A CN201410155996 A CN 201410155996A CN 104954018 A CN104954018 A CN 104954018A
Authority
CN
China
Prior art keywords
signal
analog
digital
converter
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410155996.3A
Other languages
English (en)
Other versions
CN104954018B (zh
Inventor
斯笑岷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lanqi Technology Co., Ltd.
Original Assignee
Acrospeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acrospeed Inc filed Critical Acrospeed Inc
Priority to CN201410155996.3A priority Critical patent/CN104954018B/zh
Priority to US14/659,639 priority patent/US9219495B2/en
Publication of CN104954018A publication Critical patent/CN104954018A/zh
Application granted granted Critical
Publication of CN104954018B publication Critical patent/CN104954018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请公开了一种∑-Δ模数转换器。该∑-Δ模数转换器包括：求和级，用于接收输入信号，并且通过从输入信号中减去第一反馈信号与第二反馈信号来生成误差信号；环路滤波器，其耦接到求和级的输出端，用于对所述误差信号进行滤波；量化器，其耦接到环路滤波器的输出端，用于量化被滤波的误差信号以生成量化信号，并用于根据被滤波的误差信号生成过载信号，其中过载信号用于指示被滤波的误差信号是否过载和/或过载程度；第一数模转换器，其耦接到量化器以接收量化信号，用于根据量化信号生成第一反馈信号；以及第二数模转换器，其耦接到量化器以接收过载信号，用于根据过载信号生成第二反馈信号。

Description

∑-Δ模数转换器
技术领域
本申请涉及信号处理技术领域，更具体地，涉及一种∑-Δ（西格玛-德尔塔）模数转换器。
背景技术
由于具有大带宽、高信号与噪声谐波比（SNDR）以及反锯齿滤波等优点，连续时间∑-Δ模数（A/D）转换电路变得日益重要。在无线通信系统中，例如GSM/WCDMA系统中，连续时间∑-Δ模数转换电路已经成为了不可或缺的基本组件。
图1示出了一种典型的信号处理系统10的部分模块图。如图1所示，输入信号经放大后被提供给模拟滤波器11，并且在滤波后由模数转换器13进行模数转换。模数转换器13输出端耦接了信号处理电路，其包括串联耦接的自动增益控制（AGC）电路15、数字滤波器17、载波同步器19、均衡器21以及误差校正/解码电路23。对于包括∑-Δ模数转换器在内的各种模数转换器，当输入信号的幅度过高而导致信号过载时，模数转换器的SNDR值会显著下降。特别地，输入过载可能会导致模数转换器13失效，进而导致均衡器21甚至模数转换器后接的整个数字信号处理电路无法正常工作。
然而，对于许多通信系统而言，输入过载可能会经常发生。例如带外信号或干扰信号的幅度可能比带内信号高20至40dB，这些干扰信号又被称为阻塞（blocker）。再例如，由于信号调制、信号衰减或存在回波信号，实际信号的峰均比（PAR）可能过高。这些干扰脉冲可能会使得整个信号处理系统崩溃，这也是许多通信系统中为何需要采用交织和解交织技术的原因。输入过载还可能由一些其他原因引起。换言之，对于应用在通信系统中的数模转换器，其通常必须得应付大幅变化的输入信号。
现有技术中提供了一些方案来解决输入过载的问题。例如在图1所示模数转换器的典型应用中，模数转换器的前级可能设置有放大器、滤波器和/或信号混合器（图中未示出），同时其可能还后接有数字信号处理电路。其中，模数转换器前级的放大器可以采用自动增益放大器，其可以通过调整放大器的增益来调节输入信号的幅度或功率。这样，输入信号大体可以被调整到适于模数转换器处理的幅度范围内。然而，假设输入信号的峰均比为20dB，模数转换器输出端的信噪比（SNR）需要为30dB，同时阻塞为30dB或更高。在这种情况下，可以将自动增益控制的幅度设置为比模数转换器的SNDR最大值低50dB。这样，需要使用SNDR高于80dB的模数转换器。但是，高性能（SNDR大于或等于80dB）的高频（10MHz或以上）模数转换器结构过于复杂，且对寄生及环境（指同一芯片上其周边电路产生的干扰）敏感，因此只能单独实现，尚不能够集成在系统级芯片（System On Chip,SOC）中。(参见：http://www.stanford.edu/～murmann/adcsurvey.html)
另一种解决输入过载的方案是在同一电路中应用多个模数转换器。同时，在该电路中设置一个用于检测输入过载的检测电路。当检测到输入过载时，这些模数转换器中的一个或一些模数转换器可以被选中用来处理过载的输入信号；相反，当未检测到输入过载时，另一个或一些模数转换器被选中。然而，这种方式需要中断信号转换并且具有较长的延迟。
此外，对于许多通信系统中所采用的用来抑制干扰脉冲的交织和解交织电路，其规模越大，则其将过载后的电路恢复到正常状态的时间也越长。这严重影响了系统的响应速度。
对于∑-Δ模数转换器，特别是连续时间∑-Δ模数转换器，用于将量化器输出信号反馈给最前端求和级的反馈数模转换器是影响整个∑-Δ模数转换器转换精度的主要瓶颈。在∑-Δ模数转换器中，提供反馈信号的数模转换器的线性度直接决定了整个电路的精度。现有技术公开了多种用于提高数模转换器线性度的方式，例如可以采用开关电容式归零（SCRZ）数模转换器的结构（参见Timir Nandi,“Continuous-TimeΔ∑Modulators with Improved Linearity andReduced Clock Jitter Sensitivity Using the Switched-Capacitor Return-to-Zero DAC”,IEEE JSSCVol.48,No.8,Aug.2013）；再例如在∑-Δ模数转换器中增加抽取滤波器，以更精确地估计反馈数模转换器的误差（参见Pascal Witte,“Hardware Complexity of a Correlation BasedBackground DAC Error Estimation Technique for∑-ΔADCs”,2167-2170,Circuits and Systems(ISCAS),Proceedings of2010IEEE International Symposium on）；又例如，可以在环路滤波器中采用前馈路径来减少反馈数模转换器的使用（参见Chen-Yen Ho,“A75.1dB SNDR,80.2dBDR,4th-order Feed-forward Continuous-Time Sigma-Delta Modulator with Hybrid Integrator forSilicon TV-tuner Application”,IEEE ASSCC,261-264,Nov.2011）。然而，这些∑-Δ模数转换器的结构过于复杂，且对寄生及环境（指同一芯片上其周边电路产生的干扰）敏感，很难实现。因此，需要在不增加现有反馈数模转换器线性度的情况下，使得∑-Δ模数转换器能够处理大幅变化的输入信号。
发明内容
本申请的一个目的在于提供一种结构相对简单、响应速度快的模数转换器。
本申请的一个方面公开了一种∑-Δ模数转换器。该∑-Δ模数转换器包括：求和级，用于接收输入信号，并且通过从所述输入信号中减去第一反馈信号与第二反馈信号来生成误差信号；环路滤波器，其耦接到所述求和级的输出端，用于对所述误差信号进行滤波；量化器，其耦接到所述环路滤波器的输出端，用于量化所述被滤波的误差信号以生成量化信号，并用于根据所述被滤波的误差信号生成过载信号，其中所述过载信号用于指示所述被滤波的误差信号是否过载和/或过载程度；第一数模转换器，其耦接到所述量化器以接收所述量化信号，用于根据所述量化信号生成所述第一反馈信号；以及第二数模转换器，其耦接到所述量化器以接收所述过载信号，用于根据所述过载信号生成所述第二反馈信号。
在一些实施例中，所述量化器具有量化信号输出端以及信号过载输出端，其中所述量化器在所述量化信号输出端输出所述量化信号，并在所述信号过载输出端输出所述过载信号。
在一些实施例中，所述量化器对所述被滤波的误差信号与预定过载阈值进行比较，并根据所述比较结果生成所述过载信号。
在一些实施例中，所述∑-Δ模数转换器还包括：信号处理模块，其耦接在所述量化器与所述第一数模转换器之间，用于提高所述第一数模转换器输出信号的线性度。
在一些实施例中，所述信号处理模块包括动态单元匹配模块，用于将所述量化信号中的失配转移到所述环路滤波器的通带之外。
在一些实施例中，所述信号处理模块还用于补偿环路过度延迟的模块。
在一些实施例中，所述第二数模转换器的线性度低于所述第一数模转换器的线性度。
在一些实施例中，所述第二数模转换器是多台阶数模转换器。
在一些实施例中，所述环路滤波器是积分器级联反馈结构环路滤波器。
在一些实施例中，所述环路滤波器是电阻电感电容滤波器。
在一些实施例中，所述∑-Δ模数转换器还包括：第三数模转换器，其耦接到所述量化器以接收所述量化信号，用于根据所述量化信号生成第三反馈信号，并且将所述第三反馈信号输出到所述环路滤波器的输出端或所述环路滤波器的中间节点。
在一些实施例中，所述∑-Δ模数转换器是连续时间∑-Δ模数转换器。
以上为本申请的概述，可能有简化、概括和省略细节的情况，因此本领域的技术人员应该认识到，该部分仅是示例说明性的，而不旨在以任何方式限定本申请范围。本概述部分既非旨在确定所要求保护主题的关键特征或必要特征，也非旨在用作为确定所要求保护主题的范围的辅助手段。
附图说明
通过下面说明书和所附的权利要求书并与附图结合，将会更加充分地清楚理解本申请内容的上述和其他特征。可以理解，这些附图仅描绘了本申请内容的若干实施方式，因此不应认为是对本申请内容范围的限定。通过采用附图，本申请内容将会得到更加明确和详细地说明。
图1示出了一种典型的信号处理系统10的部分模块图；
图2示出了根据本申请一个实施例的∑-Δ模数转换器100；
图3示出了传统∑-Δ模数转换器100的SNDR-输入信号曲线；
图4示出了图2的∑-Δ模数转换器100的SNDR-输入信号曲线；
图5示出了根据本申请一个实施例的∑-Δ模数转换器200；
图6示出了图4中量化器的一种示例性结构。
具体实施方式
在下面的详细描述中，参考了构成其一部分的附图。在附图中，类似的符号通常表示类似的组成部分，除非上下文另有说明。具体实施方式、附图和权利要求书中描述的说明性实施方式并非旨在限定。在不偏离本申请的主题的精神或范围的情况下，可以采用其他实施方式，并且可以做出其他变化。可以理解，可以对本文中一般性描述的、在附图中图解说明的本申请内容的各个方面进行多种不同构成的配置、替换、组合、设计，而所有这些都明确地构成本申请内容的一部分。
本申请的发明人发现，图1所示的信号处理系统10中各个模块对于信噪比（SNR）的要求并不相同。许多用于维持信号处理系统10基本运行的模块，例如自动增益控制电路15、载波同步器19等，其正常工作所要求的SNR阈值低于整个系统工作的SNR阈值。此外，对于某些模块，例如均衡器21等，其需要较长的时间从初始状态出发开始来收敛。因此，需要提供一种模数转换器，其可以在输入信号出现大脉冲时，提供用于系统基本运行的模块（例如自动增益控制电路和载波同步器）所需的SNDR值，以使得系统能够在出现大脉冲输入信号后尽快恢复正常状态。
图2示出了根据本申请一个实施例的∑-Δ模数转换器100。在实际应用中，该∑-Δ模数转换器100用于将模拟输入信号u(t)转换为数字格式的量化信号v(n)，并在其输出端口输出该数字量化信号v(n)，以供后续的数字信号处理电路20使用。
如图2所示，∑-Δ模数转换器100包括：
求和级101，用于接收输入信号u(t)，并且从输入信号u(t)中减去第一反馈信号f1(t)与第二反馈信号f2(t)来生成误差信号e(t)；
环路滤波器103，其耦接到求和级101的输出端，用于对误差信号e(t)进行滤波，并得到被滤波的误差信号x(t)；
量化器105，其耦接到环路滤波器103的输出端，用于量化被滤波的误差信号x(t)以生成量化信号v(n)，并用于所述被滤波的误差信号x(t)生成过载信号l(n)，其中，该过载信号l(n)用于指示被滤波的误差信号x(t)是否过载和/或过载程度；
第一数模转换器107，其耦接到量化器105以接收量化信号v(n)，用于根据量化信号v(n)生成第一反馈信号f1(t)；以及
第二数模转换器109，其耦接到量化器105以接收过载信号l(n)，用于根据过载信号l(n)生成第二反馈信号f2(t)。
在本申请中，术语“过载”是指信号幅值（绝对值）超过一预定阈值。该预定阈值可以根据实际应用的需要来设置。此外需要说明的是，对于量化器105而言，用于确定过载的预定阈值处于量化器满幅输入范围内。其中，量化器满幅输入范围是指量化器量化范围的最大值和最小值之差。在量化器输入信号幅度大于满幅输入范围时，量化器输出不随量化器输入信号变化而变化。对于预定阈值小于量化器满幅输入值的例子，当输入信号的幅值处于预定阈值与量化器满幅输入值之间时，量化器105可以根据该信号幅值的不同而输出具有对应值的过载信号l(n)。因此，在此情况下，过载信号l(n)的不同值即可以指示信号的过载程度。
以下举例说明。假设量化器105的输出采用9位温度计编码（thermometer code）。量化器105的量化范围为-5V至5V，也即满幅输入值为5V。作为示例，量化器输入-输出对应表如下表1所示，
输入值(V) 输出 输入值(V) 输出
<-5 000000000 0～1.25 111110000
-5～-3.75 100000000 1.25～2.5 111111000
-3.75～-2.5 110000000 2.5～3.75 111111100
-2.5～-1.25 111000000 3.75～5 111111110
-1.25～0 111100000 >5 111111111
表1
同时，将用于指示过载的预定阈值设定为3.75V（-3.75V）。因此，当量化器105输入的信号处于[-3.75V,3.75V]的范围内时，量化器105输出值在[110000000,111111100]的范围内变化，输入信号未过载。当输入信号大于3.75V或小于-3.75V时，量化器输出值为000000000,100000000,111111110或111111111，这些值表示输入信号过载。例如，000000000指示输入信号小于-5V，而100000000指示输入信号处于(-5V,-3.75V]的范围内，这两个值指示了不同过载程度的输入信号。
在一些实施例中，量化器105可以具有量化信号输出端OQ以及信号过载输出端OL，量化器105在量化信号输出端OQ输出量化信号v(n)，而在信号过载输出端OL输出过载信号l(n)。相应地，第一数模转换器107耦接到量化信号输出端OQ以接收量化信号；而第二数模转换器109耦接到过载信号输出端OL以接收过载信号。
在一些实施例中，求和级101包括三个输入端，即第一输入端IN1、第二输入端IN2以及第三输入端IN3，以分别接收由该模数转换器100外部输入的待转换的输入信号u(t)、以及在其内部产生的第一反馈信号f1(t)和第二反馈信号f2(t)。求和级101将第一反馈信号f1(t)与第二反馈信号f2(t)从输入信号u(t)中减去，从而在其输出端生成误差信号e(t)。
环路滤波器103的输入端耦接到求和级101的输出端以接收误差信号e(t)。环路滤波器103根据∑-Δ模数转换器100所需的噪声转移函数来进行设计，并且可以通过例如运算放大器和电阻-电容网络来实现。例如，环路滤波器103可以包括一个或多个积分器以实现对应的一阶或多阶滤波。再例如环路滤波器103还可以是跨导电容式（Gm-C）滤波器或电阻电感电容的滤波器。在一些实施例中，环路滤波器103可以是低通或带通滤波器，其可以过滤误差信号e(t)中的高频或带外噪声。
量化器105主要用于将模拟的被滤波误差信号x(t)转换为数字量化信号v(n)。在一些实施例中，量化器105可以包括比较电路和/或处理电路。其中，比较电路用于将被过滤的误差信号x(t)与预定数量的不同参考值（例如电压值、电流值或电荷值，取决于误差信号x(t)的形式）进行比较，从而获得与该预定数量的比较结果，其中每个比较结果具有第一逻辑值或者第二逻辑值。该预定数量的比较结果指示了被过滤的误差信号x(t)相对于这些参考值的大小，从而将模拟的被过滤的误差信号x(t)转换为离散的数字信号。可选地，比较电路将该预定数量的比较结果提供给处理电路，例如五台阶、九台阶或其他数量的量化分辨率。
量化器105还对被滤波的误差信号x(t)与预定过载阈值进行比较，并根据比较结果生成过载信号l(n)。其中，如果被滤波的误差信号x(t)超过预定过载阈值，则过载信号l(n)指示过载。例如，当被过滤的误差信号x(t)过载时，量化器105可以在信号过载输出端OL输出第一逻辑值的过载信号l(n)；而当被过滤的误差信号x(t)未过载时，量化器105可以在信号过载输出端OL输出第二逻辑值的过载信号l(n)，其中该第二逻辑值与第一逻辑值相反。换言之，具有第一逻辑值的过载信号l(n)说明被过滤的误差信号x(t)过载。正如前述，在一些实施例中，量化器105可以包括多位信号过载输出端OL，其可以进一步指示被过滤的误差信号x(t)的过载程度。例如，假设量化器105采用表1所示的量化转换编码。那么，处理电路可以接收比较电路的输出（共9位），并根据该输出值的不同来生成具有不同值的过载信号l(n)。例如，在比较电路输出的每一位数据都相同（也即，同为“0”或同为“1”）的情况下，处理电路可以输出编码为“11”的过载信号l(n)；在比较电路输出仅有一位数据不同于其他位数据（也即，“100000000”和“111111110”）的情况下，处理电路可以输出编码为“10”的过载信号l(n)；其中，值为“11”和“10”的过载信号l(n)均表示被过滤的误差信号x(t)过载，并且“11”表示的信号过载程度大于“10”。同时，当比较电路输出为表1中其他数据的情况下，处理电路可以输出编码为“00”的过载信号l(n)，以指示信号未过载。可以理解，上述的说明仅为示例，在实际应用中，可以根据应用需要进行各种变换和修改。此外，可以理解，在实际应用中，比较电路的输出结果通常可以反映被过滤的误差信号是否过载，而无需采用额外的处理电路，可选地，也可采用简单的逻辑电路对过载信号进行处理，以提高过载判读的可靠性。
量化器105的量化信号输出端OQ和信号过载输出端OL分别耦接到第一数模转换器107与第二数模转换器109，以经由这两个数模转换器生成对应的反馈信号。在一些实施例中，第一数模转换器107可以具有等于或高于第二数模转换器107的线性度。优选地，第一数模转换器107可以具有高于第二数模转换器107的线性度。例如，第一数模转换器107的精度是14位，而第二数模转换器109的精度为9位。其中，第一数模转换器107与第二数模转换器109的线性度取决于数模转换器相邻台阶（level）之间的转换误差。例如，数模转换器可以按照下表2来将数字信号转换为模拟信号。
输入数字信号 输出模拟信号
00 0V
01 0.39V
10 0.79V
11 1.2V
表2
可见，输出模拟信号的范围0-1.2V对应于4个台阶，其中相邻台阶的平均差值是0.4V。但是根据表2，实际输出存在0.01V的误差，该误差即反映了模数转换器的线性度。
在一些实施例中，第一数模转换器107是电流型数模转换器，该电流型数模转换器是包括具有多路镜像电流路径的电流镜，其中每路镜像电流路径可以按照预定比例对一偏置电流进行镜像，以得到对应大小的镜像电流。通过断开或闭合每路镜像电流路径，该电流型数模转换器可以提供不同幅度的输出电流，其中该输出电流是镜像电流的和。在一些实施例中，第一数模转换器107也可以是开关电容式权电阻数模转换器，例如第一数模转换器107是半归零开关电容式权电阻数模转换器。
在一些实施例中，量化器105输出的量化信号v(n)可以在被经过信号处理后再提供给第一数模转换器107，该信号处理用于提高第一数模转换器输出信号的线性度。其中，该信号处理可以包括动态单元匹配（dynamic element matching）处理和/或环路过度延迟（excess loopdelay）补偿处理。例如，∑-Δ模数转换器100可以包括动态单元匹配模块（图中未示出），其耦接在量化器105的量化信号输出端OQ与第一数模转换器107的输入端之间，用于将量化信号v(n)中的失配转移到环路滤波器103的通带之外。附加的动态单元匹配处理可以平衡第一数模转换器107中数字模拟转换单元的使用可能性。这样，在∑-Δ模数转换器100工作的下一周期，由量化信号v(n)转换的第一反馈信号f1(t)中的高频失配可以被环路滤波器112滤除掉。此外，∑-Δ模数转换器100还可包括用于补偿环路过度延迟的模块，其耦接在量化器105的量化信号输出端OQ与第一数模转换器107的输入端之间。本领域技术人员可以理解，任何适合的动态单元匹配和环路过度延迟补偿电路结构都可以应用于本发明实施例的∑-Δ模数转换器100。
第二数模转换器109用于根据过载信号l(n)生成第二反馈信号f2(t)。以第二数模转换器109是一位数模转换器为例，其可以根据输入信号的不同而输出零值（零电压、零电流或零电荷）或一非零值的模拟信号，该非零值的模拟信号即为一预定参考值（参考电压值、或参考电流值或参考电荷值）。例如，当过载信号l(n)具有第二逻辑值时，第二反馈信号f2(t)可以是零值的模拟信号。这时，第二反馈信号f2(t)不会影响误差信号e(t)，误差信号e(t)的大小等于输入信号u(t)与第一反馈信号f1(t)之间的差。然而，当过载信号l(n)具有第一逻辑值时，第二反馈信号f2(t)是非零值的模拟信号。这时，误差信号e(t)等于输入信号u(t)与第一反馈信号f1(t)和第二反馈信号f2(t)的差。换言之，经由求和级101，输入信号u(t)被同时减去第一反馈信号f1(t)和第二反馈信号f2(t)的预定参考值，从而得到较小的误差信号e(t)以及相应的被过滤的误差信号x(t)。可以理解，当过载信号l(n)包括多位数据以指示过载程度时，第二数模转换器109可以根据过载信号l(n)具体值不同而生成对应值的第二反馈信号f2(t)。例如，被过滤的误差信号x(t)过载程度越高（也即输入信号u(t)越大），则第二反馈信号f2(t)的幅值也越大，以补偿或抵消过大的输入信号u(t)。
可以看出，对于上述实施例中的∑-Δ模数转换器100，当输入信号u(t)过大并造成被过滤的误差信号x(t)过载时，量化器105可以生成第一逻辑值的过载信号l(n)。这样，输出信号u(t)通过可以减去额外的预定参考值来使得误差信号e(t)迅速地降低到量化器105的量化范围内。量化器105，第一数模转换器107和第二数模转换器能够进一步地根据未过载的误差信号e(t)来进行相应精度的模拟数字信号的转换。数模转换器精度与其延迟正相关，由于提供预定参考值的第二数模转换器109不需要具有高线性度，因此，采用相对低线性度的数模转换器，∑-Δ模数转换器100的环路处理延迟低，提高了∑-Δ模数转换器100的整体信号转换速度。
在图2中，∑-Δ模数转换器100的模数转换精度（在第二数模转换器输出为0时）仍取决于第一数模转换器107，而第一数模转换器107相对较高的数模转换线性度保证了∑-Δ模数转换器100的模数转换精度。在第二数模转换器输出不为0时，第二数模转换器决定了∑-Δ模数转换器100的模数转换精度。
需要说明的是，上述实施例中，∑-Δ模数转换器100采用了两个反馈数模转换器，也即第一数模转换器107以及第二数模转换器109。在一些其他的实施例中，根据实际应用的需要，根据本发明的∑-Δ模数转换器还可以包括更多个耦接在量化器与求和级之间的反馈数模转换器。这些反馈数模转换器可以根据过载信号或量化信号生成对应的反馈信号。
由于本发明的∑-Δ模数转换器降低了对peak SNDR的要求，从而降低了对寄生及环境干扰敏感性的要求，因此在一些实施例中，本发明的∑-Δ模数转换器可以集成在芯片级系统上，例如与数字处理电路一同集成在同一芯片中。
图3示出了现有技术∑-Δ模数转换器的SNDR-输入信号曲线。如图3所示，横轴-输入信号幅值表示∑-Δ模数转换器的输入信号幅值相对于量化器的过载阈值的比值，其中，0dBFS点表示输入信号幅值等于过载阈值，信号幅值超过过载阈值意味着信号过载。其中，曲线41表示现有技术∑-Δ模数转换器的SNDR随输入信号幅值变化的曲线。
可以看出，对于现有技术的∑-Δ模数转换器，SNDR值随着输入信号幅值的增加而增加，但在接近过载阈值时迅速下降。在满足系统基本运行所需SNDR阈值Tn的情况下，现有技术∑-Δ模数转换器能够正常工作的输入信号幅值范围为(L1,H1)，其中，H1接近但略小于过载阈值。这意味着当输入信号幅值达到过载阈值后，∑-Δ模数转换器输入过载，这造成∑-Δ模数转换器不能稳定工作。
图4示出了图2的∑-Δ模数转换器100的SNDR-输入信号曲线。
如图4所示，横轴-输入信号幅值表示∑-Δ模数转换器100的输入信号幅值相对于量化器105的过载阈值的比值，其中，0dBFS点表示输入信号幅值等于过载阈值，信号幅值超过过载阈值意味着信号过载。纵轴的上半部表示∑-Δ模数转换器100的SNDR值，而纵轴的下半部表示时间。其中，曲线53表示图2的∑-Δ模数转换器100的SNDR值随输入信号幅值变化的曲线，而曲线55则示出了输入信号随时间的变化。
根据本申请∑-Δ模数转换器100的曲线53，当输入信号未过载时，∑-Δ模数转换器100的运行类似于现有技术∑-Δ模数转换器的运行，也即其SNDR值随输入信号幅值的增加而增加，并在当输入信号幅值接近过载阈值时达到最大值。然而，当输入信号过载后，也即当曲线55出现例如过载脉冲57时，得益于第二数模转换器的反馈，本申请的∑-Δ模数转换器100能够快速地从输入信号中减去一参考值，以使得量化器的输入端信号下降到其正常工作范围中。这样，在输入信号过载的情况下，本申请∑-Δ模数转换器100仍能够正常工作，并且仍具有适当的SNDR值。正如前述，当输入信号超过过载阈值时，第二数模转换器决定了∑-Δ模数转换器100的模数转换精度，并且在此情况下，第二数模转换器决定了∑-Δ模数转换器100的SNDR值（包括其SNDR峰值）。
可以看出，当输入信号幅值处于(L1’,H1’)范围内时，∑-Δ模数转换器100的SNDR值可以始终大于维持系统基本运行所需的阈值Tn，这使得系统能够在出现大脉冲输入信号（例如脉冲57）后尽快恢复正常状态，以减少大脉冲输入信号对系统运行的影响。同时，当输入信号幅值处于(L2,H2)范围内时，∑-Δ模数转换器100的SNDR值能够大于系统正常运行所需阈值Tb，因此∑-Δ模数转换器100后接的信号处理电路或系统能够正常运行。其中，(L1’,H1’)的范围大于(L2,H2)的范围。
还可以看出，当∑-Δ模数转换器100后级的电路系统正常运行所需的SNDR大于Tn时，∑-Δ模数转换器100能够正常响应的输入信号幅值范围由图3所示的(L1,H1)扩展为图4所示的(L1’,H1’)，其中H1’大于H1。而当电路系统基本运行所需的SNDR大于Tn、并且电路系统正常运行所需的SNDR大于Tb（其中，Tb大于Tn）时，∑-Δ模数转换器100可以提高系统的脉冲响应速度，也即当输入信号出现高幅值输入脉冲57时，应用∑-Δ模数转换器100的电路系统能够更快速地从不稳定状态恢复。
图5示出了根据本申请一个实施例的∑-Δ模数转换器200。
如图5所示，该∑-Δ模数转换器200包括：求和节点201、环路滤波器203、量化器205、第一数模转换器207、第二数模转换器209、第三数模转换器211以及信号处理模块213。其中，第一数模转换器207、第二数模转换器209、第三数模转换器211均为电流型数模转换器。
在图5所示的实施例中，求和级采用的是电流形式。在输入端输入的输入信号u(t)经由输入电阻231转换为输入电流。第一数模转换器207和第二数模转换器209分别提供的第一反馈信号f1(t)与第二反馈信号f2(t)可以是与输入电流方向相反的电流。这三股电流在求和节点201求和，也即从输入电流中减去反馈电流f1(t)和f2(t)以得到误差电流e(t)。求和节点201是基于运算放大器221实现电流求和功能的。运算放大器221的同相输入端接地，而反向输入端耦接到求和节点201。运算放大器221的反相输入端与输出端之间耦接有并联连接的第一电容225以及第一电阻223。通过第一电容225与第一电阻223构成的反馈路径，运算放大器221可以在其输出端提供误差信号。需要说明的是，在实际应用中，求和级也可以采用其他的电路结构。例如，求和级可以包括基于运算放大器的加法电路，其也可以对电压或电荷形式的输入信号u(t)、和反馈信号f1(t)和f2(t)进行求和。运算放大器221的输出端进一步地耦接环路滤波器203，以由环路滤波器203来对误差信号进行滤波。其中，环路滤波器203根据∑-Δ模数转换器200所需的噪声转移函数来进行设计，并且可以通过例如运算放大器和电阻-电容网络来实现，在此不再赘述。同时，环路滤波器203的输出端则耦接至量化器205的输入端。
相比于图2所示的∑-Δ模数转换器100，∑-Δ模数转换器200的环路滤波器203提供了额外的第三数模转换器211，其耦接到量化器205的量化信号输出端OQ，用于根据量化信号v(n)生成第三反馈信号f3(t)，并且将第三反馈信号f3(t)输出到环路滤波器203的输出端，也即反馈至量化器205的输入端。该第三反馈信号f3(t)与被滤波的误差信号x(t)求和后，提供给量化器205。第三数模转换器211提供了由量化器205到环路滤波器203额外的信号反馈路径。在一些实施例中，第三数模转换器211可以具有与第一数模转换器207相近的线性度，也即第三数模转换器211的线性度可以高于第二数模转换器209的线性度，但是等于或小于第一数模转换器207的线性度。正如前述，可选地，在第一数模转换器207与量化器205的量化信号输出端之间，可以耦接有信号处理模块213。该信号处理模块213用于提高第一数模转换器207和/或第三数模转换器211输出信号的精度。其中，该信号处理可以包括动态单元匹配（dynamic element matching）处理和/或环路过度延迟（excess loop delay）补偿处理。
在一些其他的实施例中，环路滤波器203可以是积分器级联反馈结构环路滤波器。相应地，第三数模转换器211的输出端也可以耦接到环路滤波器203的中间节点。其中，环路滤波器203的中间节点是指，在环路滤波器203包括由多个串联连接的积分器构成的积分链路的情况下，该积分链路上两个相邻积分器之间的节点。
图6示出了图4中量化器205的一种示例性结构。
如图6所示，量化器205包括比较电路251和处理电路253。比较电路251用于比较模拟输入信号x(t)（也即图4中的被过滤的误差信号x(t)）与多个不同的参考电压以分别获取多个比较结果CR0-CRn，其中每个比较结果为“0”或“1”。比较电路251采用并行ADC结构，因而包括多个前置放大器261和多个锁存器263。锁存器263用于在时钟CKQ的每个上升沿重新产生已锁存比特。
作为示例，图6的量化器采用了3比特并行ADC结构。因此，比较电路502产生的温度计码包括7个比特CR6-CR0，其中CR6为最高有效位，CR0为最低有效位。通常地，当模拟输入信号x(t)高于被比较的参考电压时，温度计码的一个比特位“1”，否则设置该比特为“0”。因此，温度计码从“1”至“0”的转变点即为模拟输入信号x(t)转变为小于特定参考电压的点。
正如前述，比较结果CR6-CR0为全“0”或全“1”时，模拟输入信号x(t)对应于幅值的最大或最小值，可以设定在此情况下，∑-Δ模数转换器输入过载。假设∑-Δ模数转换器的第二数模转换器采用1位数模转换器。相应地，处理电路253可以包括一个同或门，其两个输入端分别连接到CR6和CR0，而其输出端可以连接到第二数模转换器的输入端。具体地，当输入过载时，同或门输出的过载信号为“1”，其使得第二数模转换器生成具有预定参考值的第二反馈信号；而当输入未过载时，也即CR6为“0”而CR0为“1”的情况，同或门输出的过载信号为“0”，第二数模转换器输出零值的第二反馈信号，其不会影响∑-Δ模数转换器的运行。同时，比较结果CR5-CR1可以提供给第一数模转换器，以使得第一数模转换器根据不同的量化信号来生成对应的第一反馈信号。例如，第一数模转换器可以是包括多个镜像电流路径的电流镜，其中每个镜像电流路径可以产生相同幅值的镜像电流，并且每个镜像电流路径由一个MOS开关控制闭合或断开。CR5-CR1的每一位分别连接到不同镜像电流路径上MOS开关的栅极，以控制对应镜像电流路径提供镜像电流。这样，第一反馈信号即可根据量化信号中包含的比较结果来确定。
需要说明的是，上述关于量化器的结构以及过载信号的生成方式仅为示例，在实际应用中，本领域技术人员可以根据实际需求进行各种修改、替换或合并。
应当注意，尽管在上文详细描述中提及了本申请实施例的∑-Δ模数转换器的若干模块或子模块，但是这种划分仅仅是示例性的而非强制性的。实际上，根据本申请的实施例，上文描述的两个或更多模块的特征和功能可以在一个模块中具体化。反之，上文描述的一个模块的特征和功能可以进一步划分为由多个模块来具体化。
本技术领域的普通技术人员可以通过研究说明书、公开的内容及附图和所附的权利要求书，理解和实施对披露的实施方式的其他改变。在权利要求中，措词“包括”不排除其他的元素和步骤，并且措辞“一”、“一个”不排除复数。在发明的实际应用中，一个零件可以执行权利要求中所引用的多个技术特征的功能。权利要求中的任何附图标记不应理解为对范围的限制。

Claims (12)

1.一种∑-Δ模数转换器，其特征在于，包括：
求和级，用于接收输入信号，并且通过从所述输入信号中减去第一反馈信号与第二反馈信号来生成误差信号；
环路滤波器，其耦接到所述求和级的输出端，用于对所述误差信号进行滤波；
量化器，其耦接到所述环路滤波器的输出端，用于量化所述被滤波的误差信号以生成量化信号，并用于根据所述被滤波的误差信号生成过载信号，其中所述过载信号用于指示所述被滤波的误差信号是否过载和/或过载程度；
第一数模转换器，其耦接到所述量化器以接收所述量化信号，用于根据所述量化信号生成所述第一反馈信号；以及
第二数模转换器，其耦接到所述量化器以接收所述过载信号，用于根据所述过载信号生成所述第二反馈信号。
2.根据权利要求1所述的∑-Δ模数转换器，其特征在于，所述量化器具有量化信号输出端以及信号过载输出端，其中所述量化器在所述量化信号输出端输出所述量化信号，并在所述信号过载输出端输出所述过载信号。
3.根据权利要求1所述的∑-Δ模数转换器，其特征在于，所述量化器对所述被滤波的误差信号与预定过载阈值进行比较，并根据所述比较结果生成所述过载信号。
4.根据权利要求1所述的∑-Δ模数转换器，其特征在于，所述∑-Δ模数转换器还包括：
信号处理模块，其耦接在所述量化器与所述第一数模转换器之间，用于提高所述第一数模转换器输出信号的线性度。
5.根据权利要求4所述的∑-Δ模数转换器，其特征在于，所述信号处理模块包括动态单元匹配模块，用于将所述量化信号中的失配转移到所述环路滤波器的通带之外。
6.根据权利要求4所述的∑-Δ模数转换器，其特征在于，所述信号处理模块还用于补偿环路过度延迟的模块。
7.根据权利要求1所述的∑-Δ模数转换器，其特征在于，所述第二数模转换器的线性度低于所述第一数模转换器的线性度。
8.根据权利要求1所述的∑-Δ模数转换器，其特征在于，所述第二数模转换器是多台阶数模转换器。
9.根据权利要求1所述的∑-Δ模数转换器，其特征在于，所述环路滤波器是积分器级联反馈结构环路滤波器。
10.根据权利要求1所述的∑-Δ模数转换器，其特征在于，所述环路滤波器是电阻电感电容滤波器。
11.根据权利要求1所述的∑-Δ模数转换器，其特征在于，所述∑-Δ模数转换器还包括：
第三数模转换器，其耦接到所述量化器以接收所述量化信号，用于根据所述量化信号生成第三反馈信号，并且将所述第三反馈信号输出到所述环路滤波器的输出端或所述环路滤波器的中间节点。
12.根据权利要求1所述的∑-Δ模数转换器，其特征在于，所述∑-Δ模数转换器是连续时间∑-Δ模数转换器。
CN201410155996.3A 2014-03-28 2014-04-17 ∑‑δ模数转换器 Active CN104954018B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410155996.3A CN104954018B (zh) 2014-03-28 2014-04-17 ∑‑δ模数转换器
US14/659,639 US9219495B2 (en) 2014-03-28 2015-03-17 Sigma-delta analog-to-digital converter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2014101243161 2014-03-28
CN201410124316 2014-03-28
CN201410155996.3A CN104954018B (zh) 2014-03-28 2014-04-17 ∑‑δ模数转换器

Publications (2)

Publication Number Publication Date
CN104954018A true CN104954018A (zh) 2015-09-30
CN104954018B CN104954018B (zh) 2018-03-27

Family

ID=54168412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410155996.3A Active CN104954018B (zh) 2014-03-28 2014-04-17 ∑‑δ模数转换器

Country Status (2)

Country Link
US (1) US9219495B2 (zh)
CN (1) CN104954018B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106130562A (zh) * 2016-06-15 2016-11-16 中国石油集团渤海钻探工程有限公司 一种随钻测井数据实时压缩方法及解压缩方法
WO2018099304A1 (zh) * 2016-11-30 2018-06-07 上海集成电路研发中心有限公司 积分型数模转换器转移特性的调节系统及方法
CN109067402A (zh) * 2018-10-11 2018-12-21 广东博威尔电子科技有限公司 一种Delta-Simga ADC过载自动恢复方法及电路
CN110168939A (zh) * 2019-03-12 2019-08-23 深圳市汇顶科技股份有限公司 模数转换器以及相关芯片
CN110383694A (zh) * 2017-03-08 2019-10-25 索尼半导体解决方案公司 模拟数字转换器、固态成像元件和电子设备
CN111355490A (zh) * 2018-12-21 2020-06-30 亚德诺半导体国际无限责任公司 数据采集系统级封装
CN115189695A (zh) * 2022-07-05 2022-10-14 北京思凌科半导体技术有限公司 模数转换器的控制电路及电子设备
CN118501536A (zh) * 2024-07-19 2024-08-16 南京君海数能科技有限公司 一种电流检测方法、装置及电子设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10277238B2 (en) * 2017-02-02 2019-04-30 Texas Instruments Incorporated Normalizing error signal in analog-to-digital converter runaway state
EP3766180B1 (en) 2018-06-22 2023-08-23 Apple Inc. Millimeter wave (mmwave) system and methods
US10511323B1 (en) * 2018-09-26 2019-12-17 Apple Inc. Loop filter initialization technique
TWI703813B (zh) * 2019-04-23 2020-09-01 瑞昱半導體股份有限公司 訊號補償裝置
US10763888B1 (en) * 2019-05-09 2020-09-01 Nxp B.V. Metastability shaping technique for continuous-time sigma-delta analog-to-digital converters
US11133811B2 (en) 2019-11-08 2021-09-28 Sigmasense, Llc. High resolution analog to digital converter (ADC) with improved bandwidth
US11190205B2 (en) * 2019-11-08 2021-11-30 Sigmasense, Llc. Single-ended direct interface dual DAC feedback photo-diode sensor
KR20210100438A (ko) * 2020-02-06 2021-08-17 삼성전자주식회사 아날로그 디지털 변환 장치 및 아날로그 디지털 변환 방법
US11522553B2 (en) 2020-05-05 2022-12-06 Stmicroelectronics International N.V. Sigma-delta analog-to-digital converter circuit with real time correction for digital-to-analog converter mismatch error
US11818479B2 (en) 2020-05-14 2023-11-14 Board Of Trustees Of Michigan State University Sigma Delta quantization for images
TWI782637B (zh) * 2021-07-26 2022-11-01 新唐科技股份有限公司 增量型類比數位轉換器與使用其的電路系統

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201922A1 (en) * 2002-04-29 2003-10-30 Motorola, Inc. Sigma-delta analog-to-digital converter and method
CN103297057A (zh) * 2012-02-22 2013-09-11 联发科技股份有限公司 Sigma-Delta调变器及将模拟信号转换为数字信号的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852249B2 (en) * 2009-02-27 2010-12-14 Freescale Semiconductor, Inc. Sigma-delta modulator with digitally filtered delay compensation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201922A1 (en) * 2002-04-29 2003-10-30 Motorola, Inc. Sigma-delta analog-to-digital converter and method
CN103297057A (zh) * 2012-02-22 2013-09-11 联发科技股份有限公司 Sigma-Delta调变器及将模拟信号转换为数字信号的方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106130562A (zh) * 2016-06-15 2016-11-16 中国石油集团渤海钻探工程有限公司 一种随钻测井数据实时压缩方法及解压缩方法
CN106130562B (zh) * 2016-06-15 2019-09-06 中国石油集团渤海钻探工程有限公司 一种随钻测井数据实时压缩方法及解压缩方法
WO2018099304A1 (zh) * 2016-11-30 2018-06-07 上海集成电路研发中心有限公司 积分型数模转换器转移特性的调节系统及方法
CN110383694A (zh) * 2017-03-08 2019-10-25 索尼半导体解决方案公司 模拟数字转换器、固态成像元件和电子设备
CN110383694B (zh) * 2017-03-08 2023-09-19 索尼半导体解决方案公司 模拟数字转换器、固态成像元件和电子设备
CN109067402A (zh) * 2018-10-11 2018-12-21 广东博威尔电子科技有限公司 一种Delta-Simga ADC过载自动恢复方法及电路
CN111355490B (zh) * 2018-12-21 2023-07-28 亚德诺半导体国际无限责任公司 数据采集系统级封装
CN111355490A (zh) * 2018-12-21 2020-06-30 亚德诺半导体国际无限责任公司 数据采集系统级封装
CN110168939A (zh) * 2019-03-12 2019-08-23 深圳市汇顶科技股份有限公司 模数转换器以及相关芯片
US11043961B2 (en) 2019-03-12 2021-06-22 Shenzhen GOODIX Technology Co., Ltd. Analog-to-digital converter and associated chip
CN110168939B (zh) * 2019-03-12 2021-02-23 深圳市汇顶科技股份有限公司 模数转换器以及相关芯片
WO2020181485A1 (zh) * 2019-03-12 2020-09-17 深圳市汇顶科技股份有限公司 模数转换器以及相关芯片
CN115189695A (zh) * 2022-07-05 2022-10-14 北京思凌科半导体技术有限公司 模数转换器的控制电路及电子设备
CN118501536A (zh) * 2024-07-19 2024-08-16 南京君海数能科技有限公司 一种电流检测方法、装置及电子设备
CN118501536B (zh) * 2024-07-19 2024-09-13 南京君海数能科技有限公司 一种电流检测方法、装置及电子设备

Also Published As

Publication number Publication date
CN104954018B (zh) 2018-03-27
US9219495B2 (en) 2015-12-22
US20150280734A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
CN104954018A (zh) ∑-δ模数转换器
US7852253B2 (en) Digitally adjustable quantization circuit
CN109412597B (zh) 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法
EP0512687A2 (en) A modulator, in particular a sigma-delta modulator
US9467163B1 (en) Power reduction in delta sigma modulator
EP2410659A2 (en) A multi-bit sigma-delta modulator with reduced number of bits in feedback path
US20180343013A1 (en) Sigma delta modulator, integrated circuit and method therefor
Jiang et al. A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process
CN102420614A (zh) Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
US20150084797A1 (en) Low power excess loop delay compensation technique for delta-sigma modulators
CN101919163A (zh) 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器
Silva et al. Low-distortion delta-sigma topologies for MASH architectures
EP4033668A1 (en) Techniques for linearizing digital-to-analog converters in sigma-delta analog-to-digital converters
Thanh et al. A second-order double-sampled delta-sigma modulator using individual-level averaging
US9871533B2 (en) Hybrid digital/analog noise shaping in the sigma-delta conversion
CN104682878A (zh) 多状态、开关模式功率放大器系统及其操作方法
CN103762980A (zh) 一种高稳定性噪声抑制增强σδ调制器结构
CN113452369B (zh) 一种模数转换器及其数字校准方法
EP4135199A1 (en) Dual loop passive sigma-delta modulator
CN107171671B (zh) 一种两级多位量化器及模数转换器
CN115955246A (zh) SDMADC电路及其方法、Sigma-Delta调制器模数转换器
Wang et al. A 5.35 mW 10 MHz bandwidth CT third-order ΔΣ modulator with single Opamp achieving 79.6/84.5 dB SNDR/DR in 65 nm CMOS
KR101531921B1 (ko) 간소화된 멀티 비트 다단 노이즈 쉐이핑 델타 시그마 변조기
Hu et al. Simultaneous STF and NTF Estimation in CTΔΣ Modulators with ARMA-Model
Tian et al. A high-ELD tolerant continuous-time sigma-delta modulator for bluetooth with DWA calibration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: A6, No. 900 Yishan Road, Xuhui District, Shanghai, 2003

Patentee after: Lanqi Technology Co., Ltd.

Address before: Room A1601, 900 Yishan Road, Xuhui District, Shanghai, 2003

Patentee before: Acrospeed, Inc.

CP03 Change of name, title or address