CN115189695A

CN115189695A - 模数转换器的控制电路及电子设备

Info

Publication number: CN115189695A
Application number: CN202210783451.1A
Authority: CN
Inventors: 王本川; 黄强
Original assignee: Beijing Thinking Semiconductor Technology Co ltd
Current assignee: Beijing Thinking Semiconductor Technology Co ltd
Priority date: 2022-07-05
Filing date: 2022-07-05
Publication date: 2022-10-14

Abstract

本公开涉及集成电路设计领域，尤其涉及一种模数转换器的控制电路及电子设备，以提高模数转换器的信号转换效率。控制电路包括：模数转换器和逻辑控制单元，其中，模数转换器与逻辑控制单元相连；模数转换器的输入端用于输入待转换的模拟信号，模数转换器能够将待转换的模拟信号转换为数字信号，并将数字信号发送至逻辑控制单元；逻辑控制单元用于根据数字信号判断模数转换器是否过载，并在确定模数转换器过载的情况下生成用于表征控制模数转换器中的目标积分器处于禁止使能状态的禁止使能判决信号，以及根据禁止使能判决信号向模数转换器输出禁止使能指令，以控制目标积分器处于禁止使能状态。

Description

模数转换器的控制电路及电子设备

技术领域

本公开涉及集成电路设计领域，具体地，涉及一种模数转换器的控制电路及电子设备。

背景技术

由于Sigma-Delta模数转换器具有易驱动、精度高、带宽宽的优点，宽带电力线载波（HPLC）通信模块中通常采用该类型模数转换器实现模拟通信信号的采集、放大并转换为数字信号供数字系统进行信号处理。该类型的模数转换器包含一个反馈环路，在待转换的模拟信号的幅值较大时发生过载，反馈环路出现振荡。当过载情况消失后，可能需要等待几个时钟周期之后该反馈环路才会自动恢复，也可能一直无法恢复。在反馈环路未恢复期间模数转换器的输出信号出现损毁，信噪比严重降低，导致模数转换器不能有效工作，信号转换效率较差。

发明内容

本公开的目的是提供一种模数转换器的控制电路及电子设备，以提高模数转换器的信号转换效率。

为了实现上述目的，本公开第一方面提供一种模数转换器的控制电路，包括：模数转换器和逻辑控制单元，其中，所述模数转换器与所述逻辑控制单元相连；

所述模数转换器的输入端用于输入待转换的模拟信号，所述模数转换器能够将所述待转换的模拟信号转换为数字信号，并将所述数字信号发送至所述逻辑控制单元；

所述逻辑控制单元用于根据所述数字信号判断所述模数转换器是否过载，并在确定模数转换器过载的情况下生成用于表征控制所述模数转换器中的目标积分器处于禁止使能状态的禁止使能判决信号，以及根据所述禁止使能判决信号向所述模数转换器输出禁止使能指令，以控制所述目标积分器处于禁止使能状态。

可选地，所述逻辑控制单元包括：判决信号生成单元和指令生成单元，其中，所述判决信号生成单元和所述指令生成单元相连；

所述判决信号生成单元，用于根据所述数字信号确定所述模数转换器的过载类型，若所述过载类型为用于表征所述待转换的模拟信号的幅值大于所述模数转换器的预设量程的最大值的第一类型，则生成第一禁止使能判决信号，若所述过载类型为用于表征所述待转换的模拟信号的幅值小于所述模数转换器的预设量程的最小值的第二类型，则生成第二禁止使能判决信号，以及，若所述过载类型为用于表征在第一类型和第二类型之间来回切换的第三类型，则生成第三禁止使能判决信号；

所述指令生成单元，用于在接收到所述第一禁止使能判决信号、所述第二禁止使能判决信号和所述第三禁止使能判决信号中的任一信号时，生成禁止使能指令，并向所述模数转换器输出所述禁止使能指令。

可选地，所述指令生成单元还用于在接收到第一禁止使能判决信号时输出幅值为第一预设值的数字信号，在接收到第二禁止使能判决信号时输出幅值为第二预设值的数字信号，以及，在接收到第三禁止使能判决信号时输出幅值为第三预设值的数字信号，其中，所述第一预设值大于所述第三预设值，所述第三预设值大于所述第二预设值。

可选地，所述第一预设值为所述模数转换器在未出现过载的情况下输出的数字信号的最大值，所述第二预设值为所述模数转换器在未出现过载的情况下输出的数字信号的最小值，所述第三预设值为所述第一预设值和第二预设值的平均值。

可选地，所述判决信号生成单元包括第一判决信号生成单元、第二判决信号生成单元和第三判决信号生成单元；

所述第一判决信号生成单元用于在所述过载类型为所述第一类型时生成第一禁止使能判决信号；

所述第二判决信号生成单元用于在所述过载类型为所述第二类型时生成所述第二禁止使能判决信号；以及

所述第三判决信号生成单元用于在所述过载类型为所述第三类型时生成所述第三禁止使能判决信号。

可选地，所述第一判决信号生成单元用于在连续接收到N组第一标识的数字信号时确定所述过载类型为所述第一类型；

所述第二判决信号生成单元用于在连续接收到N组第二标识的数字信号时确定所述过载类型为所述第二类型；以及

所述第三判决信号生成单元用于在连续交替接收到N组所述第一标识的数字信号和所述第二标识的数字信号时确定所述过载类型为所述第三类型，N为大于1的整数。

可选地，所述禁止使能指令的有效时长为所述模数转换器的时钟周期的整数倍。

可选地，所述逻辑控制单元还用于在确定所述模数转换器未过载的情况下生成用于表征控制所述目标积分器处于使能状态的使能判决信号，并根据所述使能判决信号向所述模数转换器输出使能指令，以控制所述目标积分器处于使能状态。

可选地，所述模数转换器为Sigma-Delta型模数转换器。

本公开第二方面提供一种电子设备，包括：本公开第一方面中任一项所述的模数转换器的控制电路。

通过上述技术方案，逻辑控制单元可以根据模数转换器转换得到的数字信号判断模数转换器是否过载，并在确定模数转换器过载的情况下向模数转换器输出禁止使能指令，以控制所述目标积分器处于禁止使能状态。如此，在模数转换器过载时逻辑控制单元控制目标积分器处于禁止使能状态，可以有效避免模数转换器的振荡，提高模数转换器的稳定性，进而提高模数转换器的信号转换效率。

本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。

图1是根据一示例性实施例示出的一种模数转换器的控制电路的示意图。

图2是根据一示例性实施例示出的另一种模数转换器的控制电路的示意图。

图3是根据一示例性实施例示出的一种Sigma-Delta模数转换器的过载恢复电路仿真示意图。

具体实施方式

在相关技术中，为了避免模数转换器的输出信号出现损毁，通常控制模数转换器的输入信号（即，待转换的模拟信号）的幅值远小于该模数转换器的量程，以保证在任何情况下模数转换器均不发生过载。但是，该方式会导致模数转换器仅能对幅值较小的模拟信号进行转换，对幅值较大的模拟信号无法转换，即，以模数转换器的性能来换取模数转换器输出信号的稳定性，如此，极大地缩小了模数转换器的适用范围，导致信号转换效率较差。

鉴于此，本公开通过一种模数转换器的控制电路及电子设备，以提高模数转换器的信号转换效率。

以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。

需要说明的是，本公开中所有获取信号、信息或数据的动作都是在遵照所在地国家相应的数据保护法规政策的前提下，并获得由相应装置所有者给予授权的情况下进行的。

图1是根据一示例性实施例示出的一种模数转换器的控制电路的示意图。如图1所示，该控制电路可以包括模数转换器100和逻辑控制单元200，其中，模数转换器100与逻辑控制单元200相连。具体地，模数转换器100的输入端用于输入待转换的模拟信号，模数转换器100能够将待转换的模拟信号转换为数字信号，并将数字信号发送至逻辑控制单元200。

如图1所示，假设模数转换器100为全差分电路，则待转换的模拟信号可以记为差分信号VINP、VINN。模数转换器100的输入端用于输入差分信号VINP、VINN，并转换成相应的数字信号。

逻辑控制单元200用于根据数字信号判断模数转换器100是否过载，并在确定模数转换器100过载的情况下生成用于表征控制模数转换器100中的目标积分器处于禁止使能状态的禁止使能判决信号，以及根据禁止使能判决信号向模数转换器100输出禁止使能指令，以控制目标积分器处于禁止使能状态。

应当理解的是，模数转换器100对模拟信号进行模数转换时，当模拟信号较大时转换得到的数字信号也就较大，当模拟信号较小时转换得到的数字信号也就较小，因此，在本公开中，逻辑控制单元200与模数转换器100的输出端相连，可以根据模数转换器100输出的数字信号判断模数转换器100是否过载。

其中，模数转换器100是否过载是指待转换的模拟信号的幅值是否位于模数转换器100的预设量程内。若幅值不位于预设量程内则认为确定模数转换器100过载。

应当理解的是，模数转换器100中包括多个积分器，并且，当处于使能状态的积分器数量越少，模数转换器100在发生过载时越不容易发生振荡，即，模数转换器100稳定性越好，因此，在模数转换器100发生过载时，减少处于使能状态的积分器的数量。示例地，控制处于禁止使能状态的目标积分器的数量为任意一个或多个积分器。例如，模数转换器100包括三个积分器，分别记为第一级积分器、第二级积分器和第三级积分器，则目标积分器可以为上述三个积分器中的任意一个或多个，本公开对此不作具体限定。

采用上述技术方案，逻辑控制单元可以根据模数转换器转换得到的数字信号判断模数转换器是否过载，并在确定模数转换器过载的情况下向模数转换器输出禁止使能指令，以控制所述目标积分器处于禁止使能状态。如此，在模数转换器过载时逻辑控制单元控制目标积分器处于禁止使能状态，可以有效避免模数转换器的振荡，提高模数转换器的稳定性，进而提高模数转换器的信号转换效率。

此外，逻辑控制单元200还用于在确定模数转换器100未过载的情况下生成用于表征控制目标积分器处于使能状态的使能判决信号，并根据使能判决信号向模数转换器100输出使能指令，以控制目标积分器处于使能状态。

示例地，逻辑控制单元200根据模数转换器100输出的数字信号确定待转换的模拟信号位于预设量程内，生成用于表征控制目标积分器处于使能状态的使能判决信号，并根据使能判决信号向模数转换器100输出使能指令，以控制目标积分器处于使能状态。

采用上述技术放方案，在模数转换器未发生过载时控制目标积分器处于使能状态，以增加模数转换器中处于使能状态的积分器的数量，如此，可以根据模数转换器输出的数字信号动态调整目标积分器的工作状态，以使模数转换器在过载或未过载的情况下均能稳定工作，有效提高模数转换器的信号转换效率。

为了使本领域技术人员更好的理解本公开所提供的模数转换器的控制电路，下面以一个完整的实施例对该控制电路进行详细说明。其中，在本公开中，可以以全差分电路的形式对该控制电路进行阐述，也可以以单端电路的形式对该控制电路进行阐述。在本公开中以全差分电路的形式对该控制电路进行阐述。

图2是根据一示例性实施例示出的另一种模数转换器的控制电路的示意图。如图2所示，逻辑控制单元200可以包括判决信号生成单元201和指令生成单元202，判决信号生成单元201与指令生成单元202相连。

其中，判决信号生成单元201用于根据数字信号确定模数转换器100的过载类型，若过载类型为用于表征待转换的模拟信号的幅值大于模数转换器100的预设量程的最大值的第一类型，则生成第一禁止使能判决信号，若过载类型为用于表征待转换的模拟信号的幅值小于模数转换器100的预设量程的最小值的第二类型，则生成第二禁止使能判决信号，以及，若过载类型为用于表征在第一类型和第二类型之间来回切换的第三类型，则生成第三禁止使能判决信号。

判决信号生成单元201包括第一判决信号生成单元2011、第二判决信号生成单元2012和第三判决信号生成单元2013。其中，第一判决信号生成单元2011用于在连续接收到N组第一标识的数字信号时确定过载类型为所述第一类型；第二判决信号生成单元2012用于在连续接收到N组第二标识的数字信号时确定过载类型为第二类型；以及第三判决信号生成单元2013用于在连续交替接收到N组第一标识的数字信号和第二标识的数字信息号时确定过载类型为第三类型，N为大于1的整数，且所述第一标识与所述第二标识不同。

如图2所示，第一判决信号生成单元2011可以为“全1”判断单元，即，第一标识为1，则第一判决信号生成单元2011用于在连续接收到N组标识为1的数字信号时确定过载类型为第一类型，并生成第一禁止使能判决信号Flag_P。第二判决信号生成单元2012可以为“全0”判断单元，即，第二标识为0，则第二判决信号生成单元2012用于在在连续接收到N组标识为0的数字信号时确定过载类型为第二类型，并生成第二禁止使能判决信号Flag_N。第三判决信号生成单元2013可以为“01交替”判断单元，即第三判决信号生成单元2013用于在连续接收到N组标识为01交替的数字信号时确定过载类型为第三类型，并生成第三禁止使能判决信号Flag_NP。其中，N为大于1的整数。

示例地，假设模数转换器100输出的数字信号是以并行4bit传输至判决信号生成单元201。在一种可能的方式中，模数转换器100连续输出N组“1111”的数字信号，相应地，第一判决信号生成单元2011生成第一禁止使能判决信号Flag_P。在另一种可能的方式中，模数转换器100连续输出N组“0000”的数字信号，相应地，第二判决信号生成单元2012生成第二禁止使能判决信号Flag_N。在一种可能的方式中，模数转换器100连续输出N组“0000”和“1111”的交替数字信号或者N组“1111”和“0000”的交替数字信号，相应地，第三判决信号生成单元2013生成第三禁止使能判决信号Flag_NP。比如，相邻两次传输的数字信号分别为“0000”和“1111”，认为是一组“0000”和“1111”的交替数字信号。又比如，相邻两次传输的数字信号分别为“1111”和“0000”认为是一组“1111”和“0000”的交替数字信号。

应当理解的是，在实际应用中，还可以将中间相隔预设数量个标识为非全0或非全1的数字信号的“1111”和“0000”的交替数字信号确定为一组“1111”和“0000”的交替数字信号。例如，预设数量为1，则依次接收到标识为“1111”、“非全1或非全0”（例如，1110或0001）和“0000”的数字信号，则确定为一组“1111”和“0000”的交替数字信号。本公开对此不作具体限定。

返回图2，指令生成单元202分别与第一判决信号生成单元2011、第二判决信号生成单元2012和第三判决信号生成单元2013相连，用于在接收到第一禁止使能判决信号、第二禁止使能判决信号和第三禁止使能判决信号中的任一信号时，生成禁止使能指令，并向模数转换器100输出禁止使能指令。

示例地，指令生成单元202若接收到第一判决信号生成单元2011输发送的第一禁止使能判决信号Flag_P、第二判决信号生成单元2012输发送的第二禁止使能判决信号Flag_N和第三判决信号生成单元2013输发送的第三禁止使能判决信号Flag_NP中的任一信号时，生成禁止使能指令，并向模数转换器100输出该禁止使能指令。例如，指令生成单元202在接收到任一禁止使能判决信号时输出禁止使能指令（即，图2中的RESET信号）。

如图2所示，模数转换器100可以为Sigma-Delta型模数转换器，如图2所示，该模数转换器100可以包括三个积分器，分别为第一级积分器101₁、第二级积分器101₂和第三级积分器101₃。每一级积分器均包括两个电阻，两个电容和一个运算放大器。其中，在图2中并未示出电阻、电容和运算放大器的标号。此外，上述三个积分器中的至少一个积分器为目标积分器，在图2中以三个积分器均为目标积分器为例进行说明，每一个目标积分器均并联有两个MOS开关。例如，第一级积分器101₁并联有第一MOS开关102₁、第二MOS开关103₁，第二级积分器101₂并联有第三MOS开关104₂、第四MOS开关105₂，第三级积分器101₃并联有第五MOS开关106₃、第六MOS开关107₃，并且，每一MOS开关的栅极与指令生成单元202相连。即，指令生成单元202生成的高电平的RESET信号控制每一MOS开关闭合，以使每一级积分器中的运算放大器短路，实现控制目标积分器处于禁止使能状态的目的。

此外，为了确保模数转换器100在过载的情况下仍能维持输出的数字信号的完整性，当出现过载时可以控制模数转换器100输出固定幅值的数字信号。示例地，指令生成单元202还用于在接收到第一禁止使能判决信号时输出幅值为第一预设值的数字信号，即，将图2中输出信号Qout_D重置为第一预设值的数字信号，在接收到第二禁止使能判决信号时输出幅值为第二预设值的数字信号，即，将图2中输出信号Qout_D重置为第二预设值的数字信号，以及，在接收到第三禁止使能判决信号时输出幅值为第三预设值的数字信号，即，将图2中输出信号Qout_D重置为第三预设值的数字信号，其中，第一预设值大于第三预设值，所述第三预设值大于第二预设值。例如，第一预设值可以为模数转换器100在未出现过载的情况下输出的数字信号的最大值，第二预设值可以为模数转换器100在未出现过载的情况下输出的数字信号的最小值，第三预设值可以为第一预设值和第二预设值的平均值。

采用上述技术方案，在有效提高模数转换器的信号转换效率的同时能够确保模数转换器在过载的情况下仍能维持输出的数字信号的完整性。

在本公开中，指令生成单元202生成的禁止使能指令的有效时长为模数转换器100的时钟周期的整数倍，其中，在该有效时长内与MOS开关并联的积分器中的电容进行放电直至短路，以使该积分器处于禁止使能状态。示例地，在图2中，指令生成单元202生成的Reset信号的脉冲宽度可以为M*T，其中，T为模数转换器100的时钟周期，M为大于1的整数。值的说明的是，M可以根据实际电路结果进行选择，本公开对此不作具体限定。

值的说明的是，在模数转换器100过载干扰信号消失后，经过M个时钟周期，Reset信号释放，即禁止使能指令无效，模数转换器100的输出信号Qout恢复正常，此时逻辑控制单元200的输出信号Qout_D与模数转换器100的输出信号Qout相同。

值的说明的是，在图2中，模数转换器100还可以包括量化器108、第一数模转换器109和第二数模转换器110，量化器108的输出端分别与模数转换器100中的第一数模转换器109、第二数模转换器110相连，以及第一数模转换器109、第二数模转换器110在模数转换器100中的连接关系以及功能均属于现有技术，本公开对此不作赘述。

图3是根据一示例性实施例示出的一种Sigma-Delta模数转换器的过载恢复电路仿真示意图。如图3所示，差分信号VINP、VINN为正脉冲信号时，模数转换器100的输出信号Qout会产生正方向的满幅度数字输出信号，第一判决信号生成单元2011（“全1”判断单元）在接收到连续接收到N组标识为1的数字信号时生成第一禁止使能判决信号Flag_P，判断发生正脉冲过载情况，指令生成单元202产生脉冲宽度为M*T的Reset信号去重置积分器，在此期输出信号间Qout_D被置为正向满幅度输出。差分信号VINP、VINN为负脉冲信号时，模数转换器100的输出信号Qout会产生负方向的满幅度数字输出信号，第二判决信号生成单元2012（“全0”判断单元）在连续接收到N组标识为0的数字信号时生成第二禁止使能判决信号Flag_N，判断为发生负脉冲过载情况，指令生成单元202产生脉冲宽度为M*T的Reset信号去重置积分器，在此期输出信号间Qout_D被置为负向满幅度输出。

如此，在模数转换器过载干扰信号消失后，模数转换器能够快速恢复到正常工作状态。

基于同一发明构思，本公开还提供一种电子设备，该电子设备包括本公开所提供的模数转换器的控制电路。

以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。

此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims

1.一种模数转换器的控制电路，其特征在于，包括：模数转换器和逻辑控制单元，其中，所述模数转换器与所述逻辑控制单元相连；

2.根据权利要求1所述的控制电路，其特征在于，所述逻辑控制单元包括：判决信号生成单元和指令生成单元，其中，所述判决信号生成单元和所述指令生成单元相连；

3.根据权利要求2所述的控制电路，其特征在于，所述指令生成单元还用于在接收到第一禁止使能判决信号时输出幅值为第一预设值的数字信号，在接收到第二禁止使能判决信号时输出幅值为第二预设值的数字信号，以及，在接收到第三禁止使能判决信号时输出幅值为第三预设值的数字信号，其中，所述第一预设值大于所述第三预设值，所述第三预设值大于所述第二预设值。

4.根据权利要求3所述的控制电路，其特征在于，所述第一预设值为所述模数转换器在未出现过载的情况下输出的数字信号的最大值，所述第二预设值为所述模数转换器在未出现过载的情况下输出的数字信号的最小值，所述第三预设值为所述第一预设值和所述第二预设值的平均值。

5.根据权利要求2所述的控制电路，其特征在于，所述判决信号生成单元包括第一判决信号生成单元、第二判决信号生成单元和第三判决信号生成单元；

6.根据权利要求5所述的控制电路，其特征在于，

所述第一判决信号生成单元用于在连续接收到N组第一标识的数字信号时确定所述过载类型为所述第一类型；

所述第三判决信号生成单元用于在连续交替接收到N组所述第一标识的数字信号和所述第二标识的数字信息号时确定所述过载类型为所述第三类型，N为大于1的整数，且所述第一标识与所述第二标识不同。

7.根据权利要求1-6中任一项所述的控制电路，其特征在于，所述禁止使能指令的有效时长为所述模数转换器的时钟周期的整数倍。

8.根据权利要求1-6中任一项所述的控制电路，其特征在于，所述逻辑控制单元还用于在确定所述模数转换器未过载的情况下生成用于表征控制所述目标积分器处于使能状态的使能判决信号，并根据所述使能判决信号向所述模数转换器输出使能指令，以控制所述目标积分器处于使能状态。

9.根据权利要求1-6中任一项所述的控制电路，其特征在于，所述模数转换器为Sigma-Delta型模数转换器。

10.一种电子设备，其特征在于，包括：如权利要求1-9中任一项所述的模数转换器的控制电路。