CN104953799B - 升压电路、半导体装置、以及升压电路的控制方法 - Google Patents

升压电路、半导体装置、以及升压电路的控制方法 Download PDF

Info

Publication number
CN104953799B
CN104953799B CN201510131368.6A CN201510131368A CN104953799B CN 104953799 B CN104953799 B CN 104953799B CN 201510131368 A CN201510131368 A CN 201510131368A CN 104953799 B CN104953799 B CN 104953799B
Authority
CN
China
Prior art keywords
current potential
connect
pmos transistor
booster circuit
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510131368.6A
Other languages
English (en)
Other versions
CN104953799A (zh
Inventor
岩佐洋助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN104953799A publication Critical patent/CN104953799A/zh
Application granted granted Critical
Publication of CN104953799B publication Critical patent/CN104953799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种能够抑制升压部的起动的不良状况的升压电路、半导体装置以及升压电路的控制方法。在升压电路(10)中，在基准电压线(25)和升压电压线(27)之间设置有开关元件(16)，开关元件(16)的控制端子与比较器(14)的输出连接。比较器(14)与供给至基准电压线(25)的基准电压VL1的电位和供给至升压电压线(27)的升压电压VL2的电位的电位差相应地控制开关元件(16)的导通/截止。在升压电路(10)中，在升压电路(10)的电源接通时等，升压电压VL2为比基准电压VL1低的电位，且小于比较器(14)的阈值电压的情况下，开关元件(16)成为开启状态，基准电压VL1被供给至升压电压线(27)。

Description

升压电路、半导体装置、以及升压电路的控制方法
技术领域
本发明涉及升压电路、半导体装置、以及升压电路的控制方法。
背景技术
一般已知有将基准电压等规定的电压的电位升压并输出的升压电路。在升压电路中，基于由升压控制电路供给的控制信号(例如时钟信号等)来进行规定的电压的升压。升压控制电路有作为电源使用通过升压电路升压而得到的升压电压的升压控制电路。
在这样的升压控制电路中，存在在升压电路中开启了电源的情况下不能适当地起动的情况。
例如，由于在开始在升压电路中开启电源的动作之后尚未进行升压，所以升压电压为0V。因此，升压控制电路的电源也为0V，不能起动。由于升压控制电路未起动，所以不进行升压电路的升压。
在升压电路中，已知有用于避免这样的状态的技术。例如在专利文献1中记载有如下的技术，即，在将通过升压电路升压而得到的电压作为电源并向升压电路供给时钟信号的振荡电路的振荡开始时，从启动电路供给恒定电位。
另外，例如已知有利用二极管连接供给基准电压的基准电压线、和向升压控制电路即升压电路控制部供给升压电压作为电源电压的升压电压线的升压电路(参照图8、升压电路100)。在升压电路100中，在开启了电源的情况下，供给至基准电压线的基准电压作为电源电压被经由升压电压线供给至升压电路控制部，升压电路控制部基于被供给的电源电压起动。
专利文献1：日本特开平08－185240号公报
然而，在上述的以往的升压电路100中，基准电压经由二极管被供给至升压电压线，所以供给至升压电压线的电源电压的电位产生由二极管引起的电压下降，电位从基准电压的电位降低二极管的正向压降VF。由于产生电压下降，有基于升压部的升压产生不良状况的可能性。例如，在基准电压为低电压的情况下，被供给的电源电压的电位因电压下降而低于升压电路控制部的起动所需要的电压，升压电路控制部不起动，所以产生升压部不起动的顾虑。
发明内容
本发明是为了解决上述的问题而提出的，目的在于提供一种能够抑制升压部的起动的不良状况的升压电路、半导体装置、以及升压电路的控制方法。
为了实现上述目的，本发明的升压电路具备：基准电压产生电路，其产生第一电位并供给至第一电位线；升压部，其将对上述第一电位升压而得到的第二电位供给至第二电位线；升压控制部，其与上述第二电位线连接，并基于上述第二电位来控制上述升压部；开关，其与上述第一电位线和上述第二电位线连接；以及控制电路，其基于上述第一电位与上述第二电位的电位差来控制上述开关。
另外，本发明的半导体装置具备：将通过升压部升压而得到的第二电位作为驱动电位输出的本发明的升压电路；以及驱动电路，其基于使液晶显示装置显示的显示数据将上述驱动电位供给至上述液晶显示装置的各像素。
另外，本发明的升压电路的控制方法具备：通过基准电压产生电路产生第一电位并供给至第一电位线的步骤；通过升压部将对上述第一电位升压而得到的第二电位供给至第二电位线的步骤；使连接于上述第二电位线的升压控制部基于上述第二电位来控制上述升压部的步骤；通过控制电路并基于上述第一电位与上述第二电位的电位差来控制与上述第一电位线和上述第二电位线连接的开关的步骤。
根据本发明，起到能够抑制升压部的起动的不良状况的效果。
附图说明
图1是表示第一实施方式的升压电路的一个例子的简要结构图。
图2是表示第一实施方式的比较器的一个例子的电路图。
图3是用于说明第一实施方式的升压电路中的基准电压VL1、升压电压VL2、比较器的阈值电压、以及开关元件的导通/截止的关系的说明图。
图4是表现基准电压VL1的电位为1.0V的情况下的、升压电路10的电源开启时的升压电压线27的电位的波形的时间变化的时序图。(1)表示以往的升压电路中的升压电压线的电位的波形。(2)表示本实施方式的升压电路中的升压电压线的电位的波形。
图5是表示第二实施方式的比较器的一个例子的电路图。
图6是表示第三实施方式的升压电路的一个例子的简要结构图。
图7是用于说明将本发明的升压电路应用于LCD驱动器的情况的简要结构图。
图8是表示以往的升压电路的一个例子的简要结构图。
具体实施方式
[第一实施方式]
以下，参照附图对本实施方式进行详细说明。
图1示出本实施方式的升压电路的一个例子的简要结构图。
如图1所示，本实施方式的升压电路10具备升压电路控制部12、比较器14、电池18、基准电压产生源20、以及升压部22。
电池18的高电位侧与基准电压产生源20连接，低电位侧与提供接地电位的接地线23连接。由电池18供给的电池电压被用作基准电压产生源20的电源(电源电压VDD)。
基准电压产生源20具有基于电源电压VDD生成基准电压VL1并供给至基准电压线25的功能。本实施方式的基准电压产生源20供给至基准电压线25的基准电压VL1不被升压部22的升压状态影响，受电源电压VDD的影响而发生变化。
升压电路控制部12具有通过生成时钟信号并输出至升压部22来控制升压部22中的升压动作的功能。升压电路控制部12与升压电压线27连接，并将供给至升压电压线27的电压(升压电压VL2)作为电源电压而动作。
开关元件16具有控制供给至升压电压线27的电压的功能(后述详细内容)。在本实施方式的升压电路10中，作为开关元件16使用PMOS晶体管。开关元件16的一方的主端子与升压电压线27连接，另一方的主端子与基准电压线25连接。
比较器14与基准电压线25和升压电压线27连接，具有基于供给至基准电压线25的基准电压VL1和供给至升压电压线27的升压电压VL2的电压差(电位差)来控制开关元件16的导通/截止的功能(后述详细内容)。
升压部22具备电容元件C1、C2、C3和开关元件SW1、SW2、SW3、SW4。升压部22具有将对供给至基准电压线25的基准电压VL1升压至了2倍的升压电压VL2供给至升压电压线27的功能。作为具体的一个例子，在基准电压VL1为1.2V的情况下，升压部22将升压至了2.4V的升压电压VL2供给至升压电压线27。升压得到的升压电压VL2被从OUT端子输出至升压电路10的外部。
电容元件C1的一端经由开关元件SW1与基准电压线25连接，另外经由开关元件SW3与升压电压线27连接。电容元件C1的另一端经由开关元件SW2与接地线23连接，另外经由开关元件SW4与基准电压线25连接。电容元件C2的一端与基准电压线25连接，另一端与接地线23连接。电容元件C3的一端与升压电压线27连接，另一端与接地线23连接。
对升压电路10的升压动作进行说明。
首先，与由升压电路控制部12供给的时钟信号相应地，升压部22的开关元件SW1、SW2成为接通状态，开关元件SW3、SW4成为断开状态。电容元件C1成为一端与基准电压线25连接，另一端与接地线23连接的状态。电容元件C1、C2以并联的方式连接，所以分别在电容元件C1、C2中蓄积基准电压VL1。
接下来，与由升压电路控制部12供给的时钟信号相应地，升压部22的开关元件SW1、SW2成为断开状态，开关元件SW3、SW4成为接通状态。电容元件C1成为一端与升压电压线27连接，另一端与基准电压线25连接的状态。电容元件C1、C2以串联的方式连接，所以基准电压VL1+基准电压VL1被供给至升压电压线27，并被从OUT端子输出。
升压部22通过反复电容元件C1、C2的充放电，来将对基准电压VL1升压至了2倍的升压电压VL2从OUT端子输出至外部。
如上所述，基于由升压电路控制部12供给的时钟信号来进行升压部22的升压动作。升压电路控制部12为了生成时钟信号，需要由升压电压线27供给的电源电压(升压电压VL2)在升压电路控制部12的起动所需要的电压以上。
然而，由于在升压电路10的电源开启时(从断开切换至接通时)，升压部22尚未开始动作，所以升压电压VL2是0V。另外，在升压部22开始起动后，若要升压电压VL2达到基准电压VL1的2倍的电位，也需要规定的时间，所以存在升压电压VL2低于基准电压VL1的情况。
在本实施方式的升压电路10中，在这样的情况下，通过利用开关元件16将基准电压VL1供给至升压电压线27来供给升压电路控制部12的起动所需要的电压。开关元件16的导通/截止被比较器14控制。
图2示出本实施方式的比较器14的一个例子的电路图。
比较器14具备PMOS晶体管30、32、34、36、38、40、以及NMOS晶体管42、44、46、48。
PMOS晶体管30的一方的主端子与基准电压线25连接，另一方的主端子与NMOS晶体管42连接，PMOS晶体管30的控制端子与其另一方的主端子连接。PMOS晶体管32的一方的主端子与升压电压线27连接，另一方的主端子与NMOS晶体管44连接，PMOS晶体管32的控制端子与PMOS晶体管30的另一方的端子连接。此外，在本实施方式的比较器14中，与PMOS晶体管30的尺寸(晶体管的大小：栅极宽度/栅极长度比)相比，增大PMOS晶体管32的尺寸。
PMOS晶体管38的一方的主端子与升压电压线27连接，另一方的主端子与NMOS晶体管46连接，PMOS晶体管38的控制端子与PMOS晶体管32的另一方的端子以及PMOS晶体管36的另一方的端子连接。PMOS晶体管40的一方的主端子与升压电压线27连接，另一方的主端子与NMOS晶体管48连接，PMOS晶体管40的控制端子与PMOS晶体管38的另一方的端子连接。
另外，PMOS晶体管34的一方的主端子与升压电压线27连接，另一方的主端子与PMOS晶体管36连接，PMOS晶体管34的控制端子与PMOS晶体管38的另一方的端子连接。PMOS晶体管36的一方的主端子与PMOS晶体管34的另一方的主端子连接，PMOS晶体管36的另一方的主端子与PMOS晶体管32的另一方的主端子连接，PMOS晶体管36的控制端子与PMOS晶体管30的另一方的端子连接。
NMOS晶体管42的一方的主端子与PMOS晶体管30连接，另一方的主端子与接地线23连接。NMOS晶体管44的一方的主端子与PMOS晶体管32连接，另一方的主端子与接地线23连接。NMOS晶体管46的一方的主端子与PMOS晶体管38连接，另一方的主端子与接地线23连接。NMOS晶体管48的一方的主端子与PMOS晶体管40连接，另一方的主端子与接地线23连接。NMOS晶体管42、44、46、48的控制端子与供给偏置电压的偏置线29连接。因此，对NMOS晶体管42、44、46、48施加偏置电压作为栅极电压。
图3示出用于说明升压电路10中的基准电压VL1、升压电压VL2、比较器14的阈值电压、以及开关元件16的导通/截止的关系的说明图。
与升压电压VL2的电位无关，NMOS晶体管42、44、46、48通过由偏置线29供给的偏置电压而成为导通状态。
在升压电压VL2为低电位的情况下(例如电源开启时：0V)，基准电压VL1一方为高电位，所以如图3所示，升压电压VL2小于比较器14的阈值电压。比较器14向开关元件16的控制端子供给L电平的电位(0V)来作为栅极电压，所以开关元件16成为导通状态。
在开关元件16为导通状态的情况下，基准电压线25和升压电压线27成为连接的状态，从基准电压线25向升压电压线27供给基准电压VL1。因此，经由升压电压线27向升压电路控制部12供给基准电压VL1来作为电源电压。升压电路控制部12基于基准电压VL1起动。由于升压电路控制部12的起动，升压部22起动，对升压电压线27供给的升压电压VL2的电位上升。具体而言，升压电压VL2的电位从0V上升至基准电压VL1的2倍的电位。
若升压电压VL2的电位上升，并接近基准电压VL1的电位，则如图3所示，升压电压VL2成为比较器14的阈值电压以上。
通过PMOS晶体管30，向PMOS晶体管32以及PMOS晶体管36的控制端子供给L电平的电位，PMOS晶体管32、36成为导通状态。向PMOS晶体管38的控制端子供给H电平的电位，PMOS晶体管38成为截止状态。向PMOS晶体管34、40的控制端子供给L电平的电位，PMOS晶体管34、40成为导通状态。
因此，向开关元件16的控制端子供给H电平(基准电压VL1)的电位，开关元件16成为截止状态。若开关元件16成为截止状态，则基准电压线25和升压电压线27成为非连接状态，从基准电压线25向升压电压线27的基准电压VL1的供给停止。通过升压部22供给至升压电压线27的升压电压VL2的电位已经成为充分高的电位，所以升压电路控制部12无问题地动作。
[第二实施方式]
本实施方式的升压电路10整体的结构是与第一实施方式的升压电路10(图1)相同的结构，所以对于升压电路10整体的结构，省略说明。在本实施方式的升压电路10中，比较器的结构与第一实施方式不同，所以对本实施方式的比较器的结构进行说明。
图5示出本实施方式的比较器的一个例子的电路图。
在图5所示的比较器14中，与第一实施方式的比较器14(参照图2)不同，具备电流控制部59。
电流控制部59设置在NMOS晶体管42、44、46、48与接地线23之间。电流控制部59具有基于启动信号使NMOS晶体管42、44、46、48与接地线23成为非连接的功能。
电流控制部59具备NMOS晶体管52、54、55、56、58。NMOS晶体管52的一方的主端子与NMOS晶体管42连接，另一方的主端子与接地线23连接。NMOS晶体管54的一方的主端子与NMOS晶体管44连接，另一方的主端子与接地线23连接。NMOS晶体管56的一方的主端子与NMOS晶体管46连接，另一方的主端子与接地线23连接。NMOS晶体管58的一方的主端子与NMOS晶体管48连接，另一方的主端子与接地线23连接。NMOS晶体管52、54、56、58的控制端子与供给启动信号的启动线51连接。因此，向NMOS晶体管52、54、56、58施加启动信号的电位来作为栅极电压。另外，NMOS晶体管55的一方的主端子与PMOS晶体管34以及PMOS晶体管40的控制端子连接，另一方的主端子与接地线23连接，向NMOS晶体管55的控制端子供给启动信号的反转信号。因此，在NMOS晶体管52、54、56、58与NMOS晶体管55中，导通/截止相反。
另外，本实施方式的比较器14具备PMOS晶体管50，该PMOS晶体管50的一方的主端子与升压电压线27连接，另一方的主端子与PMOS晶体管38的控制端子连接。向PMOS晶体管50的控制端子供给启动信号。
启动信号是在升压电路10的电源开启时等升压电路10本身的起动时，在至升压电压VL2的电位成为基准电压VL1的电位以上，或者在至升压电压VL2的电位成为比较器14的阈值以上的期间(以下称为启动期间)为H电平，在其他的期间为L电平的信号。启动信号是从图示省略了的比较器14外部(或者升压电路10外部)供给的信号。
在启动信号为H电平的启动期间，NMOS晶体管52、54、56、58成为导通状态，NMOS晶体管55成为截止状态。另外，在启动信号为L电平的其他的期间，NMOS晶体管52、54、56、58成为截止状态，NMOS晶体管55成为导通状态。
即，在其他的期间，NMOS晶体管42、44、46、48，即PMOS晶体管30、32、38、40通过电流控制部59与接地线23切离。
另外，在本实施方式的比较器14中，PMOS晶体管50在启动期间成为截止状态，在其他的期间成为导通状态。在其他的期间，向PMOS晶体管38的控制端子供给H电平的升压电压VL2，所以PMOS晶体管38成为截止状态。另外，在其他的期间，PMOS晶体管34以及PMOS晶体管40的控制端子通过电流控制部59的NMOS晶体管55与接地线23连接。像这样，在本实施方式的比较器14中，基于启动信号来控制供给至PMOS晶体管40的控制端子的电位。
因此，在本实施方式的比较器14中，在启动期间，在比较器14内流过电流而动作，在其他的期间，比较器14内的电流路径被切断而停止动作。因此，在本实施方式的比较器14中，能够在其他的期间抑制消耗电流。
[第三实施方式]
图6示出本实施方式的升压电路的一个例子的简要结构图。
如图6所示，本实施方式的升压电路10除了在第一实施方式的升压电路10(图1)的开关元件16与基准电压线25之间具备开关元件这一点以外，是相同的结构。此外，比较器14为与第二实施方式的比较器14相同的结构(参照图5)。
开关元件60的一方的主端子与开关元件16连接，另一方的主端子与基准电压线25连接。另外，向开关元件60的控制端子供给启动信号的反转信号。此外，在本实施方式的升压电路10中，供给至开关元件60的控制端子的启动信号与第二实施方式中的启动信号相同。
因此，在启动期间，开关元件60成为导通状态。在其他的期间，开关元件60成为截止状态。
由此，在其他的期间，能够使基准电压线25和升压电压线27成为非连接状态。
例如，能够在启动期间以外，在基准电压VL1的电位比升压电压VL2的电位高的情况下，抑制比升压电路10(升压部22)的聚焦电压高的电压通过开关元件16被供给至基准电压线25。另外，能够在升压电路10停止时，抑制从基准电压线25通过开关元件16向升压电压线27供给基准电压VL1。
如以上说明的那样，在上述各实施方式的升压电路10中，在基准电压线25与升压电压线27之间设置有开关元件16，开关元件16的控制端子与比较器14的输出连接。比较器14与供给至基准电压线25的基准电压VL1的电位和供给至升压电压线27的升压电压VL2的电位的电位差相应地控制开关元件16的导通/截止。在升压电路10中，在升压电路10的电源开启时等，升压电压VL2为比基准电压VL1低的电位，且小于比较器14的阈值电压的情况下，开关元件16成为导通状态，基准电压VL1被供给至升压电压线27。另一方面，在升压电路10中，在升压电压VL2的电位为基准电压VL1的电位以上，且为比较器14的阈值电压以上的情况下，开关元件16成为截止状态，停止向升压电压线27的升压电压VL2的供给。
另外，在上述各实施方式的比较器14中，与PMOS晶体管30的尺寸(晶体管的大小：栅极宽度/栅极长度比)相比，增大PMOS晶体管32的尺寸。由此，能够在升压电压VL2的电位超过基准电压VL1的电位之前使开关元件16成为截止状态。即，如图3所示，能够使比较器14的阈值电压为比基准电压VL1低的电位。因此，能够通过比较器14抑制从升压电压线27向基准电压线25的逆流。
另外，在上述各实施方式中，升压电压VL2的电位上升时的比较器14的阈值受PMOS晶体管36的影响，升压电压VL2的电位下降时的比较器14的阈值受PMOS晶体管34的影响。因此，如图3所示，升压电压VL2的电位上升时的比较器14的阈值为高电位，比较器14具有图3所示的滞后宽度。因此，能够抑制比较器14的振荡。另外，比较器14通过具有滞后，使开关元件16为截止状态时提前，使开关元件16为导通状态时延迟。由此，能够抑制从升压电压线27向基准电压线25的逆流。
另外，由于开关元件16的背栅与升压电压线27连接，所以视作形成有从基准电压线25向升压电压线27的二极管。因此，即使升压电压VL2为低电位，为不稳定状态，也能够供给电流。
另外，在上述各实施方式中，从稳定的电源供给通过偏置线29供给至NMOS晶体管42、44、46、48的偏置电压。由此，即使升压电压VL2为低电位，NMOS晶体管48也稳定地处于导通状态，所以能够强制地使供给至开关元件16的控制端子的电位为L电平，能够使开关元件16成为导通状态。
作为比较例，对以往的升压电路100进行说明。图8示出以往的升压电路100的一个例子的简要结构图。在以往的升压电路100中，如图8所示，代替上述各实施方式的升压电路10中的比较器14以及开关元件16，设置有二极管115。二极管115的阳极与基准电压线25连接，阴极与升压电压线27连接。由此，在供给至基准电压线25的基准电压VL1的电位比供给至升压电压线27的升压电压VL2的电位高的情况下，基准电压VL1经由二极管115被供给至升压电压线27。此时，由于二极管115的正向电压降VF，供给至升压电压线27的电位实际为基准电压VL1的电位－正向电压降VF。
另一方面，在上述各实施方式的升压电路10中，经由开关元件16从基准电压线25向升压电压线27供给基准电压VL1，所以不像比较例的升压电路100那样产生电压下降，基准电压VL1的电位本身被直接供给至升压电压线27。
作为具体的一个例子，将基准电压VL1的电位为1.0V的情况下的、升压电路10的电源开启时的升压电压线27的电位的波形的时间变化示于图4。图4(1)表示以往的升压电路100中的升压电压线27的电位的波形，图4(2)表示上述各实施方式的升压电路10中的升压电压线27的电位的波形。如图4(1)所示，在以往的升压电路100中，由于二极管115的正向电压降，升压电压线27的电位仅上升至0.65V。另一方面，如图4(2)所示，在上述各实施方式的升压电路10中，升压电压线27的电位迅速地几乎上升至1.0V。
例如，电池18为一个电池，作为具体的一个例子，在为1.5V左右的低电压的情况下，一旦电池18恶化，所谓的性能衰退，则电源电压VDD的电位降低至1.0V左右的低电位。在这样的情况下，在以往的升压电路100中，如图4(1)所示，升压电压线27的电位变低，产生升压电路控制部12不适当地起动的顾虑。因此，存在升压部22的起动产生不良状况的情况。
另一方面，在上述各实施方式的升压电路10中，如图4(2)所示，基准电压VL1的电位本身被直接供给至升压电压线27，所以升压电路控制部12适当地起动。因此，能够抑制升压部22的起动的不良状况。
此外，将利用上述各实施方式的升压电路10升压得到的升压电压VL2供给至升压电路10外部的负载电路，但并不对该负荷电路进行特别限定。例如，能够应用于液晶显示装置的LCD(Liquid Crystal Display)驱动器。图7示出用于说明将上述各实施方式的升压电路10应用于LCD驱动器的情况的简要结构图。通过利用LCD驱动器80并基于显示数据来对液晶显示器84的各像素施加驱动电压，在液晶显示器84中进行与显示数据相应的图像的显示。LCD驱动器80具备升压电路10和驱动电路86、87。升压电路10基于控制器82的指示对基准电压VL1升压并生成驱动电压，并供给至驱动电路86、88。驱动电路86、88基于控制器82的指示对液晶显示器84对应的像素施加驱动电压。此外当然，升压电路10的应用例并不限定于LCD驱动器。
另外，在上述各实施方式中，比较器14以及开关元件16与基准电压线25连接，但也可以与其他的信号线连接。在该情况下，将用于使升压电路控制部12起动的初始电压供给至该其他的信号线即可。
此外，在上述各实施方式的比较器14中，对具备PMOS晶体管34、36的情况进行了说明，但也可以不具备这些。此外，如上述那样，通过具备PMOS晶体管34、36，比较器14具有滞后，所以优选如上述各实施方式的比较器14那样，具备PMOS晶体管34、36。
此外，在上述各实施方式的升压电路10中，对将基准电压VL1的电位升压至2倍的2级升压电路进行了说明，但并不限于此，也可以升压至更高电位的电压。在该情况下，每当使升压等级增加时，增加电容元件的数量，并相对于电容元件C1纵向累加即可。此时，供给至升压电压线27的升压电压VL2成为最高的电位。
另外，在其他的上述各实施方式中说明的升压电路10、比较器14、以及开关元件16等的结构、动作是一个例子，当然能够根据状况在不脱离本发明的主旨的范围内进行变更。
符号说明：10…升压电路；12…升压电路控制部(升压控制部)；22…升压部；14…比较器(控制电路)；16…开关元件(开关)；23…接地线(第三电位线)；25…基准电压线(第一电位线)；27…升压电压线(第二电位线)；30…PMOS晶体管(第一PMOS晶体管)；32…PMOS晶体管(第二PMOS晶体管)；34…PMOS晶体管(第五PMOS晶体管)；36…PMOS晶体管(第六PMOS晶体管)；38…PMOS晶体管(第三PMOS晶体管)；40…PMOS晶体管(第四PMOS晶体管)；42…NMOS晶体管(第一NMOS晶体管)；44…NMOS晶体管(第二NMOS晶体管)；46…NMOS晶体管(第三NMOS晶体管)；48…NMOS晶体管(第四NMOS晶体管)；59…电流控制部(切换部)；60…开关元件(控制开关)；80…LCD驱动器(半导体装置)；86、88…驱动电路。

Claims (11)

1.一种升压电路，其特征在于，具备：
基准电压产生电路，其产生第一电位并供给至第一电位线；
电荷泵型升压部，其将对所述第一电位升压而得到的第二电位供给至第二电位线；
升压控制部，其与所述第二电位线连接，并基于所述第二电位来控制所述电荷泵型升压部；
开关，其与所述第一电位线和所述第二电位线连接；以及
控制电路，其基于所述第一电位和所述第二电位的电位差来控制所述开关。
2.根据权利要求1所述的升压电路，其特征在于，
所述控制电路在所述第二电位为所述第一电位以上的情况下，使所述开关为截止状态。
3.根据权利要求1所述的升压电路，其特征在于，
所述控制电路在所述第二电位小于所述第一电位的情况下，使所述开关为导通状态。
4.根据权利要求1至3中任意一项所述的升压电路，其特征在于，
所述控制电路具备：
第一PMOS晶体管，其漏极与所述第一电位线连接，源极与供给比所述第一电位低的规定的电位的第三电位线连接，其控制端子与其源极连接；
第二PMOS晶体管，其漏极与所述第二电位线连接，源极与所述第三电位线连接，其控制端子与所述第一PMOS晶体管的源极连接；
第三PMOS晶体管，其漏极与所述第二电位线连接，源极与所述第三电位线连接，其控制端子与所述第二PMOS晶体管的源极连接；以及
第四PMOS晶体管，其漏极与所述第二电位线连接，源极与所述第三电位线连接，其控制端子与所述第三PMOS晶体管的源极连接。
5.根据权利要求4所述的升压电路，其特征在于，具备：
第一NMOS晶体管，其设置于所述第一PMOS晶体管和所述第三电位线之间，其控制端子与供给偏置电压的偏置线连接；
第二NMOS晶体管，其设置于所述第二PMOS晶体管和所述第三电位线之间，其控制端子与所述偏置线连接；
第三NMOS晶体管，其设置于所述第三PMOS晶体管和所述第三电位线之间，其控制端子与所述偏置线连接；以及
第四NMOS晶体管，其设置于所述第四PMOS晶体管和所述第三电位线之间，其控制端子与所述偏置线连接。
6.根据权利要求4所述的升压电路，其特征在于，
所述控制电路具备切换部，该切换部分别对所述第一PMOS晶体管、所述第二PMOS晶体管、所述第三PMOS晶体管、以及所述第四PMOS晶体管中的每一个的源极与所述第三电位线的连接以及非连接进行切换。
7.根据权利要求4所述的升压电路，其特征在于，
所述控制电路还具备：
第五PMOS晶体管，其漏极与所述第二电位线连接，其控制端子与所述第三PMOS晶体管的源极连接；
第六PMOS晶体管，其漏极与所述第五PMOS晶体管的源极连接，其源极与所述第二PMOS晶体管的源极连接，其控制端子与所述第一PMOS晶体管的源极连接。
8.根据权利要求1至3中任意一项所述的升压电路，其特征在于，
还具备控制开关，该控制开关在从自升压电路的起动时开始至所述第二电位通过所述电荷泵型升压部升压至规定的电压的期间为导通状态，且该控制开关连接在所述第一电位线与所述开关之间。
9.根据权利要求4所述的升压电路，其特征在于，
与所述第一PMOS晶体管的尺寸相比，所述第二PMOS晶体管的尺寸较大。
10.一种半导体装置，其特征在于，具备：
将通过电荷泵型升压部升压而得到的第二电位作为驱动电位输出的所述权利要求1至9中任意一项所述的升压电路；以及
驱动电路，其基于要使液晶显示装置显示的显示数据将所述驱动电位供给至所述液晶显示装置的各像素。
11.一种升压电路的控制方法，其特征在于，具备：
通过基准电压产生电路产生第一电位并供给至第一电位线的步骤；
通过电荷泵型升压部将对所述第一电位升压而得到的第二电位供给至第二电位线的步骤；
使连接于所述第二电位线的升压控制部基于所述第二电位来控制所述电荷泵型升压部的步骤；以及
通过控制电路并基于所述第一电位与所述第二电位的电位差来控制与所述第一电位线和所述第二电位线连接的开关的步骤。
CN201510131368.6A 2014-03-28 2015-03-24 升压电路、半导体装置、以及升压电路的控制方法 Active CN104953799B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014069787A JP6486602B2 (ja) 2014-03-28 2014-03-28 昇圧回路、半導体装置、及び昇圧回路の制御方法
JP2014-069787 2014-03-28

Publications (2)

Publication Number Publication Date
CN104953799A CN104953799A (zh) 2015-09-30
CN104953799B true CN104953799B (zh) 2019-05-03

Family

ID=54168234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510131368.6A Active CN104953799B (zh) 2014-03-28 2015-03-24 升压电路、半导体装置、以及升压电路的控制方法

Country Status (3)

Country Link
US (1) US9703304B2 (zh)
JP (1) JP6486602B2 (zh)
CN (1) CN104953799B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915052B (zh) * 2016-05-26 2018-01-09 深圳市华星光电技术有限公司 直流电压转换电路及液晶显示装置
CN105788560B (zh) * 2016-05-26 2019-01-22 深圳市华星光电技术有限公司 直流电压转换电路及液晶显示装置
US10734985B2 (en) 2018-12-17 2020-08-04 Qualcomm Incorporated Comparators for power and high-speed applications
CN114552976B (zh) * 2022-03-02 2023-05-26 电子科技大学 一种具有高转换速率的全GaN栅驱动电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08185240A (ja) * 1994-12-28 1996-07-16 Matsushita Electron Corp 集積回路装置および電位切り換え回路
JPH09215323A (ja) * 1996-02-06 1997-08-15 Fuji Electric Co Ltd スイッチング電源装置
JPH11196540A (ja) * 1997-12-26 1999-07-21 Seiko Instruments Inc 電子機器
US6323851B1 (en) * 1997-09-30 2001-11-27 Casio Computer Co., Ltd. Circuit and method for driving display device
CN1677817A (zh) * 2004-03-30 2005-10-05 罗姆股份有限公司 能够可变控制升压率的升压电路
CN1691479A (zh) * 2004-04-28 2005-11-02 松下电器产业株式会社 开关电源电路
JP2006136110A (ja) * 2004-11-05 2006-05-25 Seiko Epson Corp 電源装置
US7471071B2 (en) * 2006-11-28 2008-12-30 Micrel, Inc. Extending the voltage operating range of boost regulators
US7714546B2 (en) * 2006-03-08 2010-05-11 Panasonic Corporation Step-up regulator with multiple power sources for the controller
CN103185830A (zh) * 2011-12-29 2013-07-03 拉碧斯半导体株式会社 电压比较电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555245Y2 (ja) * 1991-01-17 1997-11-19 株式会社東芝 高効率電源回路
JP2002351417A (ja) * 2001-05-24 2002-12-06 Internatl Business Mach Corp <Ibm> 表示装置に使用されるドライバ回路の駆動電源電圧とそのドライバ回路内で階調電圧生成のために用いられる基準電圧とを生成する駆動電源回路、それら駆動電源電圧と基準電圧を生成するドライバ回路用電圧生成方法およびその駆動電源回路を備えた表示装置
JP2007082364A (ja) * 2005-09-16 2007-03-29 Rohm Co Ltd 昇圧回路を有する電子回路とそれを有する電気機器
JP5749551B2 (ja) * 2011-04-20 2015-07-15 ラピスセミコンダクタ株式会社 チャージポンプ型の昇圧システム及び半導体チップ
JP5839881B2 (ja) * 2011-08-04 2016-01-06 本田技研工業株式会社 昇圧制御回路
JP2013223290A (ja) * 2012-04-13 2013-10-28 Funai Electric Co Ltd 電源回路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08185240A (ja) * 1994-12-28 1996-07-16 Matsushita Electron Corp 集積回路装置および電位切り換え回路
JPH09215323A (ja) * 1996-02-06 1997-08-15 Fuji Electric Co Ltd スイッチング電源装置
US6323851B1 (en) * 1997-09-30 2001-11-27 Casio Computer Co., Ltd. Circuit and method for driving display device
JPH11196540A (ja) * 1997-12-26 1999-07-21 Seiko Instruments Inc 電子機器
CN1677817A (zh) * 2004-03-30 2005-10-05 罗姆股份有限公司 能够可变控制升压率的升压电路
CN1691479A (zh) * 2004-04-28 2005-11-02 松下电器产业株式会社 开关电源电路
JP2006136110A (ja) * 2004-11-05 2006-05-25 Seiko Epson Corp 電源装置
US7714546B2 (en) * 2006-03-08 2010-05-11 Panasonic Corporation Step-up regulator with multiple power sources for the controller
US7471071B2 (en) * 2006-11-28 2008-12-30 Micrel, Inc. Extending the voltage operating range of boost regulators
CN103185830A (zh) * 2011-12-29 2013-07-03 拉碧斯半导体株式会社 电压比较电路

Also Published As

Publication number Publication date
US20150277459A1 (en) 2015-10-01
JP2015192563A (ja) 2015-11-02
CN104953799A (zh) 2015-09-30
JP6486602B2 (ja) 2019-03-20
US9703304B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
US7518352B2 (en) Bootstrap clamping circuit for DC/DC regulators and method thereof
US10192594B2 (en) Semiconductor device
EP2128984B2 (en) Rectifier
US7592858B1 (en) Circuit and method for a gate control circuit with reduced voltage stress
CN104953799B (zh) 升压电路、半导体装置、以及升压电路的控制方法
CN101872207B (zh) 电压调节器电路
CN104065251B (zh) 具有受控栅极放电电流的驱动器电路
CN103684397A (zh) 具备esd保护电路的半导体集成电路
KR100381489B1 (ko) 차지 펌프 회로
US8963624B2 (en) Boosting circuit
CN103326699A (zh) 半导体器件
CN105810247A (zh) 一种字线驱动电路
US7511559B2 (en) Booster circuit
US20100085111A1 (en) Charge pump-type voltage booster circuit and semiconductor integrated circuit device
CN216290861U (zh) 驱动电路以及电子设备
KR20000011355A (ko) 부스트회로및이것을이용한반도체장치
US10135444B2 (en) Semiconductor device with booster part, and booster
CN112133238B (zh) 驱动电路与电子设备
CN103149998A (zh) 电压调节电路
CN205541959U (zh) 一种字线驱动电路
CN108054912B (zh) Pmic开机时序电路及pmic开机时序确定方法
JP2006340497A (ja) 降圧回路および電子機器
JP5072729B2 (ja) Ｌｅｄ駆動用チャージポンプ回路
JP2003217281A (ja) 電圧検出回路
JP2011030392A (ja) Ｄｃ−ｄｃコンバータ及びその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant