CN104952800A - 一种制作镍硅化物的方法 - Google Patents

一种制作镍硅化物的方法 Download PDF

Info

Publication number
CN104952800A
CN104952800A CN201510367130.3A CN201510367130A CN104952800A CN 104952800 A CN104952800 A CN 104952800A CN 201510367130 A CN201510367130 A CN 201510367130A CN 104952800 A CN104952800 A CN 104952800A
Authority
CN
China
Prior art keywords
layer
nipt
nickel silicide
nmos
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510367130.3A
Other languages
English (en)
Other versions
CN104952800B (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510367130.3A priority Critical patent/CN104952800B/zh
Publication of CN104952800A publication Critical patent/CN104952800A/zh
Application granted granted Critical
Publication of CN104952800B publication Critical patent/CN104952800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种制作镍硅化物的方法，通过应用应力技术，在NMOS和PMOS上沉积具有相反应力的TiN作为NiPt的保护层，在后续的镍硅化物形成过程中，不同的应力经过反应以及相变被记忆下来，使形成的镍硅化物可对NMOS沟道施加拉应力，对PMOS沟道施加压应力，从而避免了在金属硅化物的形成过程中，引入应力层所带来的负面作用，改善了器件的性能；NMOS和PMOS覆盖的NiPt具有不同含量的Pt，可满足器件的不同要求；此外，在NMOS保留的SiN，可在去除其上的NiPt时，避免对S/D带来额外的损害。

Description

一种制作镍硅化物的方法
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种制作镍硅化物的方法。
背景技术
在半导体制造技术中，金属硅化物由于具有较低的电阻率且与其他材料具有很好的粘合性而被广泛应用于源/漏接触和栅极接触来降低接触电阻。高熔点的金属例如Ti、Co、Ni等通过一步或多步退火工艺，与硅发生反应即可生成低电阻率的金属硅化物。随着半导体工艺水平的不断提高，特别是在45nm及其以下技术节点，为了获得更低的接触电阻，镍及镍的合金(例如NiPt)已成为形成金属硅化物的主要材料。
随着超大规模集成电路特征尺寸的微缩化持续发展，场效应晶体管的尺寸也随之越来越小，且操作的速度也越来越快。如何有效提高电子输运性能，改善电路元件的驱动电流正显得日益重要。通过提高沟道区的载流子迁移率，能够增大CMOS器件的驱动电流，提高器件的性能。而提高载流子迁移率的一种有效机制是在沟道区中产生应力。
一般而言，硅中电子的迁移率随着沿电子迁移方向的拉应力的增加而增加，并随着压应力的增加而减少；相反，硅中带正电的空穴的迁移率随着空穴移动方向的压应力的增加而增大，并随着拉应力的增加而减少。因此，可以通过在沟道中引入适当的压应力和拉应力，来分别提高PMOS的空穴迁移率和NMOS的电子迁移率。例如，在PMOS器件的制造工艺中采用具有压应力的材料，而在NMOS器件中采用具有张应力的材料，以向沟道区施加适当的应力，从而提高载流子的迁移率。
在上述形成例如Ni金属硅化物的工艺中，现有技术一般是通过在NMOS和PMOS器件上沉积相同的NiPt金属层，并在NiPt金属层上沉积相同的TiN层作为NiPt的保护层(cap layer)，进而通过退火工艺使镍与硅发生反应生成低电阻率的镍硅化物。TiN保护层可用来防止NiPt被氧化。
可是，上述现有的Ni硅化物形成工艺，没有分别对NMOS和PMOS进行调整，采用的是具有单一应力的TiN覆盖在NMOS和PMOS上，作为NiPt的保护层，而单一应力(张应力或压应力)的TiN只能对NMOS或PMOS其中之一的电子迁移率或空穴迁移率的提高作出贡献，但在有利于其中之一的情况下，却会对另一器件的电性能带来不利影响。此外，在NMOS和PMOS器件上沉积相同厚度及Pt含量的NiPt金属层，也没有考虑到如何满足不同器件要求的情况。
因此，现有的Ni硅化物形成工艺没有考虑到在金属硅化物的形成过程中引入的TiN应力层所带来的负面作用，以及如何满足不同器件要求的情况，需要加以优化。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种新的制作镍硅化物的方法，避免了在金属硅化物的形成过程中，引入应力层所带来的负面作用，NiPt层厚度及Pt含量可满足不同器件的要求。
为实现上述目的，本发明的技术方案如下：
一种制作镍硅化物的方法，包括以下步骤：
步骤S01：提供一形成有NMOS和PMOS的半导体衬底，沉积一SiN层作为金属硅化物阻挡层，并选择性地去除PMOS上需要形成金属硅化物区域的SiN；
步骤S02：依次沉积一第一NiPt层和压应力第一TiN层，并选择性地去除NMOS上的第一TiN层、第一NiPt层，随后，选择性地去除NMOS上需要形成金属硅化物区域的SiN；
步骤S03：沉积一第二NiPt层和拉应力第二TiN层，并选择性地去除PMOS上的第二TiN层、第二NiPt层；
步骤S04：进行第一次退火，在需要形成金属硅化物的区域形成第一镍硅化物；
步骤S05：去除第一、第二TiN层以及没有反应的第一、第二NiPt层；
步骤S06：进行第二次退火，在需要形成金属硅化物的区域形成第二镍硅化物。
优选地，所述第一镍硅化物为Ni2Si，所述第二镍硅化物为NiSi。
优选地，所述第一、第二NiPt层中Pt的含量范围分别为0～15％。
优选地，所述第一、第二NiPt层中Pt的含量不同。
优选地，所述第二NiPt层中Pt的含量大于第一NiPt层中Pt的含量。
优选地，所述第一、第二NiPt层的厚度范围为30～300埃。
优选地，所述第一、第二NiPt层的厚度不同。
优选地，所述第一、第二TiN层的厚度范围为20～300埃。
优选地，所述第一、第二TiN层的厚度不同。
优选地，所述第一次退火温度为200～350℃，第二次退火温度为350～550℃。
从上述技术方案可以看出，本发明通过应用应力技术，在NMOS和PMOS上沉积具有相反应力的TiN作为NiPt的保护层，在后续的镍硅化物形成过程中，不同的应力经过反应以及相变被记忆下来，使形成的镍硅化物可对NMOS沟道施加拉应力，对PMOS沟道施加压应力，从而避免了在金属硅化物的形成过程中，引入应力层所带来的负面作用，改善了器件的性能；NMOS和PMOS覆盖的NiPt具有不同含量的Pt，可满足器件的不同要求；此外，在NMOS保留的SiN，可在去除其上的NiPt时，避免对S/D带来额外的损害。
附图说明
图1是本发明一种制作镍硅化物的方法的流程图；
图2～图7是本发明一较佳实施例中根据图1的方法形成镍硅化物的工艺结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一种制作镍硅化物的方法的流程图。同时，请参阅图2～图7，图2～图7是本发明一较佳实施例中根据图1的方法形成镍硅化物的工艺结构示意图。图2～图7中形成的器件结构，可与图1中的各步骤相对应。如图1所示，本发明的一种制作镍硅化物的方法，包括以下步骤：
如框01所示，步骤S01：提供一形成有NMOS和PMOS的半导体衬底，沉积一SiN层作为金属硅化物阻挡层，并选择性地去除PMOS上需要形成金属硅化物区域的SiN。
请参阅图2。首先，在半导体衬底1上形成NMOS和PMOS器件，例如包括形成STI(浅沟槽隔离)、栅极2、源/漏(S/D)等结构。衬底1可采用常规硅片执行，栅极2可采用多晶硅栅极。然后，在衬底及NMOS、PMOS器件表面沉积一层SiN层3，作为金属硅化物阻挡层(SAB hard mask)。
请参阅图3。接着，可采用公知的光刻及刻蚀工艺，对SiN层3进行图形化。例如通过光刻技术，将图形转移到SiN上，再经干法刻蚀，选择性地去除覆盖在PMOS上的需要形成金属硅化物区域的SiN，即去除PMOS栅极和源/漏区域的SiN，保留NMOS上的SiN层3，并暂不作工艺窗口开口处理(图示为与NMOS区域形成明显区分，已将PMOS区域的SiN层图形全部略去表示已开出工艺窗口，请避免误解)。PMOS需要形成金属硅化物的区域将用于形成金属接触。
如框02所示，步骤S02：依次沉积一第一NiPt层和压应力第一TiN层，并选择性地去除NMOS上的第一TiN层、第一NiPt层，随后，选择性地去除NMOS上需要形成金属硅化物区域的SiN。
请参阅图4。接下来，依次沉积一层第一NiPt层4和一层具有压应力的第一TiN层5，将NMOS和PMOS器件覆盖。第一NiPt层4用于后续使其中的Ni与PMOS多晶硅栅极中的Si及源/漏区域中的Si在退火状态下发生反应，生成镍的金属硅化物。第一TiN层5用作第一NiPt层4的保护层(cap layer)。作为一可选的实施方式，所述第一NiPt层4中Pt的含量范围可为0～15％，例如可以是0％、5％、10％或15％等。也就是说，NiPt可以纯镍形态存在。作为一可选的实施方式，所述第一NiPt层4的厚度范围可为30～300埃，例如可以是30埃、100埃、200埃或300埃等。所述第一TiN层5的厚度范围可为20～300埃。
请参阅图5。接下来，可采用公知的光刻及刻蚀工艺，分别对第一TiN层4、第一NiPt层5进行图形化。例如通过光刻技术，将图形转移到第一TiN层、第一NiPt层上，再经干法刻蚀，选择性地去除NMOS上的第一TiN层、第一NiPt层，只保留PMOS上具有压应力的第一TiN层5和第一NiPt层4。在NMOS保留的SiN层3，可用作在去除其上第一NiPt时的隔离层，起到保护S/D的作用，避免对S/D带来额外的损害。然后，选择性地去除NMOS上需要形成金属硅化物区域的SiN，即在NMOS上需要形成金属硅化物的区域开出SiN层3的工艺窗口(图5为与图4形成明显区分，已将NMOS区域的SiN层图形全部略去表示已开出工艺窗口，请避免误解)。
如框03所示，步骤S03：沉积一第二NiPt层和拉应力第二TiN层，并选择性地去除PMOS上的第二TiN层、第二NiPt层。
请参阅图6。接下来，继续沉积一层第二NiPt层6和一层具有拉应力的第二TiN层7，将NMOS和PMOS器件区域覆盖。作为一可选的实施方式，所述第二NiPt层6中Pt的含量范围可为0～15％，例如可以是0％、5％、10％或15％等。也就是说，NiPt可以纯镍形态存在。作为一可选的实施方式，所述第二NiPt层6的厚度范围可为30～300埃，例如可以是30埃、100埃、200埃或300埃等。进一步地，所述第一、第二NiPt层4、6中Pt的含量可以不同，也可以相同；所述第一、第二NiPt层4、6的厚度可以不同，也可以相同。优选地，所述第二NiPt层6中Pt的含量大于第一NiPt层4中Pt的含量。所述第二TiN层7的厚度范围可为20～300埃；并且,所述第一、第二TiN层5、7的厚度可以不同,也可以相同。
请参阅图7。接下来，可采用公知的光刻及刻蚀工艺，分别对第二TiN层7、第二NiPt层6进行图形化。例如通过光刻技术，将图形转移到第二TiN层、第二NiPt层上，再经干法刻蚀，选择性地去除PMOS上的第二TiN层、第二NiPt层，只保留NMOS上具有拉应力的第二TiN层7和第二NiPt层6。这样，在NMOS、PMOS器件区域就各自覆盖了一层NiPt层以及一层TiN层，其中，位于NMOS的第二TiN层7具有拉应力、位于PMOS的第一TiN层5具有压应力。
如框04所示，步骤S04：进行第一次退火，在需要形成金属硅化物的区域形成第一镍硅化物。
接下来，通过进行第一次退火，以在需要形成金属硅化物的区域形成第一镍硅化物。即通过第一次退火，使NiPt中的镍与多晶硅栅极和源/漏区域的硅发生反应，生成第一镍硅化物。优选地，所述第一镍硅化物可为Ni2Si。所述第一次退火时的工艺温度可为200～350℃。
如框05所示，步骤S05：去除第一、第二TiN层以及没有反应的第一、第二NiPt层。
接下来，在第一次退火后，即可采用公知技术，将第一、第二TiN层5、7、没有反应的第一、第二NiPt层4、6以及SiN层3从NMOS、PMOS器件表面去除(图略)。
如框06所示，步骤S06：进行第二次退火，在需要形成金属硅化物的区域形成第二镍硅化物。
接下来，通过进行第二次退火，以在需要形成金属硅化物的区域进一步形成第二镍硅化物。即通过第二次退火，使在多晶硅栅极和源/漏区域表层已生成的第一镍硅化物进一步转化为第二镍硅化物。优选地，所述第二镍硅化物可为NiSi。所述第二次退火时的工艺温度可为350～550℃。在两次退火过程中，随着NiPt参与反应被消耗，应力层TiN距离S/D和沟道(channel)越来越近，其应力作用越有效。
作为一可选的实施方式，在上述步骤S03和步骤S04中，在沉积第二NiPt层6、第二TiN层7后，也可以保留PMOS上的第二TiN层7、第二NiPt层6不作去除处理，并直接进行第一次退火。在此状态下，对器件的性能并不会产生明显影响，但却可以省去一道工艺步骤。
需要说明的是，在上述的步骤S02和步骤S03中，也可以先沉积第二NiPt层、具有拉应力的第二TiN层，并选择性地去除PMOS上的第二TiN层、第二NiPt层；然后，再沉积第一NiPt层、具有压应力的第一TiN层，并选择性地去除NMOS上的第一TiN层、第一NiPt层。也就是说，这两个步骤次序可以颠倒执行。
综上所述，本发明通过应用应力技术，在NMOS和PMOS上沉积具有相反应力的TiN作为NiPt的保护层，在后续的镍硅化物形成过程中，不同的应力经过反应以及相变被记忆下来，使形成的镍硅化物可对NMOS沟道施加拉应力，对PMOS沟道施加压应力，从而避免了在金属硅化物的形成过程中，引入应力层所带来的负面作用，改善了器件的性能；NMOS和PMOS覆盖的NiPt具有不同含量的Pt，可满足器件的不同要求；此外，在NMOS保留的SiN，可在去除其上的NiPt时，避免对S/D带来额外的损害。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种制作镍硅化物的方法，其特征在于，包括以下步骤：
步骤S01：提供一形成有NMOS和PMOS的半导体衬底，沉积一SiN层作为金属硅化物阻挡层，并选择性地去除PMOS上需要形成金属硅化物区域的SiN；
步骤S02：依次沉积一第一NiPt层和压应力第一TiN层，并选择性地去除NMOS上的第一TiN层、第一NiPt层，随后，选择性地去除NMOS上需要形成金属硅化物区域的SiN；
步骤S03：沉积一第二NiPt层和拉应力第二TiN层，并选择性地去除PMOS上的第二TiN层、第二NiPt层；
步骤S04：进行第一次退火，在需要形成金属硅化物的区域形成第一镍硅化物；
步骤S05：去除第一、第二TiN层以及没有反应的第一、第二NiPt层；
步骤S06：进行第二次退火，在需要形成金属硅化物的区域形成第二镍硅化物。
2.根据权利要求1所述的制作镍硅化物的方法，其特征在于，所述第一镍硅化物为Ni2Si，所述第二镍硅化物为NiSi。
3.根据权利要求1所述的制作镍硅化物的方法，其特征在于，所述第一、第二NiPt层中Pt的含量范围分别为0～15％。
4.根据权利要求3所述的制作镍硅化物的方法，其特征在于，所述第一、第二NiPt层中Pt的含量不同。
5.根据权利要求4所述的制作镍硅化物的方法，其特征在于，所述第二NiPt层中Pt的含量大于第一NiPt层中Pt的含量。
6.根据权利要求1、3、4或5所述的制作镍硅化物的方法，其特征在于，所述第一、第二NiPt层的厚度范围为30～300埃。
7.根据权利要求6所述的制作镍硅化物的方法，其特征在于，所述第一、第二NiPt层的厚度不同。
8.根据权利要求1所述的制作镍硅化物的方法，其特征在于，所述第一、第二TiN层的厚度范围为20～300埃。
9.根据权利要求8所述的制作镍硅化物的方法，其特征在于，所述第一、第二TiN层的厚度不同。
10.根据权利要求1所述的制作镍硅化物的方法，其特征在于，所述第一次退火温度为200～350℃，第二次退火温度为350～550℃。
CN201510367130.3A 2015-06-29 2015-06-29 一种制作镍硅化物的方法 Active CN104952800B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510367130.3A CN104952800B (zh) 2015-06-29 2015-06-29 一种制作镍硅化物的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510367130.3A CN104952800B (zh) 2015-06-29 2015-06-29 一种制作镍硅化物的方法

Publications (2)

Publication Number Publication Date
CN104952800A true CN104952800A (zh) 2015-09-30
CN104952800B CN104952800B (zh) 2018-01-02

Family

ID=54167362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510367130.3A Active CN104952800B (zh) 2015-06-29 2015-06-29 一种制作镍硅化物的方法

Country Status (1)

Country Link
CN (1) CN104952800B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110266596A1 (en) * 2010-04-29 2011-11-03 Yi-Wei Chen Semiconductor device and method of making the same
US20120171864A1 (en) * 2006-10-11 2012-07-05 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
CN103165457A (zh) * 2011-12-15 2013-06-19 中国科学院微电子研究所 半导体器件制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120171864A1 (en) * 2006-10-11 2012-07-05 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
US20110266596A1 (en) * 2010-04-29 2011-11-03 Yi-Wei Chen Semiconductor device and method of making the same
CN103165457A (zh) * 2011-12-15 2013-06-19 中国科学院微电子研究所 半导体器件制造方法

Also Published As

Publication number Publication date
CN104952800B (zh) 2018-01-02

Similar Documents

Publication Publication Date Title
EP1761952B1 (en) Using different gate dielectrics with nmos and pmos transistors of a complementary metal oxide semiconductor integrated circuit
US9240351B2 (en) Field effect transistor device with improved carrier mobility and method of manufacturing the same
CN102110611B (zh) 具有改善的载流子迁移率的nmos的制造方法
US8558278B2 (en) Strained transistor with optimized drive current and method of forming
US7517766B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
CN104616994A (zh) 形成具有多重功函数栅极结构的方法及所产生的产品
JP5288789B2 (ja) 半導体装置及びその製造方法
KR20070085699A (ko) Ｃｍｏｓ 소자의 자기 정렬된 이중 전규화물화 게이트 형성방법
US20120235244A1 (en) Semiconductor Structure and Method for Manufacturing the Same
US20140339645A1 (en) Methods of forming semiconductor devices with different insulation thicknesses on the same semiconductor substrate and the resulting devices
JP2009152562A (ja) ストレッサ層を有するデュアル仕事関数デバイスおよびその製造方法
US8999799B2 (en) Maskless dual silicide contact formation
JP2012504326A (ja) 基板全域にわたって高められた均一性を有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ
EP1856725A1 (en) Self-forming metal silicide gate for cmos devices
CN102299177B (zh) 一种接触的制造方法以及具有该接触的半导体器件
US7928512B2 (en) Semiconductor device
CN102983104B (zh) Cmos晶体管的制作方法
CN105097477A (zh) 一种镍硅化物的制作方法
CN104952800A (zh) 一种制作镍硅化物的方法
CN104900516A (zh) 一种镍硅化物的形成方法
US20110309452A1 (en) Methods of manufacturing semiconductor devices
US7687396B2 (en) Method of forming silicided gates using buried metal layers
US20120080777A1 (en) Triple oxidation on dsb substrate
CN109830433A (zh) 制作半导体元件的方法
CN104952799A (zh) 一种镍硅化物的优化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant