CN104947067B - 成膜装置以及成膜方法 - Google Patents

成膜装置以及成膜方法 Download PDF

Info

Publication number
CN104947067B
CN104947067B CN201510131930.5A CN201510131930A CN104947067B CN 104947067 B CN104947067 B CN 104947067B CN 201510131930 A CN201510131930 A CN 201510131930A CN 104947067 B CN104947067 B CN 104947067B
Authority
CN
China
Prior art keywords
matrix material
inductive coupling
coupling antenna
film formation
formation device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510131930.5A
Other languages
English (en)
Other versions
CN104947067A (zh
Inventor
中岛直人
羽田浩二
吉野裕文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Publication of CN104947067A publication Critical patent/CN104947067A/zh
Application granted granted Critical
Publication of CN104947067B publication Critical patent/CN104947067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0605—Carbon
    • C23C14/0611—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

本发明提供一种能够提高类金刚石膜的成膜效率的成膜装置以及成膜方法。成膜装置(10)具有：腔室(1)，在内部形成有处理空间(V)；低电感的电感耦合式天线(21)，配置于处理空间(V)；高频电力供给部(24)，向电感耦合式天线(21)间歇性地供给高频电力；气体供给部(3)，向处理空间(V)供给含有碳氢化合物的气体；相对移动部(4)，使作为成膜的对象物的基体材料(9)相对于电感耦合式天线(21)移动；电压施加部(5)，在暂时停止向电感耦合式天线(21)供给高频电力的时间段，向基体材料(9)施加负电压。

Description

成膜装置以及成膜方法
技术领域
本发明涉及形成类金刚石(diamond-like carbon：DLC)膜的技术。
背景技术
类金刚石膜的硬度以及强度(机械强度)高、低磨损性以及耐磨性优异，因此广泛地应用于硬化涂层等各种用途中。
在形成类金刚石膜时，例如利用等离子CVD(plasma-enhanced chemical vapordeposition，等离子增强化学气相沉积)法。在专利文献1至3中记载了通过等离子CVD形成类金刚石膜的装置。
专利文献1：日本专利第4145361号公报
专利文献2：日本专利第4646763号公报
专利文献3：日本专利第4704453号公报
在通过等离子CVD形成类金刚石膜时，为了提高成膜效率，通常，例如采用加热成为成膜对象的基体材料的手段。但是，若基体材料的尺寸变大，则基体材料因加热而容易地发生热变形，因此难以采用通过加热来提高成膜效率这样的手段。另外，在基体材料的耐热性低的情况下，也不能采用该手段。因此，寻求用除了加热之外的手段提高类金刚石膜的成膜效率的技术。
发明内容
本发明是鉴于上述问题而提出的，其目的在于提供一种能够提高类金刚石膜的成膜效率的技术。
第一方式为成膜装置，具有：腔室，在内部形成有处理空间；低电感的电感耦合式天线，配置于所述处理空间；高频电力供给部，向所述电感耦合式天线间歇性地供给高频电力；气体供给部，向所述处理空间供给含有碳氢化合物的气体；相对移动部，使作为成膜的对象物的基体材料相对于所述电感耦合式天线移动；电压施加部，在暂时停止向所述电感耦合式天线供给高频电力的时间段，向所述基体材料施加负电压。
第二方式为第一方式的成膜装置，所述相对移动部具有：支撑构件，与所述基体材料抵接来支撑所述基体材料，支撑构件搬运部，与所述支撑构件抵接来支撑所述支撑构件，并且沿着搬运路径搬运所述支撑构件；所述电压施加部经由所述支撑构件向所述基体材料施加负电压。
第三方式为第二方式的成膜装置，所述支撑构件与所述基体材料的整个下表面抵接。
第四方式为第二方式的成膜装置，所述电压施加部具有：导向板，固定配置于所述支撑构件通过的区域内，与被搬运的所述支撑构件自由滑动地抵接；电压供给部，向所述导向板供给负电压。
第五的方式为第四方式的成膜装置，所述电压施加部具有施力构件，该施力构件朝向接近所述支撑构件的方向对所述导向板施力。
第六方式为第四方式的成膜装置，所述导向板由碳形成。
第七方式为第一方式的成膜装置，所述相对移动部具有基体材料搬运部，该基体材料搬运部与所述基体材料抵接来支撑所述基体材料，并且沿着搬运路径搬运所述基体材料；所述电压施加部经由所述基体材料搬运部向所述基体材料施加负电压。
第八方式为第七方式的成膜装置，所述基体材料搬运部具有：辊，从下方与所述基体材料抵接来支撑所述基体材料，旋转驱动部，使所述辊旋转；所述电压施加部经由所述辊向所述基体材料施加负电压。
第九方式为第一至第八中任一方式的成膜装置，通过向所述电感耦合式天线供给高频电力，在所述处理空间生成电子密度为3×1010(个/cm3)以上的等离子。
第十方式为第一至第八中任一方式的成膜装置，所述电感耦合式天线的匝数小于一周。
第十一方式为第一至第八中任一方式的成膜装置，所述电感耦合式天线的匝数为一周。
第十二的方式为第十方式的成膜装置，具有多个所述电感耦合式天线，所述多个电感耦合式天线沿着第一方向排列，所述多个电感耦合式天线分别以沿着与所述第一方向垂直的第二方向的姿势配置。
第十三的方式为第十方式的成膜装置，具有多个所述电感耦合式天线，所述多个电感耦合式天线沿着第一方向排列，所述多个电感耦合式天线分别以沿着所述第一方向的姿势配置。
第十四方式为第一至第八中任一方式的成膜装置，所述电感耦合式天线呈直线棒状。
第十五方式为一种成膜方法，包括：工序a)，向在内部形成有处理空间的腔室内搬入作为成膜的对象物的基体材料，工序b)，向所述处理空间供给含有碳氢化合物的气体，工序c)，使所述基体材料相对于在所述处理空间配置的低电感的电感耦合式天线移动，并且对所述基体材料进行成膜处理；所述工序c)包括：工序c1)，向所述电感耦合式天线供给高频电力，工序c2)，停止向所述电感耦合式天线供给高频电力，在停止所述供给的时间段向所述基体材料施加负电压，反复工序c3)，交替地反复进行所述工序c1)和所述工序c2)。
根据第一至第十五方式，向低电感的电感耦合式天线间歇性地供给高频电力，在暂时停止向电感耦合式天线供给高频电力的时间段，向基体材料施加负电压。根据该结构，能够使间歇性地供给高频电力的动作的反复的频率充分高。进而，能够使向基体材料施加的负电压的频率充分高。这样，能够以高的成膜效率形成类金刚石膜。
尤其，根据第三方式，支撑构件与基体材料的整个下表面抵接。根据该结构，经由支撑构件施加负电压，由此在基体材料的整个上表面上形成均匀的负电场。这样，能够在该整个上表面上形成厚度均匀的类金刚石膜。
尤其，根据第四方式，导向板固定配置于沿着搬运路径被搬运的支撑构件的下表面通过的区域内，使该导向板与沿着搬运路径被搬运的支撑构件抵接，由此向基体材料施加负电压。根据该结构，能够以简单的结构，一边使基体材料相对于电感耦合式天线移动，一边向基体材料施加负电压。
尤其，根据第五方式，设置了朝向支撑构件对导向板施力的施力构件，因此能够向被支撑构件支撑的基体材料可靠地施加负电压。
尤其，根据第九方式，在处理空间生成电子密度为3×1010(个/cm3)以上的高密度的等离子，因此生成高能量的碳自由基。这样，能够以高的成膜效率形成膜质良好的类金刚石膜。
尤其，根据第十方式，利用匝数小于一周的电感耦合式天线来生成等离子。根据匝数小于一周的电感耦合式天线，能够容易地实现低电感。
尤其，根据第十二方式，多个电感耦合式天线沿着第一方向排列，各电感耦合式天线以沿着与该第一方向垂直的第二方向的姿势配置。根据该结构，各电感耦合式天线形成的磁场重叠，因此生成高密度的等离子，生成高能量的碳自由基。这样，能够以高的成膜效率形成膜质良好的类金刚石膜。
附图说明
图1是示意性地示出等离子处理装置的概略结构的图。
图2是示意性地示出成膜装置的结构的侧向剖视图。
图3是从箭头Q方向观察图2的俯视剖视图。
图4是示出电感耦合式天线的排列例的图。
图5是示出电感耦合式天线的排列例的图。
图6是用于说明向电感耦合式天线供电的时刻、向基体材料施加电压的时刻的图。
图7是示出在成膜装置中进行的处理的流程的图。
图8是用于说明向电感耦合式天线供给高频电力的时间段内的在处理空间内的粒子的动向的图。
图9是用于说明停止向电感耦合式天线供给高频电力且向基体材料施加负电压的时间段内的在处理空间内的粒子的动向的图。
图10是示意性地示出成膜装置的结构的侧向剖视图。
图11是示出电感耦合式天线的排列例的图。
图12是示出电感耦合式天线的排列例的图。
图13是示意性地示出成膜装置的结构的侧向剖视图。
图14是从箭头Q方向观察图13的俯视剖视图。
图15是从上方观察基体材料沿着环状的搬运路径被搬运的方式的成膜装置的主要部分的示意图。
其中，附图标记说明如下：
10：成膜装置
1：腔室
2：等离子生成部
21：电感耦合式天线
24：高频电力供给部
3：气体供给部
31：气体供给源
33：气体供给口
4：相对移动部
41：支撑构件
42：支撑构件搬运部
421：搬运辊
422：旋转驱动部
5：电压施加部
51：脉冲电源
52：导向板(shoe)
53：施力构件
6：屏蔽构件
61：屏蔽板
7：控制部
9：基体材料
10a：成膜装置
2a：等离子生成部
21a：电感耦合式天线
10b：成膜装置
2b：等离子生成部
21b：电感耦合式天线
22b：高频电力供给部
4b：相对移动部
41b：基体材料搬运部
411b：搬运辊
412b：旋转驱动部
5b：电压施加部
51b：脉冲电源
10c：成膜装置
1c：腔室
2c：等离子生成部
21c：电感耦合式天线
4c：相对移动部
41c：基体材料搬运部
411c：旋转体
412c：旋转驱动部
413c：支撑区域
5c：电压施加部
51c：脉冲电源
100：等离子处理装置
具体实施方式
下面，一边参照附图，一边对于实施方式进行说明。此外，下面的实施方式是用于使本发明具体化的一例，并不是用于限定本发明的技术范围的事例。另外，在附图中，为了容易理解，有时将各部的尺寸或数量夸大或简化来图示。
＜I.第一实施方式＞
＜1.等离子处理装置100＞
＜1－1.结构＞
一边参照图1，一边对于等离子处理装置100的结构进行说明。图1是示意性地示出等离子处理装置100的概略结构的图。
等离子处理装置100具有如下结构，即，一组腔室130～170以分别包围经由交接腔室110连接的两个搬运腔室120a、120b的方式，呈簇(cluster)状连接。
具体地说，在一个搬运腔室(第一搬运腔室)120a的周围配置有两个加载互锁腔室(load-lock chamber))130、130、一个前处理腔室140以及一个成膜腔室150。另外，在另一个搬运腔室(第二搬运腔室)120b的周围配置有一个成膜腔室150、一个后处理腔室160以及两个卸载互锁腔室(unload-lock chamber))170、170。此外，各腔室110～170的数量以及布局并不限定于图中例示的样子。例如，例如也可以基于各腔室110～170中的处理所需的处理时间等，来规定各腔室110～170的数量。
在各腔室110～170的连接部分设置有闸门190。例如通过闸门阀对闸门190进行开闭，该闸门190能够在使相邻的腔室连接的状态(打开状态)和对该相邻的腔室进行遮挡密闭的状态(关闭状态)之间切换。另外，在各腔室110～170设置有高真空排气系统(省略图示)，能够将各腔室110～170的内部空间减压至真空状态。另外，等离子处理装置100具有控制部(省略图示)，该控制部对配置于各腔室110～170内的装置等进行统一控制。
在第一搬运腔室120a以及第二搬运腔室120b的内部分别配置有搬运装置(省略图示)，该搬运装置与连接在第一搬运腔室120a以及第二搬运腔室120b的周围的各腔室130～170交接处理对象物即基体材料9。
加载互锁腔室130以及卸载互锁腔室170是为了将等离子处理装置100内保持为真空(即，不向大气开放)而设置的。加载互锁腔室130是用于将未处理的基体材料9搬入第一搬运腔室120a的腔室，卸载互锁腔室170是用于从第二搬运腔室120b搬出已处理的基体材料9的腔室。
前处理腔室140的内部空间形成用于进行前处理的处理空间，在该内部空间配置有用于进行前处理的装置。前处理指，在对基体材料9进行成膜处理之前进行的处理，具体地说，例如为利用了氧等离子等的清洁处理。
成膜腔室150的内部空间形成用于进行成膜处理的处理空间，在该内部空间配置有用于进行成膜处理的装置即成膜装置10。具体地说，成膜处理指，通过等离子CVD(plasma-enhanced chemical vapor deposition，等离子增强化学气相沉积)，在作为成膜的对象物的基体材料9上形成类金刚石膜(下面，还称为“DLC膜”)的处理。对于成膜装置10，后面具体进行说明。
后处理腔室160的内部空间形成用于进行后处理的处理空间，在该内部空间配置有用于进行后处理的装置。后处理指，对进行成膜处理之后的基体材料9进行的处理，具体地说，例如为利用了氩等离子或者氢等离子等的表面改良处理。
＜1－2.处理的流程＞
接着一边参照图1，一边对于在等离子处理装置100中执行的处理的流程进行说明。在等离子处理装置100的控制部(省略图示)进行的控制下，执行下面说明的处理。
经由加载互锁腔室130搬入等离子处理装置100的基体材料9，一边依次搬运至前处理腔室140、成膜腔室150以及后处理腔室160，一边在各腔室140、150、160内连续地进行设定的处理。并且，已处理的基体材料9经由卸载互锁腔室170从等离子处理装置100搬出。
即，经由加载互锁腔室130搬入等离子处理装置100的基体材料9，首先被第一搬运腔室120a内的搬运装置(第一搬运装置)搬入前处理腔室140，在此进行前处理。
在前处理腔室140进行了前处理的基体材料9，被第一搬运装置从前处理腔室140搬出，接着被搬入成膜腔室150，在此进行成膜处理。其中，在与第一搬运腔室120a连接的成膜腔室(第一成膜腔室)150空着的情况下，第一搬运装置将进行前处理之后的基体材料9直接搬入第一成膜腔室150。此时，在第一成膜腔室150对基体材料9进行成膜处理。另一方面，在第一成膜腔室150对其它基体材料9进行处理的情况下，第一搬运装置将进行前处理之后的基体材料9经由交接腔室110交至第二搬运腔室120b内的搬运装置(第二搬运装置)。第二搬运装置将接受的基体材料9搬入与第二搬运腔室120b连接的成膜腔室(第二成膜腔室)150。此时，在第二成膜腔室150对基体材料9进行成膜处理。
在第一成膜腔室150进行了成膜处理的基体材料9被第一搬运装置从第一成膜腔室150搬出，经由交接腔室110交至第二搬运装置。第二搬运装置将接受的基体材料9搬入后处理腔室160。另外，在第二成膜腔室150进行了成膜处理的基体材料9被第二搬运装置从第二成膜腔室150搬出，直接被搬入后处理腔室160。搬入后处理腔室160的基体材料9，在此进行后处理。
在后处理腔室160进行了后处理的基体材料9被第二搬运装置从后处理腔室160搬出，经由卸载互锁腔室170从等离子处理装置100搬出。
＜2.成膜装置10＞
＜2－1.结构＞
接着，一边参照图2至图6，一边对于成膜装置10进行说明。图2是示意性地示出成膜装置10的结构的侧向剖视图。图3是从箭头Q方向观察图2的俯视剖视图。图4、图5是示出电感耦合式天线21的排列例的图。图6是用于说明向电感耦合式天线21供电的时刻、向基体材料9施加电压的时刻的图。此外，在下面参照的附图中，为了说明方向而恰当标注XYZ正交坐标轴。该坐标轴中的Z轴的方向指铅垂线的方向，XY平面为水平面。另外，X轴以及Y轴分别为与腔室1的侧壁平行的轴。另外，Y轴为与基体材料9的搬运方向平行的轴。
成膜装置10是通过等离子CVD在作为成膜的对象物的基体材料9上形成DLC膜的装置。具体地说，作为成膜的对象物的基体材料9例如为玻璃板。
成膜装置10具有：腔室1，在内部形成有处理空间V；等离子生成部2，在处理空间V生成等离子；气体供给部3，向处理空间V供给材料气体；相对移动部4，使基体材料9相对于等离子生成部2的电感耦合式天线21移动；电压施加部5，对基体材料9施加负电压；屏蔽构件6，设置于腔室1内。另外，成膜装置10具有控制部7，该控制部7对所述成膜装置10所具有的各结构构件等进行控制。另外，成膜装置10还具有用于调整处理空间V内的压力的机构(具体地说，例如为高真空排气系统、真空计等)(省略图示)等。
＜腔室1＞
腔室1例如为呈长方体形状的外形的中空构件，在腔室1的内部形成有处理空间V。腔室1的顶板11以其下表面处于水平姿势的方式配置，从该下表面朝向处理空间V以隔开间隔的方式突出设置有多个后述电感耦合式天线21。另外，在腔室1的底板12的附近规定有基体材料9的搬运路径。另外，在腔室1的一个侧壁上设置有例如通过闸门阀进行开闭的闸门190(参照图1)，腔室1经由该闸门190与搬运腔室(第一搬运腔室120a或者第二搬运腔室120b)连接。
＜等离子生成部2＞
等离子生成部2是在处理空间V生成等离子的装置，具有多个低电感的电感耦合式天线(电感耦合式的高频天线)21。但是，电感耦合式天线21的数量不必一定是多个，也可以是一个。其中，这里所讲的“低电感的电感耦合式天线”指，单个的电感为11.5μH(微亨利)以下的电感耦合式天线。
具体地说，电感耦合式天线21例如为将金属制的管状导体呈U字形状弯折并用石英等电介质覆盖的构件。这样的U字形状的电感耦合式天线21相当于匝数小于一周的电感耦合式天线，而且与匝数为一周以上的电感耦合式天线相比电感更低。例如，就卷绕半径为“100mm”且卷绕长度为“600mm”的无铁心的线圈的电感而言，在匝数为“100周”的情况下为“550μH”，但是在匝数为“小于一周”的情况下为“小于5.5μH”。这样，通过匝数为小于一周的电感耦合式天线，能够容易地实现低电感的电感耦合式天线。
多个电感耦合式天线21沿着设定的方向隔开间隔(优选以等间隔)，排成一列，而且固定于顶板11。具体地说，例如通过使连接电感耦合式天线21各自的两端部的线段L的中心点C配置在直线状的假想轴K上，从而使多个电感耦合式天线21沿着该假想轴K排成一列(参照图4、图5)。优选该假想轴K为与基体材料9的搬运方向(后述)(在图示的例子中为Y方向)垂直的轴。另外，优选该假想轴K为与腔室1的某个侧壁平行地延伸的轴。
其中，各电感耦合式天线21相对于假想轴K的姿势(线段L和假想轴K所形成的角度)是能够任意规定的。
例如，各电感耦合式天线21也可以以如图4所示那样使线段L和假想轴K平行的姿势(即，多个电感耦合式天线21分别与排列方向平行的姿势)配置。即，也可以使多个电感耦合式天线21沿着第一方向(在图示的例子中为X方向)排列，使各电感耦合式天线21以沿着该第一方向的姿势配置。
另外，例如各电感耦合式天线21也可以以如图5所示那样使线段L和假想轴K垂直的姿势(即，多个电感耦合式天线21分别与排列方向垂直的姿势)配置。即，也可以使多个电感耦合式天线21沿着第一方向(在图示的例子中为X方向)排列，使各电感耦合式天线21以沿着与该第一方向垂直的第二方向(在图示的例子中为Y方向)的姿势配置。
各电感耦合式天线21的一端经由供电器22以及匹配箱(Matching box)23与高频电力供给部24连接。高频电力供给部24例如包括高频电源(RF电源)。另外，各电感耦合式天线21的另一端接地。在该结构中，当从高频电力供给部24向各电感耦合式天线21供给高频电力(具体地说，例如输出频率为13.56MHz的高频电力)时，通过电感耦合式天线21的周围的电场(高频感应电场)对电子进行加速，从而生成等离子(电感耦合等离子(InductivelyCoupled Plasma：ICP))。在此，通过向电感耦合式天线21供给高频电力(供电)，在处理空间V生成电子密度为3×1010(个/cm3)以上的高密度的等离子。
其中，高频电力供给部24间歇性地向各电感耦合式天线21供给高频电力(参照图6)。优选该间歇性供给的动作反复的频率f1例如为2kHz(千赫)以上且10kHz以下，例如优选为5kHz左右。另外，优选一次高频电力持续的持续时间t1例如为50μs(微秒)左右。如上所述，由于这里使用的电感耦合式天线21为低电感的电感耦合式天线，因此响应性优异。因此，即使例如以2～10kHz这样高的反复的频率f1间歇性地供给高频电力，也能够充分地进行响应。
＜气体供给部3＞
气体供给部3向处理空间V供给成为成膜材料的材料气体。在此，能够将包含各种碳氢化合物气体的气体用作材料气体。例如，优选将甲烷气体、乙炔气体等用作材料气体。
具体地说，气体供给部3例如具有：气体供给源31，作为材料气体的供给源；导入配管32，一端与气体供给源31连接。导入配管32的另一端分别与多个气体供给口33连接，其中，所述多个气体供给口33以在上下方向上贯通腔室1的顶板11的方式设置。另外，在导入配管32的路径途中安装有供给阀34。优选供给阀34为能够自动调节在导入配管32中流动的气体的流量的阀，例如优选包括质量流量控制器等。在该结构中，当打开供给阀34时，气体供给源31所供给的材料气体经由导入配管32以及各气体供给口33均匀地向整个处理空间V喷出。
＜相对移动部4＞
相对移动部4使基体材料9相对于电感耦合式天线21移动。如上所述，在本实施方式中，电感耦合式天线21固定于腔室1，相对移动部4使基体材料9相对于固定的电感耦合式天线21移动。
相对移动部4具有：支撑构件41，与基体材料9抵接来支撑该基体材料9；支撑构件搬运部42，与支撑构件41抵接来支撑该支撑构件41，沿着搬运路径搬运支撑构件41。
支撑构件41为在处理空间V将基体材料9支撑为水平姿势的板状构件，该支撑构件41由导电性的材料(例如为铝)形成。基体材料9以将成膜的对象面朝向上侧的状态、且以水平姿势载置于支撑构件41的上表面，从而被支撑构件41支撑。支撑构件41的上表面和基体材料9的下表面均为平坦面，从而较大地确保支撑构件41和被该支撑构件41支撑的基体材料9之间的接触面积。优选，在俯视时，支撑构件41的尺寸大于基体材料9的尺寸。根据该结构，使支撑构件41与基体材料9的整个下表面抵接。
支撑构件搬运部42一边与支撑构件41抵接来支撑该支撑构件41，一边沿着在处理空间V内规定的水平的(即，与顶板11的下表面平行的)搬运路径搬运支撑构件41。具体地说，支撑构件搬运部42具有：一对搬运辊421、421，隔着搬运路径相向配置；旋转驱动部422，使各搬运辊421旋转。
一对搬运辊421、421沿着搬运路径的延伸方向(在图示的例子中为Y方向)排列有多组。各搬运辊421的轴能够旋转地贯通腔室1的侧壁来设置，而且在腔室1的外侧与旋转驱动部422连接。其中，在搬运辊421的轴和腔室1的侧壁之间设置有轴承(例如为磁性流体轴承)(省略图示)，从而确保腔室1的气密性。
在该结构中，各搬运辊421一边从下方与支撑构件41的端边(±X侧的端边)附近抵接，一边同步地进行旋转，从而一边将支撑构件41保持为水平姿势，一边沿着搬运路径搬运该支撑构件41。即，被支撑构件41保持的基体材料9相对于电感耦合式天线21移动。
＜电压施加部5＞
在向电感耦合式天线21供给高频电力的动作暂时停止的时间段，电压施加部5向基体材料9施加负电压(偏压)。
该电压施加部5反复进行施加偏压和停止施加偏压。具体地说，电压施加部5例如具有用于供给负极性的脉冲电压的脉冲电压供给部51。脉冲电压供给部51例如能够包括具有DC电源的脉冲电源。脉冲电压供给部51形成与根据预先设定的参数规定的脉冲波形(具体地说，根据频率f2、负脉冲持续的持续时间t2、负电压等级V2等各参数规定的脉冲波形)相对应的负极性的脉冲电压(参照图6)。其中，脉冲波形的频率f2与从上述高频电力供给部24向电感耦合式天线21间歇性供给的高频电力的反复的频率f1一致(f1＝f2)。优选脉冲持续的持续时间t2例如为1μs左右。另外，优选负电压等级V2例如为5kV(千伏)以上且10kV以下，例如优选为10kV左右。另外，优选电流为100A(安培)左右。
该电压施加部5经由支撑构件41向基体材料9施加负电压。具体地说，电压施加部5还具有多个导向板52和与导向板52数量相同的施力构件53。
从上方观察时，多个导向板52例如以矩阵状固定地排列在沿着搬运路径被搬运的支撑构件41的下表面通过的区域内。各导向板52例如为长方体状的构件，各导向板52由导电性的材料(例如为碳)形成。另外，各导向板52以其平坦的上端面位于沿着搬运路径被搬运的支撑构件41的下表面通过的假想面内的方式配设，该上端面能够与沿着搬运路径被搬运的支撑构件41的下表面自由滑动地抵接。
各施力构件53为具有挠性的构件(例如为弹簧构件)，各施力构件53由导电性的材料形成。各施力构件53的下端与脉冲电压供给部51连接，各施力构件53的上端与导向板52的下端连接。施力构件53朝向接近支撑构件41的下表面的方向，对与该施力构件53连接的导向板52施力。因此，多个导向板52中的在俯视时位于与支撑构件41重叠的位置的导向板52，承受施力构件53的作用力来处于按压于支撑构件41的下表面的状态。
至少一个导向板52以被按压的状态与沿着搬运路径被搬运的支撑构件41的下表面抵接。因此，在支撑构件41开始搬运之后，当从脉冲电压供给部51经由各施力构件53向各导向板52施加负电压时，经由与支撑构件41接触的导向板52，向支撑构件41施加负电压。通过向被支撑构件41支撑的基体材料9施加负电压，在基体材料9的上表面(成膜的对象面)附近形成负电场。
＜屏蔽构件6＞
屏蔽构件6是用于抑制碳自由基82(后述)绕到支撑构件41的下表面侧的构件。
具体地说，屏蔽构件6具有一对屏蔽板61、61，一对屏蔽板61、61以从腔室1的侧壁(±X侧的侧壁)以水平姿势突出的方式设置，而且隔着搬运路径相向配置。各屏蔽板61配置于基体材料9的搬运路径和电感耦合式天线21之间的位置(优选为，高度与基体材料9的搬运路径的高度大致相同的位置、或者比该搬运路径稍高的位置)。另外，各屏蔽板61以如下方式配置，即，从铅垂方向观察时，各屏蔽板61的突出端侧的缘部(与固定于腔室1的侧壁的一侧相反的一侧的缘部)位于比保持在支撑构件41上的基体材料9的端边(±X侧的端边)的通过位置稍向外侧的区域。另外，在各屏蔽板61的整个面内均匀地形成有无数个贯通孔，各屏蔽板61整体上呈网眼状。而且，在各屏蔽板61中，突出端侧的缘部附近的部分由陶瓷等绝缘体材料形成，除了该缘部附近之外的部分由金属等导电性材料形成。
根据该结构，在电感耦合式天线21的周围生成的碳自由基82(后述)中的、要通过基体材料9的旁边绕到支撑构件41的下表面侧的碳自由基82，被该屏蔽构件6捕获(失活)而成为稀有气体，并由排气部(省略图示)从处理空间V排出。这样，抑制碳自由基82绕到支撑构件41的下表面侧。此外，如上所述，屏蔽板61的突出端侧的缘部附近由绝缘体材料形成。因此，即使向基体材料9施加电压，也不会在屏蔽板61和基体材料9之间产生放电。
＜控制部7＞
控制部7与成膜装置10所具有的各结构构件电连接，而且控制上述各构件。具体地说，控制部7例如由用于进行各种运行处理的CPU、用于存储程序等的ROM、成为运算处理的作业区域的RAM、用于存储程序或各种数据文件等的硬盘、具有通过LAN等进行的数据通信功能的数据通信部等通过总线等彼此连接而成的一般的计算机构成。另外，控制部7与由用于进行各种显示的显示器、键盘以及鼠标等构成的输入部等连接。在成膜装置10中，在控制部7的控制下对基体材料9进行设定的处理。
＜2－2.处理的流程＞
一边参照图7，一边对在成膜装置10中进行的处理的流程进行说明。在控制部7的控制下进行下面说明的处理。图7是示出该处理的流程的图。
首先，通过外部的搬运装置，经由闸门190，向成膜装置10的处理空间V搬入作为成膜的对象物的基体材料9(步骤S1)。搬入的基体材料9以使成膜的对象面朝向上侧的状态载置于支撑构件41的上表面，从而支撑在支撑构件41上。当处于基体材料9支撑在支撑构件41上的状态时，通过高真空排气系统使处理空间V处于真空状态。
当处理空间V处于真空状态时，气体供给部3开始向处理空间V供给作为材料气体的碳氢化合物气体(步骤S2)。具体地说，通过打开供给阀34，使气体供给源31所供给的材料气体经由导入配管32以及各气体供给口33开始向处理空间V喷出。
当处理空间V内的材料气体的压力到达规定值时，相对移动部4开始搬运基体材料9(步骤S3)。具体地说，支撑构件搬运部42沿着搬运路径开始搬运支撑有基体材料9的支撑构件41。
接着，进行成膜处理(步骤S4)。即，一边搬运基体材料9(即，一边使基体材料相对于电感耦合式天线21移动)，一边对该基体材料9进行成膜处理。在成膜处理中，交替地反复进行向电感耦合式天线21供给高频电力(步骤S41)的动作、和向基体材料9施加负电压(偏压)(步骤S42)的动作。即，从高频电力供给部24向电感耦合式天线21以反复的频率f1间歇性地供给高频电力，另一方面，从电压施加部5向基体材料9施加与频率f2的脉冲波形相应的负极性的脉冲电压。其中，脉冲波形的频率f2与间歇性供给的高频电力的反复的频率f1相等。另外，脉冲电压的初始相位比高频电力间歇性地供给的初始相位至少延迟高频电电力的持续时间t1以上。因此，如图6所示，在向电感耦合式天线21持续供给高频电力规定的持续时间t1之后，暂时停止向电感耦合式天线21供给高频电力，停止从向电感耦合式天线21供给高频电力之后不迟缓地(优选，刚刚停止向电感耦合式天线21供给高频电力之后)，向基体材料9施加负电压。在向基体材料9施加负电压一个脉冲的持续时间t2之后，再次向电感耦合式天线21供给高频电力规定的持续时间t1，之后反复进行同样的动作。
这样，通过交替地反复进行向电感耦合式天线21供给高频电力的动作、向基体材料9施加负电压的动作，在处理空间V内进行下面说明的反应，从而在基体材料9上形成DLC膜。一边参照图8、图9，一边对在处理空间V内进行的反应进行说明。图8是用于说明向电感耦合式天线21供给高频电力的时间段T1(参照图6)内的、处理空间V内的粒子的动向的图。图9是用于说明停止向电感耦合式天线21供给高频电力且向基体材料9施加负电压的时间段T2(参照图6)内的、处理空间V内的粒子的动向的图。此外，在图8、图9中仅示意性地示出与说明有关的粒子。
在向电感耦合式天线21供给高频电力的时间段T1内，在电感耦合式天线21的周围形成电场(高频感应电场)，通过该电场对电子进行加速，从而生成等离子(电感耦合等离子)81。当生成等离子81时，作为材料气体供给至处理空间V内的碳氢化合物气体被活性化，从而生成碳自由基82。如上所述，在此，生成电子密度为3×1010(个/cm3)以上的高密度的等离子81，因此生成的碳自由基82也具有非常高的能量。
当停止向电感耦合式天线21供给高频电力并且不迟缓地向基体材料9施加负电压(偏压)时，在等离子81还未完全失去能量的状态下，使基体材料9的电压下降。即，在基体材料9的上表面(成膜的对象面)形成负电场。在处理空间V内生成的碳自由基82带正的电荷(带正电)，因此当基体材料9的电压下降时，该碳自由基82被基体材料9吸引。即，碳自由基82向朝向基体材料9的方向被加速，而且强烈地与成膜的对象面发生碰撞。此时，碳自由基82瞬间变成高温高压状态，从而生成碳的金刚石晶体。通过连续地入射高能量的碳自由基82，使成膜的对象面的金刚石晶体成长。
之后，反复进行同样的动作。即，当向基体材料9施加负电压之后再次向电感耦合式天线21供给高频电力时，重新生成等离子81，处理空间V内的碳氢化合物气体被活性化，重新生成高能量的碳自由基82。并且，当停止向电感耦合式天线21供给高频电力并且不迟缓地向基体材料9施加负电压时，高能量的碳自由基82被基体材料9吸引，与之前在基体材料9的成膜的对象面生成的金刚石晶体结合。这样，使成膜的对象面的金刚石晶体成长，形成DLC膜。
再次参照图7。当从开始进行成膜处理起经过规定的时间之后，在成膜的对象面上形成规定膜厚的DLC膜时，停止向电感耦合式天线21间歇性地供给高频电力，并且停止向基体材料9施加脉冲电压。另外，也停止供给材料气体。然后，通过外部的搬运装置从处理空间V搬出被支撑构件41支撑的基体材料9(步骤S5)。
上面，结束对一张基体材料9进行的处理。当向成膜装置10搬入新的基体材料9时，对该基体材料9进行上述一系列处理(步骤S1～步骤S5)。
＜3.效果＞
根据第一实施方式的成膜装置10，向低电感的电感耦合式天线21间歇性地供给高频电力，在暂时停止向电感耦合式天线21供给高频电力的时间段，向基体材料9施加负电压。如上所述，低电感的电感耦合式天线21能够立即响应高频电力的供给和停止供给，因此能够使间歇性供给高频电力的动作的反复的频率f1充分高。而且，能够使向基体材料9施加的负电压的频率(具体地说，负极性的脉冲波形的频率)f2充分高。这样，能够以高的成膜效率形成DLC膜。
另外，在成膜装置10中，若采用使支撑构件41与基体材料9的整个下表面抵接的结构，则通过该支撑构件41施加负电压，在基体材料9的整个上表面(成膜的对象面)上形成均匀的负电场。这样，能够在成膜的整个对象面上形成厚度均匀的DLC膜。
另外，根据成膜装置10，导向板52固定地配置于沿着搬运路径被搬运的支撑构件41的下表面通过的区域内，通过使该导向板52与沿着搬运路径被搬运的支撑构件41抵接，向基体材料9施加负电压。根据该结构，能够用简单的结构，能够一边使基体材料9相对于电感耦合式天线21移动，一边向基体材料9施加负电压。
另外，根据成膜装置10，设置用于使导向板52对支撑构件41施力的施力构件53，因此能够可靠地向被支撑构件41支撑的基体材料9施加负电压。
另外，根据成膜装置10，在处理空间V生成电子密度为3×1010(个/cm3)以上的高密度的等离子81，因此生成高能量的碳自由基82。这样，能够以高的成膜效率形成膜质良好的DLC膜。
另外，根据成膜装置10，利用匝数小于一周的电感耦合式天线21来生成等离子81。若采用匝数小于一周的电感耦合式天线21，能够实现低电感。
另外，在成膜装置10中，在多个电感耦合式天线21沿着第一方向排列、且各电感耦合式天线21以沿着与该第一方向垂直的第二方向的姿势配置的情况(参照图5)下，各电感耦合式天线21形成的磁场重叠。根据该结构，生成高密度的等离子81，生成高能量的碳自由基82。这样，能够以高的成膜效率形成膜质良好的DLC膜。
＜II.第二实施方式＞
＜1.成膜装置10a的结构＞
一边参照图10至图12，一边对第二实施方式的成膜装置10a进行说明。图10是示意性地示出成膜装置10a的结构的侧向剖视图。图11、图12是示出电感耦合式天线21a的排列例的图。在附图以及下面的说明中，对于与第一实施方式的成膜装置10所具有的结构构件相同的结构构件，标注相同的附图标记并省略说明。
成膜装置10a与第一实施方式的成膜装置10同样地，是通过等离子CVD在基体材料9(例如，玻璃板)上形成DLC膜的装置，该成膜装置10a例如装载于上述等离子处理装置100。
成膜装置10具有：腔室1，在内部形成有处理空间V；等离子生成部2a，在处理空间V生成等离子；气体供给部3，向处理空间V供给材料气体(例如，包含甲烷气体、乙炔气体等各种碳氢化合物气体的材料气体)；相对移动部4，使基体材料9相对于等离子生成部2a的电感耦合式天线21a移动；电压施加部5，向基体材料9施加负电压；屏蔽构件6，设置于腔室1内。另外，成膜装置10具有控制部7，该控制部7控制成膜装置10所具有的各结构构件等。另外，成膜装置10还具有用于调整处理空间V内的压力的机构(省略图示)等。
成膜装置10a与第一实施方式的成膜装置10相比，等离子生成部2a的结构不同。具体地说，第一实施方式的成膜装置10所具有的等离子生成部2具有U字状的电感耦合式天线21，但是本实施方式的成膜装置10a所具有的等离子生成部2a具有一周的环状的电感耦合式天线21a。下面，对于等离子生成部2a的结构进行说明。
＜等离子生成部2a＞
等离子生成部2a是用于在处理空间V生成等离子的装置，具有多个低电感的电感耦合式天线21a。但是，电感耦合式天线21a的数量并不一定必须是多个，也可以是一个。其中，如上所述，“低电感的电感耦合式天线”指，单个的电感为11.5μH以下的电感耦合式天线。
具体地说，电感耦合式天线21a例如将金属制的管状导体呈环状弯折一周后用氧化铝陶瓷等保护管覆盖而成(所谓，单环天线(Single loop antenna))。这样的单环式的电感耦合式天线21a相当于匝数为一周的电感耦合式天线。根据匝数为一周的电感耦合式天线，也能够容易地实现低电感的电感耦合式天线。另外，这样的单环式的电感耦合式天线21a，在环内的广大的空间形成强大的磁场(例如，与未形成环的天线相比更强大的磁场)，因此具有如下优点，即，能够在广大的空间生成密度尤其高的等离子。
多个电感耦合式天线21a与第一实施方式的多个电感耦合式天线21同样地，沿着设定的方向隔开间隔(优选以等间隔)排成一列，而且固定于顶板11。具体地说，例如通过使多个电感耦合式天线21a的各环的中心点C配置于直线状的假想轴K上，使多个电感耦合式天线21a沿着该假想轴K排成一列(参照图11、图12)。优选，该假想轴K为与基体材料9的搬运方向(在图示的例子中为Y方向)垂直的轴。另外，优选，该假想轴K为与腔室1的某个侧壁平行地延伸的轴。
其中，能够任意规定各电感耦合式天线21a相对于假想轴K的姿势(环的径向和假想轴K所形成的角度)。
例如，各电感耦合式天线21a可以以如图11所示那样使环的径向R和假想轴K平行的姿势(即，多个电感耦合式天线21a分别与其排列方向平行的姿势)配置。即，可以使多个电感耦合式天线21a沿着第一方向(在图示的例子中为X方向)排列，使各电感耦合式天线21a以沿着该第一方向的姿势配置。
另外，例如各电感耦合式天线21a也可以以如图12所示那样使环的径方向R和假想轴K垂直的姿势(即，多个电感耦合式天线21a分别与其排列方向垂直的姿势)配置。即，也可以使多个电感耦合式天线21a沿着第一方向(在图示的例子中为X方向)排列，使各电感耦合式天线21以沿着与该第一方向垂直的第二方向(在图示的例子中为Y方向)的姿势配置。
各电感耦合式天线21a的一端经由供电器22以及匹配箱23与高频电力供给部24连接。高频电力供给部24例如包括高频电源(RF电源)。另外，各电感耦合式天线21a的另一端接地。在该结构中，当从高频电力供给部24向各电感耦合式天线21a供给高频电力(具体地说，例如输出频率为13.56MHz的高频电力)时，通过电感耦合式天线21a的周围的电场(高频感应电场)对电子进行加速，从而生成等离子(电感耦合等离子)。在此，也通过向电感耦合式天线21a供给高频电力，在处理空间V生成电子密度为3×1010(个/cm3)以上的高密度的等离子。
其中，在成膜装置10a中，也与上述实施方式的成膜装置10同样地，高频电力供给部24向各电感耦合式天线21a间歇性地供给高频电力(参照图6)。在此，也优选该间歇性供给的动作的反复的频率f1例如为2kHz以上且10kHz以下，例如优选为5kHz左右。另外，优选一次高频电电力的持续时间t1例如为50μs左右。如上所述，由于这里使用的电感耦合式天线21a为低电感的电感耦合式天线，因此响应性优异。因此，例如以2～10kHz这样的高的反复的频率f1间歇性地供给高频电力，也能够充分地进行响应。
＜2.成膜装置10a中的处理的流程＞
在成膜装置10a中的处理的流程与在第一实施方式的成膜装置10中的处理的流程相同。
＜3.效果＞
在第二实施方式的成膜装置10a中，也能够取得与第一实施方式的成膜装置10同样的效果。即，在成膜装置10a中，也向低电感的电感耦合式天线21a间歇性地供给高频电力，在暂时停止向电感耦合式天线21a供给高频电力的时间段，向基体材料9施加负电压，这样低电感的电感耦合式天线21a能够立即响应高频电力的供给和停止供给，因此能够使间歇性地供给高频电力的动作的反复的频率f1、向基体材料9施加的负电压的频率f2充分高。这样，能够以高的成膜效率形成DLC膜。
另外，根据成膜装置10a，利用匝数为一周的电感耦合式天线21a来生成等离子81。根据匝数为一周的电感耦合式天线21a，能够容易地实现低电感。
另外，在成膜装置10a中，在多个电感耦合式天线21a沿着第一方向排列、且各电感耦合式天线21a以沿着与该第一方向垂直的第二方向的姿势配置的情况(参照图12)下，各电感耦合式天线21a形成的磁场重叠。根据该结构，生成高密度的等离子81，使生成等离子81的空间也变大。因此，在广大的范围内生成高能量的碳自由基82。这样，能够以高的成膜效率形成膜质良好的DLC膜。
＜III.第三实施方式＞
＜1.成膜装置10b的结构＞
一边参照图13、图14，一边对第三实施方式的成膜装置10b进行说明。图13是示意性地示出成膜装置10b的结构的侧向剖视图。图14是从箭头Q方向观察图13的俯视剖视图。在附图以及下面的说明中，对于与第一实施方式的成膜装置10所具有的结构构件相同的结构构件，标注相同的附图标记并省略说明。
成膜装置10b与第一实施方式的成膜装置10同样地，是通过等离子CVD在基体材料9(例如，玻璃板)上形成DLC膜的装置，该成膜装置10b例如装载于上述等离子处理装置100。
成膜装置10b具有：腔室1，在内部形成有处理空间V；等离子生成部2b，在处理空间V生成等离子；气体供给部3，向处理空间V供给材料气体(例如，包含甲烷气体、乙炔气体等各种碳氢化合物气体的材料气体)；相对移动部4b，使基体材料9相对于等离子生成部2b的电感耦合式天线21b移动；电压施加部5b，向基体材料9施加负电压；屏蔽构件6，设置于腔室1内。另外，成膜装置10b具有控制部7，该控制部7控制成膜装置10b所具有的各结构构件等。另外，成膜装置10还具有用于调整处理空间V内的压力的机构(省略图示)等。
成膜装置10b与第一实施方式的成膜装置10相比，等离子生成部2b、相对移动部4b以及电压施加部5b的结构不同。下面，对于等离子生成部2b、相对移动部4b以及电压施加部5b的各结构进行说明。
＜等离子生成部2b＞
等离子生成部2b是用于在处理空间V生成等离子的装置，具有一个低电感的电感耦合式天线21b。但是，电感耦合式天线21b的数量并不一定必须是一个，也可以是多个。其中，如上所述，“低电感的电感耦合式天线”指，单个的电感为11.5μH以下的电感耦合式天线。
具体地说，电感耦合式天线21b例如将直线棒状的金属制的管状导体用石英等电介质覆盖而成(所谓杆状天线)。其中，电感耦合式天线21b的长度为规定的上限长度以下。在此，“上限长度”指，使电感耦合式天线21b的电感成为11.5μH的长度。即，直线棒状的电感耦合式天线的电感与长度成比例地变高，但是电感耦合式天线21b具有使电感为11.5μH以下的长度。例如，就半径为“2mm”的直线棒状的天线的电感而言，在长度为“2200mm”时变成“3.06μH”。这样，例如通过长度为“2200mm”的电感耦合式天线实现低电感的电感耦合式天线21b。
电感耦合式天线21b的两端部分别固定(贯通固定)于腔室1的侧壁，由此电感耦合式天线21b以水平姿势支撑在顶板11附近的高度位置上。其中，优选，电感耦合式天线21b以使其长度方向沿着与基体材料9的搬运方向(在图示的例子中为Y方向)垂直的轴的姿势配置。另外，优选，电感耦合式天线21b还以使其长度方向沿着与腔室1的某个侧壁平行地延伸的轴的姿势配置。
电感耦合式天线21b的一个端部与高频电力供给部22b连接。高频电力供给部22b例如包括高频电源(RF电源)。另外，电感耦合式天线21b的另一个端部接地。其中，在电感耦合式天线21b的各端部和腔室1的侧壁之间设置有轴承，从而确保腔室1的气密性。在该结构中，当从高频电力供给部22b向各电感耦合式天线21b供给高频电力(具体地说，例如输出频率为13.56MHz的高频电力)时，通过电感耦合式天线21b的周围的电场(高频感应电场)对电子进行加速，从而生成等离子(电感耦合等离子)。在此，也通过向电感耦合式天线21b供给高频电力，在处理空间V生成电子密度为3×1010(个/cm3)以上的等离子。
其中，在成膜装置10b中，以与上述各实施方式的成膜装置10、10a同样地，高频电力供给部22b向各电感耦合式天线21b间歇性地供给高频电力(参照图6)。在此，也优选间歇性供给的动作的反复的频率f1例如为2kHz以上且10kHz以下，例如优选为5kHz左右。另外，优选一次高频电电力的持续时间t1例如为50μs左右。如上所述，由于这里使用的电感耦合式天线21b为低电感的电感耦合式天线，因此响应性优异。因此，例如以2～10kHz这样的高的反复的频率f1间歇性地供给高频电力，也能够充分地进行响应。
＜相对移动部4b＞
相对移动部4b使基体材料9相对于电感耦合式天线21b移动。如上所述，在本实施方式中，电感耦合式天线21b也固定于腔室1，相对移动部4b使基体材料9相对于固定的电感耦合式天线21b移动。
相对移动部4b具有基体材料搬运部41b，该基体材料搬运部41b与基体材料9抵接来支撑该基体材料9，并且沿着搬运路径(具体地说，在处理空间V内规定的水平的(即，与顶板11的下表面平行的)搬运路径)搬运基体材料9。具体地说，基体材料搬运部41b例如具有多个搬运辊411b、用于使该多个搬运辊411b旋转的旋转驱动部412b。
多个搬运辊411b沿着搬运路径排列，从下方与基体材料9抵接来支撑基体材料9。各搬运辊411b为棒状构件，而且由导电性的材料形成。具体地说，例如，各搬运辊411b是以如下方式形成的，即，对将钢等合金成型为截面为圆形的棒状而成的构件进行镀镍处理。
各搬运辊411b的配设于两端部的绝缘性的轴4111b、4112b，分别以能够旋转的方式固定于腔室1的侧壁，由此各搬运辊411b以水平姿势支撑在底板12附近的高度位置上。其中，各搬运辊411b以使其长度方向沿着与基体材料9的搬运方向(在图示的例子中为Y方向)垂直的轴的姿势配置。
基体材料9以使成膜的对象面朝向上侧的状态，以水平姿势载置于多个搬运辊411b中的至少一个搬运辊411b上，由此该基体材料9支撑在搬运辊411b上。
各搬运辊411b的一个轴4111b以能够旋转的方式贯通腔室1的侧壁，而且在腔室1的外侧与旋转驱动部412b连接。其中，在该轴4111b和腔室1的侧壁之间设置有轴承(例如，磁性流体轴承)413b，从而确保腔室1的气密性。此外，如后述那样，该轴4111b具有中空结构，在中空部分插入从脉冲电压供给部51b延伸的导线。
在该结构中，多个搬运辊411b中的至少一个，一边从下方与使成膜的对象面朝向上侧的基体材料9抵接，一边同步地进行旋转，从而将基体材料9保持为水平姿势，并且沿着搬运路径搬运该基体材料9。即，使基体材料9相对于电感耦合式天线21b移动。
＜电压施加部5b＞
在暂时停止向电感耦合式天线21b供给高频电力的时间段，电压施加部5b向基体材料9施加负电压。
该电压施加部5b也与上述实施方式的电压施加部5同样地，反复进行偏压的供给和停止供给。具体地说，电压施加部5b例如具有用于供给负极性的脉冲电压的脉冲电压供给部51b。脉冲电压供给部51b例如能够包括具有DC电源的脉冲电源。脉冲电压供给部51b形成与根据预先设定的参数规定的脉冲波形相对应的负极性的脉冲电压(参照图6)。其中，在成膜装置10b中，也与上述各实施方式的成膜装置10、10a同样地，使脉冲波形的频率f2与从上述高频电力供给部22b向电感耦合式天线21b间歇性供给的高频电力的反复的频率f1一致(f1＝f2)。另外，优选，脉冲的持续时间t2例如为1μs左右。另外，优选，负电压等级V2例如为5kV以上且10kV以下，例如优选为10kV左右。另外，优选电流为100A左右。
该电压施加部5b经由基体材料搬运部41b(更具体地说，搬运辊411b)向基体材料9施加负电压。具体地说，从电压施加部5b的脉冲电压供给部51b延伸的导线插入各搬运辊411b的轴4111b内的中空部分，来与各搬运辊411b连接。如上所述，至少一个搬运辊411b与沿着搬运路径被搬运的基体材料9的下表面抵接。因此，当开始搬运基体材料9之后从脉冲电压供给部51b向各搬运辊411b施加负电压时，经由与基体材料9发生接触的搬运辊411b，向基体材料9施加负电压，从而在基体材料9的上表面(成膜的对象面)附近形成负电场。
此外，在该方式中，搬运辊411b之间的间隙越小(即，搬运辊411b沿着搬运路径排列得越稠密)，越较大地确保基体材料9的下表面的与搬运辊411b发生接触的部分的总面积，从而提高在基体材料9的上表面(成膜的对象面)附近形成的负电场的均匀性。进而，提高在成膜的对象面上形成的类金刚石膜的膜厚的均匀性。但是，从电压施加部5b施加的负极性的脉冲电压的频率f2比基体材料9的搬运速度充分大，在成膜的对象面的各区域上，极小的层无数地层叠来生成DLC膜，因此即使形成于成膜的对象面附近的电场稍微不均匀，也不会产生使在成膜的对象面上形成的类金刚石膜出现问题的程度的厚度不均匀。
＜2.成膜装置10b中的处理的流程＞
在成膜装置10b中进行的处理的流程与在第一实施方式的成膜装置10中进行的处理的流程相同。
即，当通过外部的搬运装置将成为成膜的对象物的基体材料9搬入成膜装置10b的处理空间V(步骤S1)时，该搬入的基体材料9以使成膜的对象面朝向上侧的状态，支撑在多个搬运辊411b中的至少一个上。接着，在处理空间V处于真空状态之后，开始从气体供给部3供给作为材料气体的碳氢化合物气体(步骤S2)。当处理空间V内的材料气体的压力到达规定值时，相对移动部4b开始搬运基体材料9(步骤S3)，并且开始进行成膜处理(步骤S4)。即，一边搬运基体材料9，一边对该基体材料9进行成膜处理。在成膜处理中，交替地反复进行向电感耦合式天线21b供给高频电力(步骤S41)的动作、向基体材料9施加负电压(步骤S42)的动作，这样，在成膜的对象面上形成DLC膜。当在成膜的对象面上形成规定膜厚的DLC膜时，通过外部的搬运装置从处理空间V搬出被搬运辊411b支撑的基体材料9(步骤S5)。
＜3.效果＞
在第三实施方式的成膜装置10b中，也能够取得与第一实施方式的成膜装置10同样的效果。即，在成膜装置10b中，也向低电感的电感耦合式天线21b间歇性地供给高频电力，在暂时停止向电感耦合式天线21b供给高频电力的时间段，向基体材料9施加负电压，这样低电感的电感耦合式天线21b能够立即响应高频电力的供给和停止供给，因此能够使间歇性地供给高频电力的动作的反复的频率f1、向基体材料9施加的负电压的频率f2充分高。这样，能够以高的成膜效率形成DLC膜。
＜IV.第四实施方式＞
＜1.成膜装置10c的结构＞
一边参照图15，一边对于第四实施方式的成膜装置10c进行说明。图15是从上方观察成膜装置10c的主要部分的示意图。在附图以及下面的说明中，对于与第一实施方式的成膜装置10所具有的结构构件相同的结构构件，标注相同的附图标记并省略说明。
成膜装置10c与第一实施方式的成膜装置10同样地，是通过等离子CVD在基体材料9(例如，玻璃板)上形成DLC膜的装置，该成膜装置10c例如装载于上述等离子处理装置100。
成膜装置10c具有：腔室1c，在内部形成有处理空间V；等离子生成部2c，在处理空间V生成等离子；气体供给部(省略图示)，向处理空间V供给材料气体(例如，包含甲烷气体、乙炔气体等各种碳氢化合物气体的材料气体)；相对移动部4c，使基体材料9相对于等离子生成部2c的电感耦合式天线21移动；电压施加部5c，向基体材料9施加负电压。另外，成膜装置10c具有控制部7，该控制部7控制成膜装置10c所具有的各结构构件等。另外，成膜装置10c还具有用于调整处理空间V内的压力的机构(具体地说，例如，高真空排气系统、真空计等)(省略图示)等。
＜腔室1c＞
腔室1c为呈筒状(例如，圆筒状)的外形的中空构件，而且在内部形成有处理空间V。在腔室1c的周壁的一部分上形成有用于将未处理的基体材料9搬入腔室1c内的搬入闸门11c，在其它部分上形成有用于从腔室1c搬出已处理的基体材料9的搬出闸门12c。例如通过闸门阀对各闸门11c、12c进行开闭，各闸门11c、12c能够在腔室1c和与其相邻的腔室连接的状态(打开状态)和对该相邻的腔室进行遮挡密闭的状态(关闭状态)之间切换。
＜等离子生成部2c＞
等离子生成部2c是在处理空间V生成等离子的装置，具有多个低电感的电感耦合式天线21c。作为该电感耦合式天线21c，例如能够采用上述各实施方式的电感耦合式天线21、21a、21b中的至少一个。在图示的例子中，将第一实施方式的电感耦合式天线21用作电感耦合式天线21c。此时，各电感耦合式天线21c从腔室1c的内壁朝内突出。另外，沿着腔室1c的轴向(与纸面垂直的方向)排列有多个电感耦合式天线21c，该多个电感耦合式天线21c沿着腔室1c内壁的周向隔开间隔设置有多组。
各电感耦合式天线21c与用于向各电感耦合式天线21c间歇性地供给高频电力的高频电力供给部(省略图示)连接。在该结构中，当从高频电力供给部向各电感耦合式天线21c供给高频电力时，通过电感耦合式天线21c的周围的电场对电子进行加速，从而在处理空间V生成等离子。在此，通过向电感耦合式天线21c供给高频电力，在处理空间V生成电子密度为3×1010(个/cm3)以上的等离子。
其中，在成膜装置10c中，也与上述各实施方式的成膜装置10、10a、10b同样地，高频电力供给部向各电感耦合式天线21c间歇性地供给高频电力(参照图6)。在此，也优选间歇性供给的动作的反复的频率f1例如为2kHz以上且10kHz以下，例如优选为5kHz左右。另外，优选一次高频电电力的持续时间t1例如为50μs左右。如上所述，由于这里使用的电感耦合式天线21c为低电感的电感耦合式天线，因此响应性优异。因此，例如以2～10kHz这样高的反复的频率f1间歇性地供给高频电力，也能够充分地进行响应。
＜相对移动部4c＞
相对移动部4c为使基体材料9相对于电感耦合式天线21c移动的机构，相对移动部4c具有基体材料搬运部41c，该基体材料搬运部41c一边与基体材料9抵接来支撑该基体材料9，一边沿着环状的搬运路径搬运基体材料9。具体地说，基体材料搬运部41c例如具有旋转体411c、用于使该旋转体411c旋转的旋转驱动部412c。
旋转体411c为与轴部410c垂直的截面(水平的截面)呈多边形(或者，也可以是圆形)的构件，该旋转体411c与腔室1c同轴配置。另外，旋转体411c由导电性的材料形成。在旋转体411c的外周壁上沿着周向形成有多个支撑区域413c，能够在各支撑区域413c支撑(例如，吸附保持)一个以上的基体材料9。其中，基体材料9以使成膜的对象面朝向上侧的状态支撑于各支撑区域413c。
旋转体411c的轴部410c与用于驱动该旋转体411旋转的旋转驱动部412c连接。在该结构中，在旋转体411c支撑有一个以上的基体材料9的状态下，驱动旋转体411c旋转，从而沿着环状的搬运路径搬运基体材料9。即，使基体材料9相对于电感耦合式天线21c移动。
＜电压施加部5c＞
电压施加部5c是在暂时停止向电感耦合式天线21c供给高频电力的时间段向基体材料9施加负电压(偏压)的构件。其中，该电压施加部5c也与上述各实施方式的电压施加部5、5b同样地，反复地进行偏压的供给和停止供给，该电压施加部5c例如具有用于供给负极性的脉冲电压的脉冲电压供给部51c。脉冲电压供给部51c例如能够包括具有DC电源的脉冲电源。脉冲电压供给部51c形成与根据预先设定的参数规定的脉冲波形相对应的负极性的脉冲电压(参照图6)。其中，在成膜装置10c中，也与上述各实施方式的成膜装置10、10a、10b同样地，使脉冲波形的频率f2与从上述高频电力供给部22c向电感耦合式天线21c间歇性供给的高频电力的反复的频率f1一致(f1＝f2)。另外，优选，脉冲的持续时间t2例如为1μs左右。另外，优选，负电压等级V2例如为5kV以上且10kV以下，例如优选为10kV左右。另外，优选电流为100A左右。
该电压施加部5c经由作为搬运基体材料9的构件的旋转体411c，向基体材料9施加负电压。具体地说，从电压施加部5c的脉冲电压供给部51c延伸的导线与旋转体411c(例如，旋转体411c的轴部410c)连接。因此，当从脉冲电压供给部51c向旋转体411c施加负电压时，经由旋转体411c向被该旋转体411c支撑的各基体材料9施加负电压，从而在各基体材料9的上表面(成膜的对象面)附近形成负电场。
＜2.成膜装置10c中的处理的流程＞
在成膜装置10c中进行的处理的流程与在第一实施方式的成膜装置10中进行的处理的流程相同。
即，当通过外部的搬运装置将成为成膜的对象物的基体材料9搬入成膜装置10c的处理空间V(步骤S1)时，该搬入的基体材料9以使成膜的对象面朝向上侧的状态，支撑于旋转体411c的支撑区域413c。另外，气体供给部开始向处理空间V供给作为材料气体的碳氢化合物气体(步骤S2)。然后，相对移动部4c使旋转体411c旋转，来沿着环状的搬运路径搬运基体材料9(步骤S3)，另一方面，进行成膜处理(步骤S4)。即，一边搬运基体材料9，一边对该基体材料9进行成膜处理。在成膜处理中，交替地反复进行向电感耦合式天线21c供给高频电力(步骤S41)的动作、向基体材料9施加负电压(步骤S42)的动作，这样，在成膜的对象面上形成DLC膜。当基体材料9沿着搬运路径旋转规定圈数而在成膜的对象面上形成规定膜厚的DLC膜时，通过外部的搬运装置从处理空间V搬出被支撑区域413c支撑的基体材料9(步骤S5)。
＜3.效果＞
在第四实施方式的成膜装置10c中，也能够取得与第一实施方式的成膜装置10同样的效果。即，在成膜装置10c中，也向低电感的电感耦合式天线21c间歇性地供给高频电力，在暂时停止向电感耦合式天线21c供给高频电力的时间段，向基体材料9施加负电压，这样低电感的电感耦合式天线21c能够立即响应高频电力的供给和停止供给，因此能够使间歇性地供给高频电力的动作的反复的频率f1、向基体材料9施加的负电压的频率f2充分高。这样，能够以高的成膜效率形成DLC膜。
＜V.变形例＞
上面，对于本发明的实施方式进行了说明，但是本发明能够在不脱离其宗旨的情况下，进行除了上述方式之外的各种变更。
例如，在上述各实施方式中，设置于腔室1、1c的电感耦合式天线21、21a、21b、21c的数量并不限定于图示的数量，而能够根据腔室1、1c的尺寸等来恰当地选择数量。
另外，第一实施方式、第二实施方式的电感耦合式天线21、21a并不需要排成一列，也可以以矩阵状或者交错状排列。例如，将沿着Y方向延伸的假想轴K在X方向上隔开间隔地规定有多个，沿着该多个假想轴K分别排列多个电感耦合式天线21、21a。
另外，在第三实施方式中，也可以将直线棒状的电感耦合式天线21b沿着与其长度方向垂直的方向排列多个。
另外，在第一实施方式中，支撑构件搬运部42具有搬运辊421和用于驱动该搬运辊421旋转的旋转驱动部422，但是支撑构件搬运部42例如也可以包括多个辊、用于驱动该多个辊旋转的旋转驱动部、卷绕在多个辊上的传动带。此时，用于支撑基体材料9的支撑构件41载置于传动带上，沿着搬运路径被搬运。
另外，在第三实施方式中，基体材料搬运部41b具有搬运辊411b和驱动该搬运辊411b旋转的旋转驱动部412b，但是基体材料搬运部41b例如也可以包括多个辊、用于驱动该多个辊旋转的旋转驱动部、卷绕在多个辊上的传动带。此时，基体材料9载置于传动带上，沿着搬运路径被搬运。另外，此时，只要由导电性的材料形成传动带且经由传动带向基体材料9施加负电压即可。
另外，在上述各实施方式中，电压施加部5、5b、5c供给脉冲波形的负电压，但是也可以供给正弦波形的负电压。
另外，在上述各实施方式的成膜装置10、10a、10b、10c中，供给至处理空间V的材料气体也可以根据需要包括N、F、Si、Ti等元素或者上述元素的化合物等，来作为掺杂剂。
另外，上述各实施方式的成膜装置10、10a、10b也可以装载于所谓的直线排列(inline)式的等离子处理装置(具体地说，例如，等离子处理装置具有沿着直线状的搬运路径搬运基体材料的搬运部，沿着该搬运路径设置有加载互锁腔室、前处理腔室、成膜腔室、后处理腔室以及卸载互锁腔室)。
另外，在上述各实施方式的成膜装置10、10a、10b、10c中，也可以设置用于加热基体材料9的加热部。但是，设置加热部并不是必须的必要条件。即，在成膜装置10、10a、10b、10c中，如上所述，能够使间歇性地供给高频电力的动作的反复的频率f1、向基体材料9施加的负电压的频率f2充分高，因此即使不加热基体材料9，也能够以高成膜效率形成DLC膜。另外，在成膜装置10、10a、10b、10c中，如上所述，在处理空间V内生成高密度的等离子，生成高能量的碳自由基82，因此即使不加热基体材料9，也能够恰当地生成DLC膜。
另外，上述各实施方式的成膜装置10、10a、10b、10c所具有的个构件也可以组合其它实施方式的成膜装置10、10a、10b、10c所具有的各构件。例如，可以将第一实施方式的等离子生成部2或者第二实施方式的等离子生成部2a与第三实施方式的相对移动部4b以及电压施加部5b组合在一起。另外，例如，也可以将第三实施方式的等离子生成部2b和第一实施方式的相对移动部4以及电压施加部5b组合在一起。
另外，在上述各实施方式中，在等离子处理装置100中，对基体材料9依次进行了前处理、成膜处理以及后处理，但是并不一定必须进行前处理和后处理。随着工序设计不同，可省略前处理以及后处理中的至少一个处理。

Claims (15)

1.一种成膜装置，其特征在于，
具有：
腔室，在内部形成有处理空间；
低电感的电感耦合式天线，配置于所述处理空间；
高频电力供给部，向所述电感耦合式天线间歇性地供给高频电力；
气体供给部，向所述处理空间供给含有碳氢化合物的气体；
相对移动部，使作为成膜的对象物的基体材料相对于所述电感耦合式天线移动；
电压施加部，仅在暂时向所述电感耦合式天线供给高频电力的第一时间段和暂时停止向所述电感耦合式天线供给高频电力的第二时间段两个时间段中的所述第二时间段，向所述基体材料施加负电压。
2.根据权利要求1所述的成膜装置，其特征在于，
所述相对移动部具有：
支撑构件，与所述基体材料抵接来支撑所述基体材料，
支撑构件搬运部，与所述支撑构件抵接来支撑所述支撑构件，并且沿着搬运路径搬运所述支撑构件；
所述电压施加部经由所述支撑构件向所述基体材料施加负电压。
3.根据权利要求2所述的成膜装置，其特征在于，
所述支撑构件与所述基体材料的整个下表面抵接。
4.根据权利要求2所述的成膜装置，其特征在于，
所述电压施加部具有：
导向板，固定配置于所述支撑构件通过的区域内，与被搬运的所述支撑构件自由滑动地抵接；
电压供给部，向所述导向板供给负电压。
5.根据权利要求4所述的成膜装置，其特征在于，
所述电压施加部具有施力构件，该施力构件朝向接近所述支撑构件的方向对所述导向板施力。
6.根据权利要求4所述的成膜装置，其特征在于，
所述导向板由碳形成。
7.根据权利要求1所述的成膜装置，其特征在于，
所述相对移动部具有基体材料搬运部，该基体材料搬运部与所述基体材料抵接来支撑所述基体材料，并且沿着搬运路径搬运所述基体材料，
所述电压施加部经由所述基体材料搬运部向所述基体材料施加负电压。
8.根据权利要求7所述的成膜装置，其特征在于，
所述基体材料搬运部具有：
辊，从下方与所述基体材料抵接来支撑所述基体材料，
旋转驱动部，使所述辊旋转；
所述电压施加部经由所述辊向所述基体材料施加负电压。
9.根据权利要求1至8中任一项所述的成膜装置，其特征在于，
通过向所述电感耦合式天线供给高频电力，在所述处理空间生成电子密度为3×1010个/cm3以上的等离子。
10.根据权利要求1至8中任一项所述的成膜装置，其特征在于，
所述电感耦合式天线的匝数小于一周。
11.根据权利要求1至8中任一项所述的成膜装置，其特征在于，
所述电感耦合式天线的匝数为一周。
12.根据权利要求10所述的成膜装置，其特征在于，
具有多个所述电感耦合式天线，
所述多个电感耦合式天线沿着第一方向排列，
所述多个电感耦合式天线分别以沿着与所述第一方向垂直的第二方向的姿势配置。
13.根据权利要求10所述的成膜装置，其特征在于，
具有多个所述电感耦合式天线，
所述多个电感耦合式天线沿着第一方向排列，
所述多个电感耦合式天线分别以沿着所述第一方向的姿势配置。
14.根据权利要求1至8中任一项所述的成膜装置，其特征在于，
所述电感耦合式天线呈直线棒状。
15.一种成膜方法，其特征在于，
包括：
工序a)，向在内部形成有处理空间的腔室内搬入作为成膜的对象物的基体材料，
工序b)，向所述处理空间供给含有碳氢化合物的气体，
工序c)，使所述基体材料相对于在所述处理空间配置的低电感的电感耦合式天线移动，并且对所述基体材料进行成膜处理；
所述工序c)包括：
工序c1)，向所述电感耦合式天线供给高频电力，在所述电感耦合式天线供给高频电力的时间段，停止向所述基体材料施加负电压，
工序c2)，停止向所述电感耦合式天线供给高频电力，在停止向所述电感耦合式天线供给高频电力的时间段，向所述基体材料施加负电压，
反复工序c3)，交替地反复进行所述工序c1)和所述工序c2)。
CN201510131930.5A 2014-03-25 2015-03-25 成膜装置以及成膜方法 Active CN104947067B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-061730 2014-03-25
JP2014061730A JP6234860B2 (ja) 2014-03-25 2014-03-25 成膜装置および成膜方法

Publications (2)

Publication Number Publication Date
CN104947067A CN104947067A (zh) 2015-09-30
CN104947067B true CN104947067B (zh) 2017-08-22

Family

ID=54162118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510131930.5A Active CN104947067B (zh) 2014-03-25 2015-03-25 成膜装置以及成膜方法

Country Status (4)

Country Link
JP (1) JP6234860B2 (zh)
KR (1) KR101653917B1 (zh)
CN (1) CN104947067B (zh)
TW (1) TWI532870B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6999368B2 (ja) * 2017-11-01 2022-01-18 東京エレクトロン株式会社 プラズマ処理装置
CN110965022B (zh) * 2018-09-28 2021-12-24 长鑫存储技术有限公司 半导体结构的形成方法
JP7115688B2 (ja) * 2019-01-25 2022-08-09 株式会社デンソー 成膜装置及び半導体装置の製造方法
JP7313929B2 (ja) * 2019-06-26 2023-07-25 住友重機械工業株式会社 負イオン照射装置
JP7262375B2 (ja) 2019-11-26 2023-04-21 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2023218990A1 (ja) * 2022-05-10 2023-11-16 日新電機株式会社 成膜装置及び成膜方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039719A (ja) * 2002-07-01 2004-02-05 Japan Science & Technology Corp プラズマ装置、プラズマ制御方法及びプラズマ処理基体
CN101469408A (zh) * 2007-12-25 2009-07-01 中国科学院兰州化学物理研究所 不锈钢基底上沉积类金刚石碳薄膜的方法
JP2012049176A (ja) * 2010-08-24 2012-03-08 Nissin Electric Co Ltd プラズマ装置
CN102549194A (zh) * 2009-10-05 2012-07-04 株式会社岛津制作所 表面波等离子体cvd设备以及成膜方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424182B2 (ja) * 1994-09-13 2003-07-07 アネルバ株式会社 表面処理装置
US6077572A (en) 1997-06-18 2000-06-20 Northeastern University Method of coating edges with diamond-like carbon
JP2000068227A (ja) * 1998-08-24 2000-03-03 Nissin Electric Co Ltd 表面処理方法および装置
JP2001358129A (ja) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JP4646763B2 (ja) 2005-09-28 2011-03-09 株式会社プラズマイオンアシスト 機能性薄膜の形成方法及び機能性薄膜形成装置
JP5162108B2 (ja) * 2005-10-28 2013-03-13 日新電機株式会社 プラズマ生成方法及び装置並びにプラズマ処理装置
KR100873923B1 (ko) * 2007-05-18 2008-12-15 (주)제이하라 플라즈마 발생장치
US9123509B2 (en) * 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
JP4704453B2 (ja) 2008-07-16 2011-06-15 株式会社プラズマイオンアシスト ダイヤモンドライクカーボン製造装置、製造方法及び工業製品
JP5395491B2 (ja) * 2009-03-31 2014-01-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2012021223A (ja) 2010-07-14 2012-02-02 Plasma Ion Assist Co Ltd プラズマ処理装置及びコンタクトプローブの表面改質方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039719A (ja) * 2002-07-01 2004-02-05 Japan Science & Technology Corp プラズマ装置、プラズマ制御方法及びプラズマ処理基体
CN101469408A (zh) * 2007-12-25 2009-07-01 中国科学院兰州化学物理研究所 不锈钢基底上沉积类金刚石碳薄膜的方法
CN102549194A (zh) * 2009-10-05 2012-07-04 株式会社岛津制作所 表面波等离子体cvd设备以及成膜方法
JP2012049176A (ja) * 2010-08-24 2012-03-08 Nissin Electric Co Ltd プラズマ装置

Also Published As

Publication number Publication date
KR20150111289A (ko) 2015-10-05
KR101653917B1 (ko) 2016-09-02
JP2015183250A (ja) 2015-10-22
TW201544618A (zh) 2015-12-01
JP6234860B2 (ja) 2017-11-22
TWI532870B (zh) 2016-05-11
CN104947067A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN104947067B (zh) 成膜装置以及成膜方法
CN101971288B (zh) 等离子体系统
KR101529578B1 (ko) 플라즈마 기판 처리 장치 및 방법
KR20190032077A (ko) 리모트 플라즈마를 이용한 원자층 증착 시스템
TW418430B (en) Vacuum processing system and method of removing film deposited on inner face of vacuum vessel in the vacuum processing system
TWI428953B (zh) 藉由電子迴旋共振使用基本電漿源以處理至少一零件的表面之方法及裝置
TW201511619A (zh) 用於形成磁場之裝置及其使用方法
JP2011530155A5 (zh)
JP2011528066A (ja) 支持体の上に膜を蒸着するための方法及び設備
TW201508806A (zh) 等離子體處理裝置
US9732425B2 (en) Apparatus for coating nanoparticles having core-shell structure using atomic layer deposition
JP6311963B2 (ja) 成膜方法及び磁気記録媒体の製造方法
US7842135B2 (en) Equipment innovations for nano-technology aquipment, especially for plasma growth chambers of carbon nanotube and nanowire
CN103985624A (zh) 电感耦合等离子体处理装置
WO2007015445A1 (ja) プラズマ発生装置およびこれを用いた成膜方法
JP2011528067A (ja) 支持体の両側上に同時に膜を蒸着するための方法及び装置
CN105018899A (zh) 等离子体化学气相沉积装置
CN106876579A (zh) 高分子薄膜极化方法及装置、极化膜、电子器件
TW201241879A (en) Device and method for plasma-assisted processing at least two substrates
JP4064809B2 (ja) ２つの電気伝導性部材間に少なくとも１つのナノチューブを形成するための方法ならびにそのような方法を実施するための装置
TWI636152B (zh) Auxiliary device for plasma enhanced chemical vapor deposition reaction chamber and deposition method thereof
KR20140073401A (ko) 플라즈마 화학기상 장치
CN206204418U (zh) 远端电浆增强化学气相沉积装置
JP2008223112A (ja) プラズマ処理装置
JP6496561B2 (ja) 成膜装置および成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant